JP2753160B2 - アクティブマトリックス形液晶表示素子の基板 - Google Patents
アクティブマトリックス形液晶表示素子の基板Info
- Publication number
- JP2753160B2 JP2753160B2 JP26085791A JP26085791A JP2753160B2 JP 2753160 B2 JP2753160 B2 JP 2753160B2 JP 26085791 A JP26085791 A JP 26085791A JP 26085791 A JP26085791 A JP 26085791A JP 2753160 B2 JP2753160 B2 JP 2753160B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel
- pixel electrode
- substrate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
- A61B17/00—Surgical instruments, devices or methods, e.g. tourniquets
- A61B17/30—Surgical pincettes without pivotal connections
- A61B2017/303—Surgical pincettes without pivotal connections with four or more legs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、開口率を大幅に向上で
きる透過型および反射型のアクティブマトリックス形液
晶表示素子の基板に関する。
きる透過型および反射型のアクティブマトリックス形液
晶表示素子の基板に関する。
【０００２】
【従来の技術】アクティブマトリックス形液晶表示素子
は、ダイオード、バリスタ、ＭＯＳ（金属−酸化物−半
導体）トランジスタ等のＭＩＳ（金属−絶縁−半導体）
トランジスタやＴＦＴ（薄膜トランジスタ）などからな
るスイッチ素子を各画素に設けて、このスイッチ素子に
より各画素のオン、オフを行うもので、クロストーク現
象がない等の利点を有している。
は、ダイオード、バリスタ、ＭＯＳ（金属−酸化物−半
導体）トランジスタ等のＭＩＳ（金属−絶縁−半導体）
トランジスタやＴＦＴ（薄膜トランジスタ）などからな
るスイッチ素子を各画素に設けて、このスイッチ素子に
より各画素のオン、オフを行うもので、クロストーク現
象がない等の利点を有している。
【０００３】図６ないし図８は、スイッチ素子としてＴ
ＦＴを用いた従来のアクティブマトリックス形液晶表示
素子の基板（以下、基板と略称する）を示す概略構成図
である。この基板は、ガラス基板１の上に複数の走査電
極２と信号電極３とがマトリックス状に配線されたもの
で、これら走査電極２と信号電極３とによって区切られ
た各画素にはスイッチ素子４と画素電極６が設けられて
いる。
ＦＴを用いた従来のアクティブマトリックス形液晶表示
素子の基板（以下、基板と略称する）を示す概略構成図
である。この基板は、ガラス基板１の上に複数の走査電
極２と信号電極３とがマトリックス状に配線されたもの
で、これら走査電極２と信号電極３とによって区切られ
た各画素にはスイッチ素子４と画素電極６が設けられて
いる。
【０００４】
【発明が解決しようとする課題】アクティブマトリック
ス形液晶表示素子において、直接表示に関係する部分は
画素電極６の部分である。従って、画素電極６の部分の
面積比率（以下、開口率と記す）が大きいほど液晶表示
素子の画質は向上する。しかし電極２，３と画素電極６
との間やスイッチ素子４と画素電極６との間には、製作
上の都合から広い絶縁間隔が必要であり、これが開口率
を低下させる原因となっていた。
ス形液晶表示素子において、直接表示に関係する部分は
画素電極６の部分である。従って、画素電極６の部分の
面積比率（以下、開口率と記す）が大きいほど液晶表示
素子の画質は向上する。しかし電極２，３と画素電極６
との間やスイッチ素子４と画素電極６との間には、製作
上の都合から広い絶縁間隔が必要であり、これが開口率
を低下させる原因となっていた。
【０００５】しかも前記従来の基板を用いた液晶表示素
子においては、走査電極２や信号電極３の部分の電位に
起因する周辺電界の乱れが、画素電極６の周縁部にまで
及んでいたので、この電界の乱れに起因する画質低下を
避けるために、図７及び図８中２点鎖線で示すように、
画素電極６の周縁部をも覆う幅の広いブラックマスク７
を対向基板に設けなければ成らず、これも開口率を低下
させる原因となっていた。
子においては、走査電極２や信号電極３の部分の電位に
起因する周辺電界の乱れが、画素電極６の周縁部にまで
及んでいたので、この電界の乱れに起因する画質低下を
避けるために、図７及び図８中２点鎖線で示すように、
画素電極６の周縁部をも覆う幅の広いブラックマスク７
を対向基板に設けなければ成らず、これも開口率を低下
させる原因となっていた。
【０００６】本発明は前記事情に鑑みてなされたもの
で、アクティブマトリックス形液晶表示素子の開口率を
向上できる基板を提供することを目的とする。
で、アクティブマトリックス形液晶表示素子の開口率を
向上できる基板を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のアクティブマト
リックス形液晶表示素子の基板では、走査電極、信号電
極、スイッチ素子及び画素電極を覆う絶縁膜を設け、こ
の絶縁膜の上に画素電極及び信号電極上の一部又は全部
を含む範囲に及ぶ第２画素電極を各画素毎に他から絶縁
された状態で設けることによって、前記課題を解決し
た。さらに、上記構成に加えて、透明性容量電極を、画
素電極の領域を切り欠いた部分に画素電極の領域と重な
らないように走査電極に接続させて形成したり、各走査
電極を、走査電極と第２画素電極との間で所定の容量値
を付与するため画素電極の領域に重ならずかつ第２画素
電極に一部重畳するように形成したりすることでより良
い効果を得ることができる。また、各画素に複数のスイ
ッチ素子と複数の画素電極が設けられたアクティブマト
リックス形液晶表示素子の基板においては、複数の画素
電極及び信号電極上の一部又は全部を含む範囲に及ぶ第
２画素電極を設けるとよい。
リックス形液晶表示素子の基板では、走査電極、信号電
極、スイッチ素子及び画素電極を覆う絶縁膜を設け、こ
の絶縁膜の上に画素電極及び信号電極上の一部又は全部
を含む範囲に及ぶ第２画素電極を各画素毎に他から絶縁
された状態で設けることによって、前記課題を解決し
た。さらに、上記構成に加えて、透明性容量電極を、画
素電極の領域を切り欠いた部分に画素電極の領域と重な
らないように走査電極に接続させて形成したり、各走査
電極を、走査電極と第２画素電極との間で所定の容量値
を付与するため画素電極の領域に重ならずかつ第２画素
電極に一部重畳するように形成したりすることでより良
い効果を得ることができる。また、各画素に複数のスイ
ッチ素子と複数の画素電極が設けられたアクティブマト
リックス形液晶表示素子の基板においては、複数の画素
電極及び信号電極上の一部又は全部を含む範囲に及ぶ第
２画素電極を設けるとよい。
【０００８】
【作用】本発明の基板では、スイッチ素子をオンして画
素電極に電荷を与えると、静電誘導によって第２の画素
電極に電荷が生じ、これによって画素上に存在する液晶
分子に電界が印加される。
素電極に電荷を与えると、静電誘導によって第２の画素
電極に電荷が生じ、これによって画素上に存在する液晶
分子に電界が印加される。
【０００９】この基板では、走査電極、信号電極、スイ
ッチ素子及び画素電極を覆う絶縁膜上に第２の画素電極
を設けたので、画素電極及びスイッチ素子上から走査電
極および信号電極上の一部又は全部を含む範囲に及ぶよ
うに第２の画素電極を各画素毎に形成できる。
ッチ素子及び画素電極を覆う絶縁膜上に第２の画素電極
を設けたので、画素電極及びスイッチ素子上から走査電
極および信号電極上の一部又は全部を含む範囲に及ぶよ
うに第２の画素電極を各画素毎に形成できる。
【００１０】そしてこのように第２の画素電極を形成す
ることによって、開口率を増すことができるうえに、走
査電極、信号電極、スイッチ素子の各部分の電位に起因
する電界の乱れを第２の画素電極によってシールドで
き、液晶分子の配向への影響を回避できる。
ることによって、開口率を増すことができるうえに、走
査電極、信号電極、スイッチ素子の各部分の電位に起因
する電界の乱れを第２の画素電極によってシールドで
き、液晶分子の配向への影響を回避できる。
【００１１】
【実施例】以下、図面を参照して本発明のアクティブマ
トリックス形液晶表示素子の基板を詳しく説明する。な
お前記従来例と同一構成部分には、同一符号を付して説
明を簡略化する。
トリックス形液晶表示素子の基板を詳しく説明する。な
お前記従来例と同一構成部分には、同一符号を付して説
明を簡略化する。
【００１２】（基本構成例） まず、以下の実施例の基本となるアクティブマトリック
ス形液晶表示素子の基板の構成、動作原理等について説
明する。 図１及び図２は、本発明のアクティブマトリッ
クス形液晶表示素子の基板の基本構成を示すもので、図
中符号１０は絶縁膜である。この絶縁膜１０は、走査電
極２、信号電極３、スイッチ素子４及び画素電極６を全
て覆うようにガラス基板１全面に渡って形成されてい
る。この絶縁膜１０は、窒化シリコン（ＳｉＮ）等の各
種の絶縁性材料によって形成される。
ス形液晶表示素子の基板の構成、動作原理等について説
明する。 図１及び図２は、本発明のアクティブマトリッ
クス形液晶表示素子の基板の基本構成を示すもので、図
中符号１０は絶縁膜である。この絶縁膜１０は、走査電
極２、信号電極３、スイッチ素子４及び画素電極６を全
て覆うようにガラス基板１全面に渡って形成されてい
る。この絶縁膜１０は、窒化シリコン（ＳｉＮ）等の各
種の絶縁性材料によって形成される。
【００１３】この絶縁膜１０の上には、第２画素電極９
が設けられている。この第２画素電極９は、図１、図３
に示すように、画素電極（以下、第１画素電極と記す）
６を完全に覆い、さらに第１画素電極６に接続されてい
るスイッチ素子４および第１画素電極６を囲む走査電極
２、信号電極３の一部をも覆うように形成されている。
この第２画素電極９は、他から絶縁された状態で設けら
れている。即ち、走査電極２、信号電極３、スイッチ素
子４、第１画素電極６等と電気的に接続されていない独
立した状態で設けられている。
が設けられている。この第２画素電極９は、図１、図３
に示すように、画素電極（以下、第１画素電極と記す）
６を完全に覆い、さらに第１画素電極６に接続されてい
るスイッチ素子４および第１画素電極６を囲む走査電極
２、信号電極３の一部をも覆うように形成されている。
この第２画素電極９は、他から絶縁された状態で設けら
れている。即ち、走査電極２、信号電極３、スイッチ素
子４、第１画素電極６等と電気的に接続されていない独
立した状態で設けられている。
【００１４】第２画素電極９は、第１画素電極６と同様
の導電性材料、例えばインジウムすず酸化物（ＩＴＯ）
等を用いて形成できる。この第２画素電極９の膜厚は良
好な透明性を有するように、５０００オングストローム
以下、好ましくは５００〜２０００オングストローム程
度に形成されることが望ましい。
の導電性材料、例えばインジウムすず酸化物（ＩＴＯ）
等を用いて形成できる。この第２画素電極９の膜厚は良
好な透明性を有するように、５０００オングストローム
以下、好ましくは５００〜２０００オングストローム程
度に形成されることが望ましい。
【００１５】この基板では、スイッチ素子４をオンして
第１画素電極６に電荷を与えると、静電誘導によって第
２画素電極９に電荷が生じ、これによって画素上に存在
する液晶分子に電界が印加される。
第１画素電極６に電荷を与えると、静電誘導によって第
２画素電極９に電荷が生じ、これによって画素上に存在
する液晶分子に電界が印加される。
【００１６】この基板では、走査電極２、信号電極３、
スイッチ素子４および画素電極６を覆う絶縁膜１０上に
第２画素電極９を設けたので、第１画素電極６及びスイ
ッチ素子４上から走査電極２および信号電極３上の一部
又は全部を含む範囲に及ぶように第２画素電極９を各画
素毎に形成できた。従って、この基板を用いると、液晶
表示素子の開口率を増すことができる。
スイッチ素子４および画素電極６を覆う絶縁膜１０上に
第２画素電極９を設けたので、第１画素電極６及びスイ
ッチ素子４上から走査電極２および信号電極３上の一部
又は全部を含む範囲に及ぶように第２画素電極９を各画
素毎に形成できた。従って、この基板を用いると、液晶
表示素子の開口率を増すことができる。
【００１７】しかもこの基板では前記のように第１画素
電極６及びスイッチ素子４上から走査電極２および信号
電極３上の一部又は全部を含む範囲に及ぶように第２画
素電極９を形成したので、走査電極２、信号電極３、ス
イッチ素子４の部分の電位に起因する電界の乱れを第２
画素電極９によってシールドでき、液晶分子の配向への
影響を回避できた。従ってこの基板によれば、従来のよ
うにブラックマスクを設ける必要がなくこの点でも開口
率を向上できる。
電極６及びスイッチ素子４上から走査電極２および信号
電極３上の一部又は全部を含む範囲に及ぶように第２画
素電極９を形成したので、走査電極２、信号電極３、ス
イッチ素子４の部分の電位に起因する電界の乱れを第２
画素電極９によってシールドでき、液晶分子の配向への
影響を回避できた。従ってこの基板によれば、従来のよ
うにブラックマスクを設ける必要がなくこの点でも開口
率を向上できる。
【００１８】加えてこの基板の第２画素電極９の膜厚は
液晶表示素子の動作特性に影響を与えないので、この基
板によればゾルゲル法またはバイアススパッタ法の様に
表面が平坦化できる方法で第２画素電極９を形成するこ
とにより第２画素電極９の膜厚を増して基板の平坦度を
向上し、高画質化を図ることができる。
液晶表示素子の動作特性に影響を与えないので、この基
板によればゾルゲル法またはバイアススパッタ法の様に
表面が平坦化できる方法で第２画素電極９を形成するこ
とにより第２画素電極９の膜厚を増して基板の平坦度を
向上し、高画質化を図ることができる。
【００１９】なおこの基板を用いた場合でも、下記の通
り、液晶へ加わる電圧は従来の基板とほとんど同じであ
る。本発明の基板を用いた液晶表示素子では、図４に示
すように、各電極間に容量が形成される。図中ＣLCは液
晶容量、ＣSiN は絶縁膜容量、ＣPSは寄生容量、Ｖは第
１画素電極６の電位、ＶX は走査電極２、信号電極３あ
るいはスイッチ素子４の電位である。
り、液晶へ加わる電圧は従来の基板とほとんど同じであ
る。本発明の基板を用いた液晶表示素子では、図４に示
すように、各電極間に容量が形成される。図中ＣLCは液
晶容量、ＣSiN は絶縁膜容量、ＣPSは寄生容量、Ｖは第
１画素電極６の電位、ＶX は走査電極２、信号電極３あ
るいはスイッチ素子４の電位である。
【００２０】従来の基板を用いた場合、液晶への印加電
圧ＶLCは
圧ＶLCは
【数１】 である。
【００２１】他方この発明の基板を用いた場合、液晶へ
の印加電圧Ｖ′LCは
の印加電圧Ｖ′LCは
【数２】 である。
【００２２】しかしＣPS《 ＣSiN なので、ＣPSはほと
んど０と見なすことができ、
んど０と見なすことができ、
【数３】 と成る。
【００２３】従ってこの発明の基板を用いた場合でも、
液晶へ印加される電圧は従来とほとんど同じである。
液晶へ印加される電圧は従来とほとんど同じである。
【００２４】またこの基板に於て新たに設けた第２画素
電極９を形成する材料には、以下に説明するように、Ｉ
ＴＯよりもかなり比抵抗の大きな材料でも利用できる。
図５は本発明の基板を用いた液晶表示素子の画素部の等
価回路を示すものである。図中Ｒｏｎはスイッチ素子４
のオン時の抵抗値、Ｒ2 は第２画素電極９の抵抗、ＣLC
は液晶容量である。
電極９を形成する材料には、以下に説明するように、Ｉ
ＴＯよりもかなり比抵抗の大きな材料でも利用できる。
図５は本発明の基板を用いた液晶表示素子の画素部の等
価回路を示すものである。図中Ｒｏｎはスイッチ素子４
のオン時の抵抗値、Ｒ2 は第２画素電極９の抵抗、ＣLC
は液晶容量である。
【００２５】Ｒｏｎは通常約１０6 Ωであり、Ｒ2 はＲ
2《 Ｒｏｎであることが必要なので、仮にＲ2 ＜１Ωを
目標にすると、
2《 Ｒｏｎであることが必要なので、仮にＲ2 ＜１Ωを
目標にすると、
【数４】 Ｓ：画素面積 ｔ：第１画素電極６の膜厚 ρ2：第２画素電極９をなす材料の比抵抗
【００２６】ここでＳ＝１００μｍ×１００μｍ，ｔ＝
１μｍと仮定すると、ρ2 ＜１００ΩｃｍであればＲ2
＜１Ωとなる。
１μｍと仮定すると、ρ2 ＜１００ΩｃｍであればＲ2
＜１Ωとなる。
【００２７】一般的なＩＴＯの比抵抗は２００μΩｃｍ
なので、前記の結果からこの基板の第２画素電極９をな
す材料にはＩＴＯよりも約６桁比抵抗が大きいものまで
利用できることが分かる。
なので、前記の結果からこの基板の第２画素電極９をな
す材料にはＩＴＯよりも約６桁比抵抗が大きいものまで
利用できることが分かる。
【００２８】（実施例１） 図９は本実施例の基板を示す平面図である。この実施例
の基板が基本構成の基板と異なる点は、一つの第２画素
電極９に対して複数（図９においては３個）のスイッチ
素子４１，４２，４３及びこれらと接続された複数（図
９においては３個）の画素電極６１，６２，６３を有す
る点である。本実施例では、基本構成の基板と同様の効
果に加えて下記の特有の効果がある。すなわち一つの第
２画素電極９に対向している複数のスイッチ素子のう
ち、たとえ一つのスイッチ素子が不良となったとして
も、液晶表示素子として決定的な不良となることを防ぐ
ことが出来る。
の基板が基本構成の基板と異なる点は、一つの第２画素
電極９に対して複数（図９においては３個）のスイッチ
素子４１，４２，４３及びこれらと接続された複数（図
９においては３個）の画素電極６１，６２，６３を有す
る点である。本実施例では、基本構成の基板と同様の効
果に加えて下記の特有の効果がある。すなわち一つの第
２画素電極９に対向している複数のスイッチ素子のう
ち、たとえ一つのスイッチ素子が不良となったとして
も、液晶表示素子として決定的な不良となることを防ぐ
ことが出来る。
【００２９】まずスイッチ素子４１に断線欠陥が生じて
いた場合について説明する。この場合スイッチ素子４１
に接続された画素電極６１がフローティング状態となる
だけで、第２画素電極９の電位は、正常なスイッチ電極
４２，４３に対応する画素電極６２，６３の電位により
決定され、液晶表示素子としては全く欠陥を生じない。
更に２個のスイッチ素子４１及び４２に断線欠陥が生じ
ていた場合も全く同様に、スイッチ素子４１，４２に接
続された画素電極６１，６２がフローティング状態とな
るだけで、第２画素電極９の電位は、正常なスイッチ電
極４３に対応する画素電極６３の電位により決定され、
液晶表示素子としては全く欠陥を生じない。
いた場合について説明する。この場合スイッチ素子４１
に接続された画素電極６１がフローティング状態となる
だけで、第２画素電極９の電位は、正常なスイッチ電極
４２，４３に対応する画素電極６２，６３の電位により
決定され、液晶表示素子としては全く欠陥を生じない。
更に２個のスイッチ素子４１及び４２に断線欠陥が生じ
ていた場合も全く同様に、スイッチ素子４１，４２に接
続された画素電極６１，６２がフローティング状態とな
るだけで、第２画素電極９の電位は、正常なスイッチ電
極４３に対応する画素電極６３の電位により決定され、
液晶表示素子としては全く欠陥を生じない。
【００３０】次にスイッチ素子４１に短絡欠陥が生じて
いた場合について説明する。この場合スイッチ素子４１
に接続された画素電極６１はエラー電位ＶE となる。ス
イッチング素子４１が正常であった場合の画素電極６１
の電位をＶX とすると、第２画素電極９の電位ＶLCは
いた場合について説明する。この場合スイッチ素子４１
に接続された画素電極６１はエラー電位ＶE となる。ス
イッチング素子４１が正常であった場合の画素電極６１
の電位をＶX とすると、第２画素電極９の電位ＶLCは
【００３１】
【数５】
【００３２】となる。エラー電位ＶE は最悪の場合、Ｖ
E ＝−ＶX であり、このときの画素電極９の電位ＶLCは
E ＝−ＶX であり、このときの画素電極９の電位ＶLCは
【００３３】
【数６】
【００３４】となる。すべてのスイッチング素子４１，
４２及び４３が正常であった場合の第２画素電極９の電
位ＶLCOKは
４２及び４３が正常であった場合の第２画素電極９の電
位ＶLCOKは
【００３５】
【数７】
【００３６】であるため、最悪で約３０％の電位変化が
生じるものの、全くの黒点または白点となることは無
い。
生じるものの、全くの黒点または白点となることは無
い。
【００３７】本実施例では、一つの第２画素電極９に対
して３個のスイッチ素子４１，４２，４３及びこれらと
接続された３個の画素電極６１，６２，６３を有する場
合について説明したが、本実施例はこれに限られる物で
はなく、一つの第２画素電極９に対してｎ個のスイッチ
素子及びこれらと接続されたｎ個の画素電極を有する場
合にも有効であり、この場合の第２画素電極９の電位Ｖ
LC及びＶLCOKは
して３個のスイッチ素子４１，４２，４３及びこれらと
接続された３個の画素電極６１，６２，６３を有する場
合について説明したが、本実施例はこれに限られる物で
はなく、一つの第２画素電極９に対してｎ個のスイッチ
素子及びこれらと接続されたｎ個の画素電極を有する場
合にも有効であり、この場合の第２画素電極９の電位Ｖ
LC及びＶLCOKは
【００３８】
【数８】 及び
【数９】
【００３９】となり、ｎが大きいほど第２画素電極９の
電位変化は小さくなり、画質の劣化が起こりにくくな
る。
電位変化は小さくなり、画質の劣化が起こりにくくな
る。
【００４０】（実施例２） 図１０は本実施例の基板を示す平面図であり、図１１は
図１０のＡ−Ａ線視断面図である。この実施例の基板が
基本構成の基板と異なる点は、走査電極２の線幅を広く
し、図１０及び図１１に示したように次段に隣接する走
査電極２の大部分を覆うように第２画素電極９を形成し
た点である。ただし、広幅にした走査電極２は画素電極
６とは重なっていない。本実施例では、基本構成の基板
と同様の効果に加えて下記の特有の効果がある。すなわ
ち第２画素電極９と、隣接しているが当の第２画素電極
９に対向する画素電極６を駆動するためのスイッチ素子
４には接続されていない走査電極２とが、絶縁膜１０を
介して対向しているため、この第２画素電極９と走査電
極２との間で容量を持つことになり、液晶表示素子をス
イッチ素子４で駆動する時の電荷保持用の容量素子とし
ての機能を合わせ持つ事ができる。ここで、第２画素電
極９により覆われる走査電極２の面積を適宜設定するこ
とにより、容量値を電荷保持用として最適な値に設定す
ることができる。
図１０のＡ−Ａ線視断面図である。この実施例の基板が
基本構成の基板と異なる点は、走査電極２の線幅を広く
し、図１０及び図１１に示したように次段に隣接する走
査電極２の大部分を覆うように第２画素電極９を形成し
た点である。ただし、広幅にした走査電極２は画素電極
６とは重なっていない。本実施例では、基本構成の基板
と同様の効果に加えて下記の特有の効果がある。すなわ
ち第２画素電極９と、隣接しているが当の第２画素電極
９に対向する画素電極６を駆動するためのスイッチ素子
４には接続されていない走査電極２とが、絶縁膜１０を
介して対向しているため、この第２画素電極９と走査電
極２との間で容量を持つことになり、液晶表示素子をス
イッチ素子４で駆動する時の電荷保持用の容量素子とし
ての機能を合わせ持つ事ができる。ここで、第２画素電
極９により覆われる走査電極２の面積を適宜設定するこ
とにより、容量値を電荷保持用として最適な値に設定す
ることができる。
【００４１】（実施例３） 図１２は本実施例の基板を示す平面図であり、図１３は
図１２のＡ−Ａ線視断面図である。この実施例の基板が
実施例２の基板と異なる点は、第１画素電極６の領域を
切り欠いて設けた凹部６ａ内にこの第１画素電極６の領
域と重ならないように走査電極２に接続して容量電極１
１を第１画素電極６と同じ材料で形成した点である。本
実施例でも実施例２と同様の効果が得られる。以上第２
画素電極９の材質としてＩＴＯを例示したが、第２画素
電極９の材質はこれにかぎられるものではなく、反射型
アクティブマトリックス形液晶表示素子の基板において
はＡｌの様な金属であっても良い。
図１２のＡ−Ａ線視断面図である。この実施例の基板が
実施例２の基板と異なる点は、第１画素電極６の領域を
切り欠いて設けた凹部６ａ内にこの第１画素電極６の領
域と重ならないように走査電極２に接続して容量電極１
１を第１画素電極６と同じ材料で形成した点である。本
実施例でも実施例２と同様の効果が得られる。以上第２
画素電極９の材質としてＩＴＯを例示したが、第２画素
電極９の材質はこれにかぎられるものではなく、反射型
アクティブマトリックス形液晶表示素子の基板において
はＡｌの様な金属であっても良い。
【００４２】
【発明の効果】以上説明したように本発明のアクティブ
マトリックス形液晶表示素子の基板は、走査電極、信号
電極、スイッチ素子及び画素電極を覆う絶縁膜を設け、
この絶縁膜の上に他から絶縁された状態で第２画素電極
を設けたものなので、画素電極及びスイッチ素子上から
走査電極および信号電極上の一部又は全部を含む範囲に
及ぶように第２の画素電極を各画素毎に形成できた。従
って、本発明の基板を用いると、透過型および反射型の
液晶表示素子の開口率を増すことができる。
マトリックス形液晶表示素子の基板は、走査電極、信号
電極、スイッチ素子及び画素電極を覆う絶縁膜を設け、
この絶縁膜の上に他から絶縁された状態で第２画素電極
を設けたものなので、画素電極及びスイッチ素子上から
走査電極および信号電極上の一部又は全部を含む範囲に
及ぶように第２の画素電極を各画素毎に形成できた。従
って、本発明の基板を用いると、透過型および反射型の
液晶表示素子の開口率を増すことができる。
【００４３】しかも本発明の基板では前記のように画素
電極及びスイッチ素子上から走査電極および信号電極上
の一部又は全部を含む範囲に及ぶように第２の画素電極
９を各画素毎に形成したので、走査電極、信号電極、ス
イッチ素子の部分の電位に起因する電界の乱れを第２の
画素電極によってシールドでき、液晶分子の配向への影
響を回避できた。従って本発明の基板によれば、従来の
ようにブラックマスクを設ける必要がなくこの点でも液
晶表示素子の開口率を向上できる。
電極及びスイッチ素子上から走査電極および信号電極上
の一部又は全部を含む範囲に及ぶように第２の画素電極
９を各画素毎に形成したので、走査電極、信号電極、ス
イッチ素子の部分の電位に起因する電界の乱れを第２の
画素電極によってシールドでき、液晶分子の配向への影
響を回避できた。従って本発明の基板によれば、従来の
ようにブラックマスクを設ける必要がなくこの点でも液
晶表示素子の開口率を向上できる。
【００４４】加えて本発明の基板の第２の画素電極の膜
厚は液晶表示素子の動作特性に影響を与えないので、こ
の基板によれば第２の画素電極の膜厚を増して基板の平
坦度を向上し、高画質化を図ることができる。
厚は液晶表示素子の動作特性に影響を与えないので、こ
の基板によれば第２の画素電極の膜厚を増して基板の平
坦度を向上し、高画質化を図ることができる。
【００４５】 そして、本発明の基板は、以上の基本的な
構成に基づく効果に加えて、次のような特有の効果を有
している。複数の画素電極及び信号電極上の一部又は全
部を含む範囲に及ぶ第２画素電極を設けた基板の場合、
一つの第２画素電極に対向している複数のスイッチ素子
のうち、たとえ一つのスイッチ素子に断線欠陥、短絡欠
陥等の不良が発生したとしても、液晶表示素子として決
定的な不良となることを防ぐことができる。また、第２
画素電極に対向する容量電極を走査電極に接続して形成
した場合、あるいは、走査電極の線幅を各画素電極にお
いて広幅に形成した場合、第２画素電極と容量電極また
は走査電極との間で容量を持つことになり、液晶表示素
子をスイッチ素子で駆動する時の電荷保持用の容量素子
としての機能を合わせ持つ事ができる。ここで、容量電
極の面積、または第２画素電極により覆われる走査電極
の面積を適宜設定することにより、容量値を電荷保持用
として最適な値に設定することができる。
構成に基づく効果に加えて、次のような特有の効果を有
している。複数の画素電極及び信号電極上の一部又は全
部を含む範囲に及ぶ第２画素電極を設けた基板の場合、
一つの第２画素電極に対向している複数のスイッチ素子
のうち、たとえ一つのスイッチ素子に断線欠陥、短絡欠
陥等の不良が発生したとしても、液晶表示素子として決
定的な不良となることを防ぐことができる。また、第２
画素電極に対向する容量電極を走査電極に接続して形成
した場合、あるいは、走査電極の線幅を各画素電極にお
いて広幅に形成した場合、第２画素電極と容量電極また
は走査電極との間で容量を持つことになり、液晶表示素
子をスイッチ素子で駆動する時の電荷保持用の容量素子
としての機能を合わせ持つ事ができる。ここで、容量電
極の面積、または第２画素電極により覆われる走査電極
の面積を適宜設定することにより、容量値を電荷保持用
として最適な値に設定することができる。
【図１】実施例１のアクティブマトリックス形液晶表示
素子の基板を示す図３中Ａ−Ａ線視断面図。
素子の基板を示す図３中Ａ−Ａ線視断面図。
【図２】同基板を示す図３中Ｂ−Ｂ線視断面図。
【図３】同基板を示す平面図。
【図４】同基板を用いた液晶表示素子における各電極間
に形成される容量を示す図。
に形成される容量を示す図。
【図５】同基板を用いた液晶表示素子の画素部の等価回
路を示す図。
路を示す図。
【図６】従来の基板を示す斜視図。
【図７】図６中Ｃ−Ｃ線視断面図。
【図８】図６中Ｄ−Ｄ線視断面図。
【図９】実施例２のアクティブマトリックス形液晶表示
素子の基板を示す平面図。
素子の基板を示す平面図。
【図１０】実施例３のアクティブマトリックス形液晶表
示素子の基板を示す平面図。
示素子の基板を示す平面図。
【図１１】図１０中Ａ−Ａ線視断面図。
【図１２】実施例４のアクティブマトリックス形液晶表
示素子の基板を示す平面図。
示素子の基板を示す平面図。
【図１３】図１２中Ａ−Ａ線視断面図。
１ ガラス基板 ２ 走査電極 ３ 信号電極 ４ スイッチ素子 ６ 画素電極６ａ （画素電極に設けた）凹部 ７ ブラックマスク ９ 第２画素電極 １０ 絶縁膜 １１ 容量電極 ４１ スイッチ素子 ４２ スイッチ素子 ４３ スイッチ素子 ６１ スイッチ素子４１に接続された画素電極 ６２ スイッチ素子４２に接続された画素電極 ６３ スイッチ素子４３に接続された画素電極
Claims (3)
- 【請求項１】 走査電極と信号電極とがマトリックス状
に配線され、これら走査電極と信号電極とによって区切
られた各画素にスイッチ素子と透明性画素電極が設けら
れたアクティブマトリックス形液晶表示素子の基板にお
いて、 前記走査電極、信号電極、スイッチ素子及び画素電極を
覆う絶縁膜を設け、この絶縁膜の上に画素電極及び信号
電極上の一部又は全部を含む範囲に及ぶ透明性第２画素
電極を各画素毎に他から絶縁された状態で設けるととも
に、透明性容量電極を、前記画素電極の領域を切り欠い
た部分に前記画素電極の領域と重ならないように走査電
極に接続させて形成したことを特徴とするアクティブマ
トリックス形液晶表示素子の基板。 - 【請求項２】 走査電極と信号電極とがマトリックス状
に配線され、これら走査電極と信号電極とによって区切
られた各画素にスイッチ素子と画素電極が設けられた反
射型アクティブマトリックス形液晶表示素子の基板にお
いて、 前記走査電極、信号電極、スイッチ素子及び画素電極を
覆う絶縁膜を設け、この絶縁膜の上に画素電極及び信号
電極上の一部又は全部を含む範囲に及ぶ光反射性第２画
素電極を各画素毎に他から絶縁された状態で設けるとと
もに、前記各走査電極を、走査電極と前記第２画素電極
との間で所定の容量値を付与するため前記画素電極の領
域に重ならずかつ前記第２画素電極に一部重畳するよう
に形成したことを特徴とするアクティブマトリックス形
液晶表示素子の基板。 - 【請求項３】 走査電極と信号電極とがマトリックス状
に配線され、これら走査電極と信号電極とによって区切
られた各画素に複数のスイッチ素子と複数の画素電極が
設けられたアクティブマトリックス形液晶表示素子の基
板において、 前記走査電極、信号電極、スイッチ素子及び画素電極を
覆う絶縁膜を設け、この絶縁膜の上に複数の画素電極及
び信号電極上の一部又は全部を含む範囲に及ぶ第２画素
電極を各画素毎に他から絶縁された状態で設けたことを
特徴とするアクティブマトリックス形液晶表示素子の基
板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085791A JP2753160B2 (ja) | 1991-10-08 | 1991-10-08 | アクティブマトリックス形液晶表示素子の基板 |
| DE4233792A DE4233792B4 (de) | 1991-10-08 | 1992-10-07 | Substrat für ein Matrix-Flüssigkristallelement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26085791A JP2753160B2 (ja) | 1991-10-08 | 1991-10-08 | アクティブマトリックス形液晶表示素子の基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05142566A JPH05142566A (ja) | 1993-06-11 |
| JP2753160B2 true JP2753160B2 (ja) | 1998-05-18 |
Family
ID=17353719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26085791A Expired - Lifetime JP2753160B2 (ja) | 1991-10-08 | 1991-10-08 | アクティブマトリックス形液晶表示素子の基板 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2753160B2 (ja) |
| DE (1) | DE4233792B4 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5042918A (en) * | 1988-11-15 | 1991-08-27 | Kabushiki Kaisha Toshiba | Liquid crystal display device |
| JP2575052B2 (ja) * | 1988-12-07 | 1997-01-22 | ホシデン株式会社 | 液晶表示素子 |
| JPH02245742A (ja) * | 1989-03-17 | 1990-10-01 | Matsushita Electric Ind Co Ltd | 反射型液晶表示デバイス |
-
1991
- 1991-10-08 JP JP26085791A patent/JP2753160B2/ja not_active Expired - Lifetime
-
1992
- 1992-10-07 DE DE4233792A patent/DE4233792B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4233792B4 (de) | 2007-07-26 |
| JPH05142566A (ja) | 1993-06-11 |
| DE4233792A1 (de) | 1993-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7542103B2 (en) | Electro-optical device | |
| US5923390A (en) | Liquid crystal display with high aperture ratio and method for manufacturing the same | |
| US5751381A (en) | Active matrix LCD device with image signal lines having a multilayered structure | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP4784382B2 (ja) | 液晶表示装置 | |
| KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
| KR100348288B1 (ko) | 횡전계방식 액정표시장치 | |
| US6326641B1 (en) | Liquid crystal display device having a high aperture ratio | |
| JPH05232509A (ja) | 液晶表示装置 | |
| KR100314200B1 (ko) | 액정표시장치 | |
| KR100312329B1 (ko) | 액정표시장치의 구조 및 그 제조방법 | |
| US6023309A (en) | Reflective liquid crystal display having integral light shielding | |
| JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JP2753160B2 (ja) | アクティブマトリックス形液晶表示素子の基板 | |
| EP0430345A1 (en) | Diode devices and active matrix addressed display devices incorporating such | |
| US6940480B2 (en) | Pixel structure | |
| JP3480105B2 (ja) | 表示パネル | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| JPH04358127A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3484363B2 (ja) | 液晶表示装置 | |
| JP3113480B2 (ja) | 液晶表示装置 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JP2002131783A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |