JP2751726B2 - Method for manufacturing film carrier semiconductor device - Google Patents

Method for manufacturing film carrier semiconductor device

Info

Publication number
JP2751726B2
JP2751726B2 JP4079721A JP7972192A JP2751726B2 JP 2751726 B2 JP2751726 B2 JP 2751726B2 JP 4079721 A JP4079721 A JP 4079721A JP 7972192 A JP7972192 A JP 7972192A JP 2751726 B2 JP2751726 B2 JP 2751726B2
Authority
JP
Japan
Prior art keywords
bumps
bonding
semiconductor chip
thermocompression
film carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4079721A
Other languages
Japanese (ja)
Other versions
JPH05315390A (en
Inventor
陽一 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4079721A priority Critical patent/JP2751726B2/en
Publication of JPH05315390A publication Critical patent/JPH05315390A/en
Application granted granted Critical
Publication of JP2751726B2 publication Critical patent/JP2751726B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフィルムキャリア半導体装置の製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a film carrier semiconductor device.

【0002】[0002]

【従来の技術】従来のフィルムキャリア半導体装置は搬
送及び位置決め用のスプロケットホールと半導体チップ
が入り開孔部であるデバイスホールを有するポリイミ
ド、ポリエステル、ガラスエポキシ等の絶縁フィルムを
ベースフィルムとし、このベースフィルム上に接着材を
介してCu等の金属箔を接着し、この金属箔をエッチン
グ等によりパターニングしてリードと電気的選別用パッ
ドとを形成し、このリードと半導体チップの電極端子上
にあらかじめ設けた金属突起物であるバンプとを熱圧着
法又は共晶法によりILB(インナーリードボンディン
グ)を行い、フィルムキャリアテープの状態で電気選別
やBT試験を実施し、次にリードを所望の長さに切断す
る。
2. Description of the Related Art A conventional film carrier semiconductor device has a base film made of an insulating film made of polyimide, polyester, glass epoxy or the like having a sprocket hole for carrying and positioning and a device hole which is an opening for a semiconductor chip. A metal foil such as Cu is adhered to the film via an adhesive, and the metal foil is patterned by etching or the like to form a lead and an electrical selection pad. ILB (inner lead bonding) is performed on the provided bumps, which are metal protrusions, by a thermocompression bonding method or a eutectic method, and an electrical selection or a BT test is performed in a state of a film carrier tape. Cut into pieces.

【0003】このときリードの数が多い多数ピンの場合
はリードのアウターリードボディング部のばらけを防止
する為フィルムキャリアテープを構成しているポリイミ
ド等の絶縁フィルムをアウターリードの外端に残す手法
が用いられることが多い。ついで、例えばプリント基板
や一般リードフレーム上のボンディングパッドにアウタ
ーリードボンディング(以下OLB)を行う。
At this time, in the case of a large number of pins having a large number of leads, an insulating film such as polyimide constituting a film carrier tape is left at the outer ends of the outer leads in order to prevent the outer lead bodging portion of the leads from scattering. Techniques are often used. Next, for example, outer lead bonding (OLB) is performed on a bonding pad on a printed board or a general lead frame.

【0004】このようなフィルムキャリア半導体装置は
ボンディングがリードの数と無関係に一度で同時に可能
である為ボンディングスピードが速いこと、またボンデ
ィング等の組立と電気的選別作業の自動化が容易で、量
産性が優れている等の利点を有している。
Such a film carrier semiconductor device has a high bonding speed because bonding can be performed simultaneously at a time irrespective of the number of leads, and it is easy to automate the assembly and electrical sorting work of bonding and the like, and mass production is possible. Has the advantage that it is excellent.

【0005】次に、半導体チップのバンプとフィルムキ
ャリアテープ上のインナーリードの接続、つまりILB
の方法について説明する。
Next, the connection between the bumps of the semiconductor chip and the inner leads on the film carrier tape, ie, ILB
The method will be described.

【0006】図7(a)は従来のフィルムキャリアテー
プの一例の正面図、図7(b)は図7(a)のX−X線
断面図である。ただし、説明の都合上、熱圧着治具(図
7(a)には底面の形状のみを示す)も示してある。図
において1は半導体チップ、2は金属突起であるバン
プ、3はフィルムキャリアテープ上のインナーリード、
4は熱圧着治具であり、半導体チップ1表面部のバンプ
2とインナーリード3がそれぞれ位置合せされてから、
熱と荷重を負荷された熱圧着治具4による一度の熱圧着
によって同時に接合される。
FIG. 7A is a front view of an example of a conventional film carrier tape, and FIG. 7B is a sectional view taken along line XX of FIG. 7A. However, for the sake of explanation, a thermocompression jig (only the shape of the bottom surface is shown in FIG. 7A) is shown. In the figure, 1 is a semiconductor chip, 2 is a bump as a metal projection, 3 is an inner lead on a film carrier tape,
Reference numeral 4 denotes a thermocompression jig, which is used after the bumps 2 and the inner leads 3 on the surface of the semiconductor chip 1 are aligned.
Bonding is performed simultaneously by a single thermocompression bonding using a thermocompression jig 4 to which heat and a load are applied.

【0007】ところがこのようなフィルムキャリア半導
体装置の製造方法はバンプの数と無関係に一度で同時に
行うため、熱と荷重を負荷される熱圧着治具は熱分布の
均一性と荷重を均一に負荷するためにインナーリード部
に接触する面は均一な面つまり平坦度が要求され、バン
プはその高さのバラツキを小さくすること、またフィル
ムキャリアテープのインナーリード部もその厚さのバラ
ツキを小さすすること等が要求される。 一方でICは
高集積化、高機能化が進み半導体チップの外形サイズが
大型化されており、これに伴いICの電極数も例えば3
00〜600個にのぼるものが開発されつつある。この
ようなフィルムキャリア半導体装置を従来のILB方法
で行う場合には多数のバンプとインナーリードの接合を
一度に行う方法であり、1電極当たりの接合に必要な印
加荷重はほとんど同じのため多数ピン化に比例して熱圧
着治具に必要な荷重は大きくなってしまい、例えば1電
極当り0.10kgとすると600ピンのICでは60
kgも必要となる。
However, since such a method of manufacturing a film carrier semiconductor device is performed simultaneously at a time regardless of the number of bumps, the thermocompression bonding jig to which heat and load are applied has uniform heat distribution and uniform load. The surface in contact with the inner lead portion must have a uniform surface, that is, flatness, so that the bumps have reduced height variations, and the film carrier tape inner lead portions also have reduced thickness variations. Is required. On the other hand, ICs are becoming more highly integrated and more sophisticated, and the outer size of the semiconductor chip is becoming larger.
As many as 100-600 are being developed. When such a film carrier semiconductor device is formed by the conventional ILB method, a large number of bumps and inner leads are bonded at one time. Since the applied load required for bonding per electrode is almost the same, a large number of pins are bonded. The load required for the thermocompression bonding jig increases in proportion to the change in the size.
kg is also required.

【0008】また接合に必要な熱圧着治具の熱分布は半
導体チップの外形サイズが10×10〜15×15mm
2 程度に大型化になっても均一であることが必要とされ
その精度は±5〜7℃である。従ってICの大型化多ピ
ン化に伴う熱圧着時の荷重の増大熱圧着治具の熱分布の
均一性向上、熱圧着治具の平坦度向上等が必要となるた
め以下の欠点が顕著化してくる。すなわち半導体チップ
のバンプの製造上の精度、特に厚さのバラツキおよび熱
圧着治具やILB装置の精度、特に傾き又は平坦度、平
行度などの不備からILB時に数個から数十個のバンプ
のみに瞬間的に荷重や熱が集中して強大なストレスを受
けてバンプが隣りのバンプと短絡したりバンプがシリコ
ン基板または絶縁膜とバンプ界面からの剥離(ハガレ)
をおこし、接続強度の低下や半導体チップそのものを破
壊する。
The heat distribution of the thermocompression bonding jig required for bonding is such that the outer size of the semiconductor chip is 10 × 10 to 15 × 15 mm.
Even if the size is increased to about 2 , it is required to be uniform, and its accuracy is ± 5 to 7 ° C. Therefore, the load at the time of thermocompression bonding is increased due to the increase in the size of the IC and the increase in the number of pins, and the uniformity of the heat distribution of the thermocompression jig and the flatness of the thermocompression jig need to be improved. come. In other words, only a few to dozens of bumps during ILB due to the manufacturing accuracy of the semiconductor chip bumps, especially the thickness variation and the accuracy of the thermocompression jig and the ILB device, particularly the inclination or flatness, parallelism, etc. The load and heat are concentrated instantaneously, and a strong stress is applied to the bump, and the bump is short-circuited to the next bump, or the bump is peeled off from the interface between the silicon substrate or the insulating film and the bump.
To lower the connection strength and destroy the semiconductor chip itself.

【0009】また一方では、ILB時の荷重や熱が不足
し、バンプとインナーリードの界面からの剥離が発生
し、これは接合強度の低下となる。
On the other hand, the load and heat during ILB are insufficient, and peeling from the interface between the bump and the inner lead occurs, which lowers the bonding strength.

【0010】この傾向はICの大型化、多ピン化に伴っ
て顕著化して、その信頼性を著しく低下させることにな
る。
This tendency becomes conspicuous as the size of the IC increases and the number of pins increases, and the reliability of the IC decreases significantly.

【0011】このように従来の製造方法ではバンプとリ
ードの接続を一度で同時に行う方法であるがために、そ
の接続の信頼性を低下させる問題があり、バンプおよび
リードの特に厚さ方向の精度向上や熱圧着治具およびI
LB装置の特に平行度等に対する精度向上の対策はIC
の大型化、多ピン化と共に非常に困難となっている。こ
の問題に対して半導体チップに配設された複数個のバン
プとこのバンプのそれぞれと一対に対応する複数個のフ
ィルムキャリアテープのインナーリードとの接合を複数
回に分割して熱圧着する方法が開発されている。
As described above, in the conventional manufacturing method, since the connection between the bump and the lead is performed simultaneously at one time, there is a problem that the reliability of the connection is reduced, and the accuracy of the bump and the lead, particularly in the thickness direction, is reduced. Improvement and thermocompression jig and I
Measures to improve the accuracy of the LB device, especially for parallelism, etc.
This has become very difficult with the increase in size and the number of pins. In order to solve this problem, there is a method in which the bonding between the plurality of bumps arranged on the semiconductor chip and the inner leads of the plurality of film carrier tapes corresponding to each of the bumps is divided into a plurality of times and thermocompression-bonded. Is being developed.

【0012】このようなICのバンプとフィルムキャリ
アテープ上のインナーリードの接合つまりシングルポイ
ントILBの方法について説明する。
The method of bonding the bumps of the IC and the inner leads on the film carrier tape, that is, the single point ILB will be described.

【0013】図8(a)は、シングルポイントILBの
説明に使用する平面図(全体の1/4の部分を示してい
る)、図8(b)は図8(a)のX−X線断面図であ
る。
FIG. 8A is a plan view (showing a quarter of the whole) used to explain the single point ILB, and FIG. 8B is a line XX of FIG. 8A. It is sectional drawing.

【0014】図において、1は半導体チップ、2はバン
プ、3はフィルムキャリアテープ上のインナーリード、
41は熱圧着治具であり、半導体チップのバンプ2とイ
ンナーリード3がそれぞれ位置合せされてから熱と荷重
を負荷させた熱圧着治具41により、各バンプと各イン
ナーリードの一対がそれぞれ一組ずつ順次に接合され
る。
In the drawing, 1 is a semiconductor chip, 2 is a bump, 3 is an inner lead on a film carrier tape,
Reference numeral 41 denotes a thermocompression jig. The thermocompression jig 41 to which heat and a load are applied after the bumps 2 of the semiconductor chip and the inner leads 3 are aligned with each other, a pair of each of the bumps and each of the inner leads 1 They are joined sequentially in pairs.

【0015】このようなバンプとインナーリードの一組
づづのILBの方法ではILB装置には複雑な機械的な
機構が不要で、これに伴いILB装置の小型化、低価格
化が可能となる上に熱圧着治具41に負荷される熱と荷
重は、ICの外径寸法に対して熱圧着治具の外径寸法が
非常に小さくなり、例えば半導体チップ外径寸法が15
×15mm2 でも熱圧着治具の先端外径寸法は0.1×
0.1mm2 であるような場合、この熱圧着治具先端部
の熱分布は±1℃以内に納まり、また、熱圧着治具に負
荷される荷重も数十gから数百gですむようになる。さ
らに熱圧着治具とIC上のバンプとの平行度も容易に調
整できることはいうまでもない。
In the ILB method in which the bump and the inner lead are combined as described above, the ILB device does not require a complicated mechanical mechanism, and accordingly, the size and cost of the ILB device can be reduced. The heat and the load applied to the thermocompression jig 41 are such that the outside diameter of the thermocompression jig becomes very small with respect to the outside diameter of the IC.
× 15 mm tip outer diameter of 2 even thermocompression bonding jig 0.1 ×
In the case of 0.1 mm 2 , the heat distribution at the tip of the thermocompression bonding jig is within ± 1 ° C, and the load applied to the thermocompression jig can be several tens g to several hundred g. . Further, it goes without saying that the parallelism between the thermocompression bonding jig and the bump on the IC can be easily adjusted.

【0016】[0016]

【発明が解決しようとする課題】上述した従来のフィル
ムキャリア半導体の製造方法は、バンプとこれに対応し
たインナーリードを一組づつ順次繰り返しILBするも
のであるが、ILBが完了したとき隣接するバンプある
いはインナーリードが相互に接触しないことが要求され
る。この隣接するバンプあるいはインナーリードが相互
に接触した場合は電気的に短絡不良となり、この短絡不
良の修理は非常に困難であるからである。一方でICは
高集積化、高機能化が進んで半導体チップの外径サイズ
が大型化されており、これに伴ないICの電極数も例え
ば200〜600個、さらには700〜1000個にの
ぼるものが開発されつつある。ここで例えば半導体チッ
プ外径サイズを15mm×15mmとすれば電極が60
0個のとき、この電極つまりバンプのピッチは約100
μmとなりバンプのサイズは約60μm×60μmとな
る。さらに半導体チップの外径サイズが15mm×15
mmでバンプ数が1000個のとき、バンプピッチは約
60μmとなりバンプサイズは約40μm×40μmと
なる。つまりそれぞれの場合バンプ間のスペースは約4
0μmと約20μmとなる。
In the above-mentioned conventional method for manufacturing a film carrier semiconductor, the bumps and the inner leads corresponding to the bumps are sequentially and repeatedly repeated ILB. When the ILB is completed, the adjacent bumps are formed. Alternatively, it is required that the inner leads do not contact each other. If the adjacent bumps or inner leads come into contact with each other, a short circuit is caused electrically, and it is very difficult to repair the short circuit. On the other hand, ICs are becoming more highly integrated and more sophisticated, and the outer diameter of the semiconductor chip is becoming larger. As a result, the number of IC electrodes is, for example, 200 to 600, or even 700 to 1000. Things are being developed. If the outer diameter of the semiconductor chip is 15 mm × 15 mm, for example, the
When the number of the electrodes is 0, the pitch of the electrodes or bumps is about 100
μm, and the size of the bump is about 60 μm × 60 μm. Furthermore, the outer diameter size of the semiconductor chip is 15 mm x 15
When the number of bumps is 1,000 in mm, the bump pitch is about 60 μm, and the bump size is about 40 μm × 40 μm. That is, in each case, the space between bumps is about 4
0 μm and about 20 μm.

【0017】従来バンプとインナーリードとの接合つま
りILBにおいてバンプとインナーリードの材料には数
種類の組合せが可能で、例えばバンプとしてはAu,C
u,半田等又インナーリードの表面処理にはAu,Sn
半田めっき等なが使用され、これらの中で最も接続信頼
性が高い組合せはバンプがAuめっきでインナーリード
の表面処理が同くAuめっきである。このAu−Auの
ILBには熱圧着法が適用されるがAu−Au熱圧着接
合法はバンプとインナーリード部それぞれに熱と圧力を
印加し、それぞれ塑性変形を伴う熱拡散を利用して接合
される技術であり、従って確実なILBを行うとすると
バンプとインナーリードはそれぞれ塑性変形をさせる必
要があることからバンプ間のピッチが狭ピッチ(例えば
40〜60μmピッチ)になるに従ってILB後の隣接
するバンプ及びインナーリードの接触が発生しやすくな
り、その接続信頼性を低下させる問題が顕著化してく
る。
In the conventional bonding between a bump and an inner lead, that is, in the ILB, several kinds of combinations of materials for the bump and the inner lead are possible. For example, Au, C
Au, Sn, etc. for surface treatment of u, solder, etc. or inner leads
Solder plating and the like are used, and the combination having the highest connection reliability among these is Au plating in which the bump is Au plating and the surface treatment of the inner lead is the same. The thermocompression bonding method is applied to the Au-Au ILB. In the Au-Au thermocompression bonding method, heat and pressure are applied to each of the bump and the inner lead portion, and the bonding is performed using thermal diffusion accompanied by plastic deformation. Therefore, if reliable ILB is performed, the bumps and the inner leads need to be plastically deformed. Therefore, as the pitch between the bumps becomes narrower (for example, 40 to 60 μm pitch), adjacent bumps after the ILB are formed. The contact between the bumps and the inner leads is more likely to occur, and the problem of lowering the connection reliability becomes noticeable.

【0018】[0018]

【課題を解決するための手段】本発明のフィルムキャリ
ア半導体装置の製造方法は、半導体チップ表面部に配設
された複数のバンプのそれぞれにフィルムキャリアテー
プのインナーリードを対応させて予備的に接合させる工
程と、熱硬化性絶縁樹脂材を前記半導体チップ表面に少
なくとも前記インナーリードの高さに塗布する工程と、
前記熱硬化性絶縁樹脂材を加熱して予備的に硬化させる
工程と、熱圧着を行なうことによって前記熱硬化性絶縁
樹脂材の熱硬化を促進させると同時に前記バンプとイン
ナーリードの接合を完結させる工程とを有するというも
のである。
According to a method of manufacturing a film carrier semiconductor device of the present invention, a plurality of bumps provided on a surface of a semiconductor chip are preliminarily joined by corresponding inner leads of a film carrier tape to the bumps. And applying a thermosetting insulating resin material to the surface of the semiconductor chip at least at the height of the inner leads.
Heating and pre-curing the thermosetting insulating resin material; and performing thermocompression bonding to promote thermosetting of the thermosetting insulating resin material and complete the bonding between the bump and the inner lead. And a process.

【0019】また、熱圧着法により予備的に接合させ、
熱圧着治具でインナーリードを押えた状態で熱硬化性絶
縁樹脂材を塗布してもよい。
In addition, preliminary bonding is performed by a thermocompression bonding method.
The thermosetting insulating resin material may be applied in a state where the inner lead is pressed by the thermocompression bonding jig.

【0020】[0020]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Next, embodiments of the present invention will be described with reference to the drawings.

【0021】図1(a)は本発明の第1の実施例のフィ
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプにインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を当てた状態を
示している。図1(b)は図1(a)のX−X線断面図
である。図2(a)〜(d)は図1(b)に続く各工程
での状態を示す断面図である。
FIG. 1 (a) is a plan view used for explaining a method of manufacturing a film carrier semiconductor device according to a first embodiment of the present invention. (Only the shape shown in the figure) is applied. FIG. 1B is a cross-sectional view taken along line XX of FIG. FIGS. 2A to 2D are cross-sectional views showing states in respective steps subsequent to FIG. 1B.

【0022】まず、図1に示すように半導体チップ1の
表面部に配設されたバンプ2とそれぞれ一対に対応する
インナーリード3をILB装置内に設けられた機械的な
位置出し機構やパターンマッチング等の認識機構により
位置合わせし熱圧着治具42により例えば600ピンの
ICでは荷重25kg、温度450〜500℃、時間1
秒というILB条件でバンプ及びインナーリードを熱圧
着により予備的に接合させる。すなわち、バンプまたは
インナーリードが隣接するバンプまたはインナーリード
と接触しない程度に圧着する。また、半導体チップ1
は、室温状態のボンディングステージに乗せられてい
る。次に図2(a)に示すように、熱圧着治具42を上
方へ移動させ、次に、図2(b)に示すように、熱硬化
性絶縁樹脂5、例えば、シリコーン樹脂(硬化温度15
0℃、1時間程度の熱処理で硬化がほぼ完了する)等を
インナーリード3の高さかそれ以上の高さにポッティン
グ等の方法により塗布する。そして塗布された熱硬化性
樹脂5を例えば150℃、10秒程度の放射加熱を行な
い予備的に硬化させる。
First, as shown in FIG. 1, a bump 2 provided on a surface portion of a semiconductor chip 1 and an inner lead 3 corresponding to a pair respectively are provided with a mechanical positioning mechanism provided in an ILB device and a pattern matching. Alignment is performed by a recognition mechanism such as, for example, with a thermocompression bonding jig 42, for a 600-pin IC, for example, a load of 25 kg, a temperature of 450 to 500 ° C., and a time of 1 hour.
The bump and the inner lead are preliminarily bonded by thermocompression bonding under the ILB condition of seconds. That is, pressure is applied to the extent that the bumps or inner leads do not contact adjacent bumps or inner leads. In addition, the semiconductor chip 1
Are mounted on a bonding stage at room temperature. Next, as shown in FIG. 2A, the thermocompression bonding jig 42 is moved upward, and then, as shown in FIG. Fifteen
(Curing is almost completed by heat treatment at 0 ° C. for about 1 hour) or the like is applied to the height of the inner lead 3 or more by a method such as potting. Then, the applied thermosetting resin 5 is preliminarily cured by performing radiation heating at, for example, 150 ° C. for about 10 seconds.

【0023】最後に図2(c)に示すように熱圧着治具
42を熱硬化性絶縁樹脂5の上から例えば600ピンの
ICでは荷重50kg、温度150〜160℃、時間2
〜3秒という条件で再度加熱加圧する事によりバンプ2
とインナーリード3の接合を完結させ、熱硬化性樹脂5
の硬化を促進させる。
Finally, as shown in FIG. 2 (c), the thermocompression jig 42 is placed on the thermosetting insulating resin 5 with a load of 50 kg, a temperature of 150 to 160.degree.
Bump 2 by heating and pressing again under the condition of ~ 3 seconds.
And bonding of the inner lead 3 to the thermosetting resin 5
Accelerates curing.

【0024】以上説明したように半導体チップのバンプ
とフィルムキャリアテープ上のインナーリードを予備的
に接合し、熱硬化性絶縁樹脂を半導体チップ表面にイン
ナーリード高さ以上に塗布し予備的に加熱硬化させた
後、再び熱圧着治具を熱硬化性樹脂の上から再度加熱加
圧しバンプとリードの接合を完結させかつ熱硬化性絶縁
樹脂を整形し、硬化を促進させることにより、従来の問
題である半導体チップに配設されるバンプ間のピッチが
例えば40〜60μmという狭ピッチになったときに発
生しやすいILB後の隣接するバンプ及びインナーリー
ドの相互の接触を熱硬化性絶縁樹脂の介在により防止
し、信頼性の低下及び製造歩留の低下を防止することが
可能となる。
As described above, the bumps of the semiconductor chip and the inner leads on the film carrier tape are preliminarily joined, a thermosetting insulating resin is applied to the surface of the semiconductor chip at a height equal to or higher than the height of the inner leads, and is preliminarily heated and cured. After that, the thermocompression jig is again heated and pressed from above the thermosetting resin to complete the bonding of the bump and the lead, and to shape the thermosetting insulating resin, and to promote the curing. The contact between adjacent bumps and inner leads after ILB, which is likely to occur when the pitch between bumps provided on a certain semiconductor chip is as narrow as 40 to 60 μm, for example, is achieved by the interposition of a thermosetting insulating resin. It is possible to prevent a decrease in reliability and a decrease in manufacturing yield.

【0025】また、ILB装置内にポッティング用ノズ
ルを設置しておいて、半導体チップのバンプとインナー
リードの接合と同時に熱硬化性絶縁樹脂の塗布による表
面の保護も行うことができるので、ILB以降における
ポッティング工程およびポッティング装置を設ける必要
はなくなり工程の縮小、量産性の向上にも効果がある。
Further, since a potting nozzle is installed in the ILB device, the surface of the semiconductor chip can be protected by applying a thermosetting insulating resin simultaneously with the bonding of the bumps of the semiconductor chip and the inner leads. Therefore, there is no need to provide a potting step and a potting device, and the process can be reduced and the mass productivity can be improved.

【0026】図3(a)は本発明の第2の実施例のフィ
ルムキャリア半導体装置の製造方法の説明に使用する平
面図で、半導体チップのバンプとインナーリードを重ね
て熱圧着治具(底面の形状のみを図示)を乗せた状態を
示す。図3(b)は図3(a)のX−X線断面図、図4
(a),(b),図5(a),(b),図6はその後の
各工程での状態を示す断面図である。
FIG. 3 (a) is a plan view used for explaining a method of manufacturing a film carrier semiconductor device according to a second embodiment of the present invention. (Only the shape of FIG. 1 is shown). FIG. 3B is a sectional view taken along line XX of FIG.
(A), (b), FIGS. 5 (a), (b), and FIG. 6 are cross-sectional views showing the state in each of the subsequent steps.

【0027】まず、図3(a),(b)に示すように、
バンプ2Aが対向する2辺のみに存在する半導体チップ
1Aを温度150℃に加熱されたボンディングステージ
7に載置し、バンプ2Aとそれぞれ一対に対応するイン
ナーリード3AをILB装置内に設けられた機械的な位
置出し機構やパターンマッチング等の認識機械により位
置合わせし、(図4(a))、凹ゲタ上の熱圧着治具4
3によりバンプまたはインナーリードが隣接するバンプ
またはインナーリードとに接触しないように例えば30
0ピンのICでは荷重15kg、温度150℃、時間2
〜3秒というILB条件で予備的に接合する(図4
(b))。
First, as shown in FIGS. 3A and 3B,
A machine in which a semiconductor chip 1A in which only bumps 2A are present on two opposing sides is mounted on a bonding stage 7 heated to a temperature of 150 ° C., and inner leads 3A corresponding to the bumps 2A and a pair are provided in an ILB device. (FIG. 4 (a)), and a thermocompression jig 4 on the concave getter is used.
3 so that the bumps or inner leads do not contact adjacent bumps or inner leads, for example, 30
For a 0-pin IC, load 15kg, temperature 150 ℃, time 2
Preliminary bonding under ILB conditions of ~ 3 seconds (Fig. 4
(B)).

【0028】次に、図5(a)に示すように、熱圧着治
具43をリード3に押えつけた状態にしておき、熱圧着
治具43と半導体チップ表面上に作られた空間に熱硬化
性絶縁樹脂塗布用のノズル6を通し熱硬化性絶縁樹脂5
A例えばシリコーン樹脂等(硬化温度150℃)をイン
ナーリード3の高さかそれ以上の高さに滴下しながらボ
ンディングステージ7の例えば140〜150℃の下地
加熱及び熱圧着治具43の加熱により予備的に硬化させ
る。
Next, as shown in FIG. 5A, the thermocompression jig 43 is kept pressed against the lead 3, and the thermocompression jig 43 and the space formed on the surface of the semiconductor chip are heated. The thermosetting insulating resin 5 is passed through the nozzle 6 for applying the curable insulating resin.
A For example, while dropping a silicone resin or the like (a curing temperature of 150 ° C.) onto the inner lead 3 or higher, the preliminary heating is performed by heating the bonding stage 7 to, for example, 140 to 150 ° C. and heating the thermocompression jig 43. To cure.

【0029】最後に熱圧着治具43を更に例えば30k
gで加圧する事によりバンプ2とリード3の接合を完結
させ、かつ熱硬化性樹脂5Aaの整形を行ない硬化を促
進させ、図6に示すように、熱圧着治具43を移動させ
る。
Finally, the thermocompression bonding jig 43 is further set to, for example, 30 k
By pressing with g, the bonding between the bumps 2 and the leads 3 is completed, and the thermosetting resin 5Aa is shaped to promote hardening. As shown in FIG. 6, the thermocompression jig 43 is moved.

【0030】以上説明したように、第2の実施例では第
1の実施例と同様にバンプとインナーリードの予備接合
後、熱硬化性絶縁樹脂をインナーリードの高さに塗布
し、予備硬化させてから熱圧着治具を更に加圧し、バン
プとリードの接合を完結させ、かつ熱硬化性絶縁樹脂の
硬化を促進させることにより従来の問題であるバンプ間
ピッチが例えば40〜60μmという狭ピッチになった
ときに発生しやすいILB後の隣接するバンプ及びイン
ナーリードの相互の接触を熱硬化性絶縁樹脂の介在によ
り防止し信頼性の低下及び製造歩留の低下を防止できる
という効果がある。
As described above, in the second embodiment, as in the first embodiment, after the bumps and the inner leads are preliminarily joined, a thermosetting insulating resin is applied to the height of the inner leads and preliminarily cured. After that, the thermocompression bonding jig is further pressurized to complete the bonding of the bump and the lead, and to promote the curing of the thermosetting insulating resin, so that the pitch between bumps, which is a conventional problem, is reduced to, for example, 40 to 60 μm. In this case, the mutual contact between the adjacent bumps and the inner leads after the ILB, which is likely to occur in the event of the occurrence of the ILB, can be prevented by the interposition of the thermosetting insulating resin, and the reliability and the production yield can be prevented.

【0031】更に本実施例では熱硬化性絶縁樹脂を熱圧
着治具でリードを押えつけた状態で滴下する事により熱
圧着治具の加熱及びボンディングステージの下地加熱の
みで熱硬化性絶縁樹脂を硬化させることができ、樹脂を
硬化するための加熱装置を用いずに実施することができ
る利点がある。
Further, in this embodiment, the thermosetting insulating resin is dropped while the lead is pressed by the thermocompression jig, so that the thermosetting insulating resin is heated only by heating the thermocompression jig and heating the base of the bonding stage. There is an advantage that it can be cured and can be carried out without using a heating device for curing the resin.

【0032】[0032]

【発明の効果】以上説明したように本発明は半導体チッ
プのバンプとフィルムキャリアテープのインナーリード
の高さかそれ以上の高さに滴下し、予備的に加熱、硬化
させた後熱圧着治具で再度加熱、加圧する事によりバン
プとインナーリードの接合を完結させかつ熱硬化性絶縁
樹脂の硬化を促進させるフィルムキャリア半導体装置の
製造方法なので、従来の問題であるバンプ間ピッチが例
えば40〜60μmという狭ピッチになったときに発生
しやすいILB後の隣接するバンプ及びインナーリード
の相互の接触を熱硬化性絶縁樹脂の介在により防止し信
頼性の低下及び製造歩留の低下を防止することができる
という効果を有する。
As described above, the present invention is applied to a thermocompression jig which is dropped on the height of the bump of the semiconductor chip and the inner lead of the film carrier tape or higher, and is preliminarily heated and cured. The method of manufacturing a film carrier semiconductor device in which the bonding between the bump and the inner lead is completed by heating and pressurizing again and the hardening of the thermosetting insulating resin is promoted. Therefore, the pitch between bumps, which is a conventional problem, is, for example, 40 to 60 μm. The mutual contact between the adjacent bumps and the inner leads after the ILB, which tends to occur when the pitch becomes narrow, can be prevented by the interposition of the thermosetting insulating resin, and the reliability and the production yield can be prevented from lowering. It has the effect of.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の説明に使用する平面図
(図1(a))および断面図(図1(b))である。
FIG. 1 is a plan view (FIG. 1 (a)) and a cross-sectional view (FIG. 1 (b)) used for explaining a first embodiment of the present invention.

【図2】本発明の第1の実施例の説明に使用する工程順
断面図である。
FIG. 2 is a cross-sectional view in the order of steps used for explaining a first embodiment of the present invention.

【図3】本発明の第2の実施例の説明に使用する平面図
(図3(a))および断面図(図3(b))である。
FIGS. 3A and 3B are a plan view (FIG. 3A) and a cross-sectional view (FIG. 3B) used for describing a second embodiment of the present invention.

【図4】本発明の第の実施例の説明に使用する工程順断
面図である。
FIG. 4 is a cross-sectional view in the order of steps used for explaining a first embodiment of the present invention.

【図5】本発明の第の実施例の説明に使用する工程順断
面図である。
FIG. 5 is a cross-sectional view in the order of steps used for explaining the first embodiment of the present invention.

【図6】本発明の第の実施例の説明に使用する断面図で
ある。
FIG. 6 is a cross-sectional view used for describing a first embodiment of the present invention.

【図7】従来の技術の説明に使用する平面図(図7
(a))および断面図(図7(b))である。
FIG. 7 is a plan view (FIG. 7) used to explain a conventional technique;
(A)) and sectional drawing (FIG.7 (b)).

【図8】シングルポイントILBの説明に使用する平面
図(図8(a))および断面図(図8(b))である。
8A and 8B are a plan view (FIG. 8A) and a cross-sectional view (FIG. 8B) used for describing a single point ILB.

【符号の説明】[Explanation of symbols]

1,1A 半導体IC 2,2a,2b,2A,2Aa,2Ab バンプ 3,3a,3b,3A,3Aa,3Ab インナーリ
ード 4,41,42,43 熱圧着治具 5,5a,5A,5Aa 熱硬化性絶縁樹脂 6 樹脂塗布用ノズル 7 ボンディングステージ
1,1A Semiconductor IC 2,2a, 2b, 2A, 2Aa, 2Ab Bump 3,3a, 3b, 3A, 3Aa, 3Ab Inner lead 4,41,42,43 Thermocompression jig 5,5a, 5A, 5Aa Thermosetting Insulating resin 6 Resin coating nozzle 7 Bonding stage

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体チップ表面部に配設された複数の
バンプのそれぞれにフィルムキャリアテープのインナー
リードを対応させて予備的に接合させる工程と、熱硬化
性絶縁樹脂材を前記半導体チップ表面に少なくとも前記
インナーリードの高さに塗布する工程と、前記熱硬化性
絶縁樹脂材を加熱して予備的に硬化させる工程と、熱圧
着を行なうことによって前記熱硬化性絶縁樹脂材の熱硬
化を促進させると同時に前記バンプとインナーリードの
接合を完結させる工程とを有することを特徴とするフィ
ルムキャリア半導体装置の製造方法。
A step of preliminarily bonding a plurality of bumps disposed on a surface of the semiconductor chip to respective inner leads of the film carrier tape, and applying a thermosetting insulating resin material to the surface of the semiconductor chip. A step of applying at least at the height of the inner lead; a step of heating and preliminarily curing the thermosetting insulating resin material; and performing thermocompression bonding to promote thermosetting of the thermosetting insulating resin material. And simultaneously completing the joining of the bump and the inner lead.
【請求項2】 半導体チップ表面部に配設された複数の
バンプのそれぞれにフィルムキャリアテープのインナー
リードを対応させて熱圧着法により予備的に接合させる
工程と、熱圧着治具で前記インナーリードを押えた状態
で熱硬化性絶縁樹脂材を前記半導体チップ表面に塗布し
予備的に硬化させる工程と、熱圧着を行なうことによっ
て前記熱硬化性絶縁樹脂材の熱硬化を促進させると同時
に前記バンプとインナーリードの接合を完結させる工程
とを有することを特徴とするフィルムキャリア半導体装
置の製造方法。
2. A step of preliminarily bonding the inner leads of the film carrier tape to each of the plurality of bumps provided on the surface portion of the semiconductor chip by a thermocompression bonding method, and using a thermocompression jig. Pressing a thermosetting insulating resin material on the surface of the semiconductor chip and preliminarily curing the same while holding down the bumps, and promoting thermosetting of the thermosetting insulating resin material by performing thermocompression bonding while simultaneously forming the bumps. And a step of completing the joining of the inner leads.
JP4079721A 1992-04-01 1992-04-01 Method for manufacturing film carrier semiconductor device Expired - Lifetime JP2751726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4079721A JP2751726B2 (en) 1992-04-01 1992-04-01 Method for manufacturing film carrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4079721A JP2751726B2 (en) 1992-04-01 1992-04-01 Method for manufacturing film carrier semiconductor device

Publications (2)

Publication Number Publication Date
JPH05315390A JPH05315390A (en) 1993-11-26
JP2751726B2 true JP2751726B2 (en) 1998-05-18

Family

ID=13698068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4079721A Expired - Lifetime JP2751726B2 (en) 1992-04-01 1992-04-01 Method for manufacturing film carrier semiconductor device

Country Status (1)

Country Link
JP (1) JP2751726B2 (en)

Also Published As

Publication number Publication date
JPH05315390A (en) 1993-11-26

Similar Documents

Publication Publication Date Title
US6221691B1 (en) Method and system for attaching semiconductor dice to substrates
US6690089B2 (en) Semiconductor device having multi-chip package
US5765744A (en) Production of small metal bumps
JP2001313314A (en) Semiconductor device using bump, its manufacturing method, and method for forming bump
JPH07245360A (en) Semiconductor package and its manufacture
JPH10173003A (en) Semiconductor device and its manufacturing method, and film carrier tape and its manufacturing method
JP2002373967A (en) Semiconductor device and method for manufacturing the same
JP2001338932A (en) Semiconductor device and method of manufacturing semiconductor device
JP2626621B2 (en) Method for manufacturing semiconductor device
JP3645511B2 (en) Manufacturing method of semiconductor device
EP0596393A1 (en) Method of applying bumps on a semiconductor device and connecting it with a printed circuit board
JP2751726B2 (en) Method for manufacturing film carrier semiconductor device
US20020182778A1 (en) Flexible package fabrication method
JP2727848B2 (en) Method for manufacturing film carrier semiconductor device
JP3419398B2 (en) Method for manufacturing semiconductor device
JP2936811B2 (en) Method for manufacturing film carrier semiconductor device
JP2002009111A (en) Method for mounting semiconductor flip chip
JP3287233B2 (en) Method for manufacturing semiconductor device
JP2888036B2 (en) Method for manufacturing semiconductor device
JP2879159B2 (en) Method of forming electrical connection member and metal bump
JP3234062B2 (en) Semiconductor package and manufacturing method thereof
JP3594502B2 (en) Semiconductor package manufacturing method and apparatus
JPH05198615A (en) Production of semiconductor device
JPH10340927A (en) Manufacture of semiconductor device and bonding device
JPH0536753A (en) Film carrier semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980127