JP2746244B2 - セル出力スケジューラ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
の通信回線から入力されたセルを蓄積するセルバッファ
からセルの読み出しを行うセル出力スケジューラに係わ
り、特に遅延優先度などの各種の属性に応じた順序でセ
ルの読み出しを行う出力スケジューラに関する。

【０００２】

【従来の技術】非同期転送モードの通信では、伝送すべ
き情報をセルと呼ばれる比較的サイズの小さいパケット
に分割して伝送している。各セルは、５３バイトで構成
され、そのうちの５バイトがヘッダ部分になっている。
ヘッダ部分には宛先情報など各種の情報が格納されてい
る。非同期転送モード（以下、ＡＴＭと表わす。）の通
信では、単位時間に伝送すべき情報量が多い場合には多
数のセルを送信し、情報量の少ない場合にはセルの個数
を減らすことにより、帯域を変更することができるよう
になっている。このため、音声や映像のほか情報処理装
置で用いる各種データの全てを同じネットワークで伝送
することができるようになっている。

【０００３】音声情報の場合には、ネットワーク内にお
けるセルの遅延を少なくしなければならない。一方、コ
ンピュータのデータを送る場合のようときは、比較的遅
延が許容される場合もある。このようにセルの中には、
遅延に厳しいもとの比較的遅延の寛容なものが混在して
る。また、セルの伝送レート（単位時間当たりの転送個
数）もそれぞれ異なるので、ネットワークの交換装置で
は通信回線を通じて入力されるセルを一旦セルバッファ
に蓄積し、遅延に対する優先度や出力先の伝送レートに
応じてセルを読み出すようになっている。このようにセ
ルバッファからセルの読み出しを制御する装置は、ＡＴ
Ｍセル出力スケジューラと呼ばれている。

【０００４】セルバッファに蓄積可能なセルの個数には
一定の制限があるので、伝送レートが一時的に高くなり
入力セルの個数が増えると、セルバッファがオーバーフ
ローする場合がある。このようなときは、いずれかのセ
ルを廃棄しなければならないず、通常は、新たに入力さ
れるセルが廃棄される。またセルの廃棄される優先度を
表わしたの低いものを廃棄する場合もある。

【０００５】特開平４−３３４１４５号公報には、優先
度に応じて適切にセルの読み出しを行いセルの廃棄され
る確立を減少させたＡＴＭセル出力スケジューラが開示
されている。この回路では、入力セルのヘッダ情報の示
す遅延優先度に応じてセルを遅延に厳しい優先度の高い
セル（優先セル）と遅延に対する優先度の低いセル（非
優先セル）を分け、これらを優先セルバッファと非優先
セルバッファの２つの異なるバッファに蓄積している。
各バッファに蓄積されているセルの数を計数し、その結
果に基づいて優先セルと非優先セルのバッファからの読
み出し比率を変化させている。これにより、セルバッフ
ァがオーバーフローしセルの廃棄が生じない範囲で優先
度に応じた読み出しが行われる。

【０００６】このようにセルバッファを優先度別に分け
ずに、１つのセルバッファに各種優先度のセルを混在し
て格納するようにしたＡＴＭセル出力スケジューラが、
IEEEJournal on Selected Areas in Communications Vo
l.9 No.7 1991.9 に開示されている。

【０００７】図１７は、各種の優先度のセルを混在して
セルバッファに蓄積するＡＴＭセル出力スケジューラの
構成の概要を表わしたものである。入力セル１００１を
格納するセルバッファ１００２と、入力セルのヘッダ情
報をラッチするラッチ回路１００３と、セルバッファ１
００２へのセルの書き込みアドレスを指定するアドレス
制御部１００４と、セルの読み出し順序を制御する出力
スケジューラ１００５を備えている。

【０００８】入力セル１００１は、アドレス制御部１０
０４によってセルバッファの空きアドレスの中から指定
された書き込みアドレスの示す領域に一旦格納される。
セルが入力されるごとに、読み出し順序を管理するため
の情報であるヘッダ情報が生成される。

【０００９】図１８は、読み出し順序を管理するための
ヘッダ情報の構成を表わしたものである。ヘッダ情報１
１０１は、アドレス制御部１００４から指定された書き
込みアドレスを表わした書き込みアドレス情報１１０２
と、入力セルのセルヘッダ部に格納されている遅延に対
する優先度を表わした遅延プライオリティ情報１１０３
とから構成されている。

【００１０】図１７に示した出力スケジューラ１００５
には、アドレス制御部１００４からの書き込みアドレス
と、入力セルの有する遅延プライオリティ情報とを図１
８に示したフォーマットで表わしたヘッダ情報が、セル
クロック１００７をトリガとして書き込まれる。出力ス
ケジューラ１００５は、入力されたヘッダ情報をその遅
延プライオリティ情報の示す優先度に応じて順次読み出
す。アドレス制御部１００４は、出力スケジューラ１０
０５から順次出力されるヘッダ情報の書き込みアドレス
情報１１０２の示す領域に格納されているＡＴＭセルを
セルバッファ１００２から読み出し出力セル１００６と
する。

【００１１】セルバッファからセルを読み出す順序は以
下のルールに従う。 第１のルール：高優先のセルは必ず低優先のセルより先
に読み出す。 第２のルール：同じプライオリティ内に複数のセルが存
在するときは、先に入力されたセルを先に出力する、い
わゆるＦＣＦＳ(First Come First Serve)の原則に従
う。

【００１２】図１９は、図１７に示した出力スケジュー
ラの回路構成の概要を表わしたものである。出力スケジ
ューラは、セルバッファ１００２に格納できるＡＴＭセ
ルの個数に相当する数のシーケンサレジスタ１２０１を
備えている。各シーケンサレジスタ１２０１には、セル
を入力出力するためのタイミングを表わしたセルクロッ
ク１２０２と、新たに到来した入力セルについて生成さ
れたヘッダ情報１２０３が入力される。

【００１３】各シーケンサレジスタ１２０１は、その前
後に配置されたシーケンサレジスタと信号線１２０４お
よび信号線１２０５により双方向に接続されている。図
中最も右側に配置されたシーケンサレジタ１２０１から
は、次に読み出すべきＡＴＭセルのヘッダ情報１２０６
が出力される。あるシーケンサレジタに対して出力側に
配置されたシーケンサレジスタを後段と、これと反対側
に配置されたシーケンサレジスタをを前段と呼ぶことに
する。

【００１４】図２０は、図１９に示したシーケンサレジ
スタの構成の概要を表わしたものである。シーケンサレ
ジスタは、１つのヘッダ情報を記憶するためのレジシタ
部１３０１と、レジスタ部１３０１へのヘッダ情報の読
み書きを制御する判定部１３０２を備えている。レジス
タ部１３０１には、ヘッダ情報の書き込みタイミングを
表わした書き込み信号１３０３とセルクロック１３０４
がアンド回路１３０５を介して入力される。

【００１５】判定部１３０２は、現在レジスタ部１３０
１の保持しているヘッダ情報を前段のシーンケンサレジ
スタに転送するための前段へのヘッダ情報１３０６と、
後段のシーケンサレジスタに転送するための後段へのヘ
ッダ情報１３０７を出力する。また、判定部１３０２に
は前段のシーケンサレジスタからのヘッダ情報１３０８
と、後段のシーケンサレジスタからのヘッダ情報１３０
９が入力される。さらに判定部１３０２には、新たに入
力すべきセルについてのヘッダ情報１３１１が入力され
る。

【００１６】図２１は、図１９に示した出力シーケンサ
にヘッダ情報を新たに入力する際の様子を模式的に表わ
したものである。図中の各縦長の四角形は、それぞれの
シーケンサレジスタ１２０１のレジスタ部を表わしてい
る。ここでは、セルの遅延プライオリティは高遅延優先
と低遅延優先の２種類存在するものとする。図中の右側
から左側に向かって出力順にヘッダ情報が格納される。
したがって、右端に配置されたシーケンサレジスタに各
格納されているヘッダ情報が次に出力される。

【００１７】新たにヘッダ情報の入力される前の出力シ
ーケンサ（同図ａ）では、出力側から複数のシーケンサ
レジスタ１４０１に高遅延優先のセルのヘッダ情報が格
納されている。その左側に配置された複数のシーケンサ
レジスタ１４０２には低遅延優先のヘッダ情報が格納さ
れている。さらにその左側から左端までのシーケンサレ
ジスタ１４０３は、ヘッダ情報の格納されていない空き
状態になっている。

【００１８】高遅延優先のヘッダ情報１４０４を入力す
る場合（同図ｂ）には、先に示した第１および第２のル
ールに従って、低遅延優先のヘッダ情報１４０２と、高
遅延優先のヘッダ情報１４０１の間にこれを挿入する必
要がある。このため、低遅延優先のヘッダ情報は、図
中、実線の矢印１４０５で示したように各１つずつ左に
シフトし、斜線を施したシーケンサレジスタ１４０６の
位置に高遅延優先の新たなヘッダ情報１４０４が入力さ
れる。その結果、空き状態のシーケンサレジスタ１４０
３の数は１つ減少することになる。

【００１９】高遅延優先のヘッダ情報１４０４を挿入し
た後の状態（同図ｃ）では、斜線を施したシーケンサレ
ジスタ１４０６に新たなヘッダ情報１４０４が入力され
た結果、高遅延優先のヘッダ情報の領域１４０７は同図
ａに示した状態よりも１つ増加している。低遅延優先の
ヘッダ情報を格納している領域１４０８は、同図ａに示
した状態よりも１つだけ左にシフトしている。そして空
き状態のシーケンサレジスタの領域１４０９ではシーケ
ンサレジスタが１つ減少している。

【００２０】図２２は、図１９に示した出力シーケンサ
レジスタに新たなヘッダ情報を入力する際における判定
部の回路動作を表わしたものである。セルクロックが入
力されると、判定部１３０２は、まず、レジスタ部１３
０１に格納されているヘッダ情報を読み出す。読み出し
たヘッダ情報を旧ヘッダ情報と呼ぶ。判定部１３０２
は、読み出した旧ヘッダ情報と入力ＡＴＭセルのヘッダ
情報１３１１の遅延プライオリティを比較する（ステッ
プＳ１０１）。

【００２１】旧ヘッダ情報の遅延プライオリティが入力
ＡＴＭセルの遅延プライオリティよりも低くないとき
（ステップＳ１０１；Ｙ）は、旧ヘッダ情報を前段およ
び後段のシーケンサレジスタに送出する（ステップＳ１
０２）。この場合は、入力ＡＴＭセルを挿入すべき位置
よりも後段、すなわち図２１ａでは高遅延優先のヘッダ
情報領域１４０１に位置していることになる。このた
め、シフトする必要がなく現在レジスタ部１３０１で保
持している値を書き換えずにそのまま保持する。

【００２２】旧ヘッダ情報の遅延プライオリティが入力
ＡＴＭセルの遅延プライオリティよりも低いときは（ス
テップＳ１０１；Ｎ）、入力ＡＴＭセルの遅延プライオ
リティが前段からのヘッダ情報の遅延プライオリティよ
りも高く、かつ後段からのヘッダ情報の遅延プライオリ
ティよりも高くないかどうかを判別する（ステップＳ１
０３）。

【００２３】入力ＡＴＭセルの遅延プライオリティが前
段からのヘッダ情報の遅延プライオリティよりも高く、
かつ後段からのヘッダ情報の遅延プライオリティよりも
高くないときは（ステップＳ１０３；Ｙ）、レジスタ部
１３０１に入力ＡＴＭセルのヘッダ情報１３１１を書き
込む（ステップＳ１０４）。そして、前段および後段に
旧ヘッダ情報を送出する（ステップＳ１０５）。ステッ
プＳ１０３の条件に合致するときは、そのシーケンサレ
ジスタの位置が図２１ｂに示した挿入位置１４０６に該
当するので、入力ＡＴＭセルのヘッダ情報を書き込む。
また旧ヘッダ情報を前段のシーケンサレジスタに転送す
るために、前後段に旧ヘッダ情報を出力する。

【００２４】入力ＡＴＭセルの遅延プライオリティが前
段からのヘッダ情報の遅延プライオリティよりも高く、
かつ後段からのヘッダ情報の遅延プライオリティよりも
高くないという条件が満足されないときは（ステップＳ
１０３；Ｎ）、レジスタ部１３０１に後段からのヘッダ
情報を書き込む（ステップＳ１０６）。そして、旧ヘッ
ダ情報を前段および後段に送出する（ステップＳ１０
７）。この場合は、図２１ａで示した低遅延優先の領域
１４０２のシーケンサレジスタに該当するので、それぞ
れ前段側に１つずつシフトする必要がある。このため、
後段のシーケンサレジスタから送られてきたヘッダ情報
をレジスタ部１３０１に書き込む。また、自己よりも前
段のシーケンサレジスタに旧ヘッダ情報を転送するため
にこれを出力する。

【００２５】図２２に示した動作を行う回路は、組み合
わせ回路によって構成されており、全てのシーケンサレ
ジスタの動作は、同時かつ並行に行われ、セルクロック
が入力されてから所定の時間内に終了する。

【００２６】図２３は、シーケンサレジスタの動作タイ
ミングを表わしたものである。入力セルの到来するタイ
ミングを表わしたセルクロック（同図ａ）の立ち上がり
時点Ｔ₁₁から、図２２に示した回路の動作が開始され
る。入力セル（同図ｂ）のうち、図中で斜線を施したヘ
ッダ部分１５０１から遅延プライオリティなどの各種属
性情報が時刻Ｔ₁₁から取り込まれ、図１８に示したヘッ
ダ情報が生成される。ヘッダ情報は、各シーケンサレジ
スタに入力され、ヘッダ情報を読み出すタイミングを表
わした出力クロック（同図ｃ）の次の立ち上がり時点Ｔ
₁₂までに、図２２に示した回路動作の全てが終了する。

【００２７】ここでは、出力クロックの立ち上がる時刻
Ｔ₁₂において、レジスタ部１３０１の内容がそれぞれ書
き換えられ、これと同時に最も後段のシーケンサレジス
タから次に読み出すべきセルに対応したヘッダ情報（図
２３ｄ）が出力される。このヘッダ情報の示す書き込み
アドレスを基にアドレス制御部１００４（図１７）は、
セルバッファ１００２から出力ＡＴＭセルの読み出しを
行う。

【００２８】このように、高遅延優先のヘッダ情報が入
力されるときは、低遅延優先のヘッダ情報を格納してい
る中で最も右側、すなわち出力側に近いシーケンサレジ
スタに入力ＡＴＭセルのヘッダ情報が書き込まれる。ま
た、低遅延優先のヘッダ情報を格納していたシーケンサ
レジスタの内容は、それぞれ左側に１つずつシフトされ
る。また、入力ＡＴＭセルのヘッダ情報の格納される位
置よりも右側、すなわち出力側に位置するシーケンサレ
ジスタは、旧ヘッダ情報の内容をそのまま保持する。そ
の結果、シーケンサレジスタには、出力側から前段側に
むかって先に説明した第１および第２のルールに従った
順にヘッダ情報が格納される。シーケンサレジスタの出
力側に近いものから順にヘッダ情報を出力することで、
第１、第２のルールに合致した順にセルバッファからセ
ルが読み出される。

【００２９】

【発明が解決しようとする課題】特開平４−３３４１４
５号公報に開示されている先行技術のように遅延優先度
別にセルバッファを設ければ、遅延優先度の管理を容易
に行うことができるが、セルバッファを優先度別に設け
なければならず、一方のバッファにのみセルが蓄積され
るような場合には、バッファ領域を有効に活用すること
ができないという問題がある。

【００３０】各セルの遅延プライオリティおよび書き込
みアドレスを表わしたヘッダ情報を出力シーケンサによ
って管理すれば、１つのセルバッファに遅延優先度の異
なるセルを蓄積することができ、バッファの利用効率を
高めることができる。しかしながら、一般に、入力セル
はその出力先の種別ごとにスイッチングされて振り分け
らるので、遅延優先度だけを基準に出力順序を定める場
合には、出力先に応じた適切な送出レートでセルを読み
出すことができないという問題がある。また、セルを送
出するサービス速度は出力種別ごとに相違する場合があ
り、このようなケースに対応することができない。した
がって、出力スケジューラにおいて遅延優先度だけを管
理する場合には、出力先種別ごとにそれぞれセルバッフ
ァと出力スケジューラを設けなければならないという問
題がある。

【００３１】さらに、遅延優先度だけしか管理していな
いので、セルバッファが一杯になったとき廃棄プライオ
リティに応じてその優先度の低いものを廃棄することが
できないという問題がある。

【００３２】そこで本発明の目的は、複数種類の属性を
備えたセルが混在して蓄積されたセルバッファからそれ
らの属性に応じた順序でセルの読み出しを行うことので
きるセル出力スケジューラを提供することにある。

【００３３】

【課題を解決するための手段】請求項１記載の発明で
は、非同期転送モードの通信でその伝送単位となるセル
を複数蓄積するためのセル蓄積手段と、所定の通信回線
からセルが到来したときこのセル蓄積手段の記憶領域の
中で到来したセルを蓄積すべき領域を表わした書込アド
レス情報を生成するアドレス情報生成手段と、このアド
レス情報生成手段の出力する書込アドレス情報の示す領
域に到来したセルを書き込むセル書込手段と、所定の通
信回線からセルが到来したとき書込アドレス情報生成手
段により生成された書込アドレス情報と到来したセルの
出力先を表わした出力先種別情報とセルの伝送遅延に対
する優先度を表わした遅延優先度情報とを表わしたヘッ
ダ情報を生成するヘッダ情報生成手段と、このヘッダ情
報生成手段によって生成されたヘッダ情報を保持するた
めの保持手段であって、前段から後段に向けてのヘッダ
情報の転送と後段から前段に向けてのヘッダ情報の転送
を行うことのできる縦列接続された複数のヘッダ情報保
持手段と、ヘッダ情報生成手段によってヘッダ情報が生
成されたときこれらヘッダ情報保持手段の保持している
ヘッダ情報の出力先種別情報と新たに生成されたヘッダ
情報の出力先種別情報とを比較する出力先種別情報比較
手段と、この出力先種別情報比較手段によって出力先種
別情報の一致しないことの検出されたヘッダ情報保持手
段を縦列接続から切り離してバイパスさせるバイパス手
段と、このバイパス手段によって縦列接続からバイパス
されないヘッダ情報保持手段の保持しているヘッダ情報
の遅延優先度情報とヘッダ情報生成手段によって新たに
生成されたヘッダ情報の遅延優先度とを比較する遅延優
先度比較手段と、この遅延優先度比較手段の比較結果を
基にバイパス手段によってバイパスされずに縦列接続さ
れているヘッダ情報保持手段のうちでその後段から前段
に向けて遅延優先度の高い順にヘッダ情報を保持させる
際の新たなヘッダ情報の挿入位置となるものを判別する
挿入位置判別手段と、この挿入位置判別手段によって挿
入位置として判別されたヘッダ情報保持手段およびこれ
よりも前段側のヘッダ情報保持手段に保持されているヘ
ッダ情報をそれぞれ１段分ずつ前段側に向けてシフトさ
せる挿入用シフト手段と、この挿入用シフト手段によっ
てヘッダ情報がシフトされたとき挿入位置のヘッダ情報
保持手段に新たに生成されたヘッダ情報を保持させる新
規ヘッダ情報登録手段と、この新規ヘッダ情報登録手段
によって挿入位置のヘッダ情報保持手段に新たに生成さ
れたヘッダ情報を保持させたときバイパス手段によるバ
イパスを解除するバイパス解除手段と、このバイパス解
除手段によってバイパスが解除され全てのヘッダ情報保
持手段が縦列接続された状態になっているときこれらヘ
ッダ情報保持手段の保持しているヘッダ情報を後段に向
けて１段分シフトさせ最後段に接続されているヘッダ情
報保持手段から出力されるヘッダ情報を読み出すヘッダ
情報読出手段と、このヘッダ情報読出手段によって読み
出されたヘッダ情報の有する書込アドレス情報の示すセ
ル蓄積手段の領域からセルを読み出すセル読出手段とを
セル出力スケジューラに具備させている。

【００３４】すなわち請求項１記載の発明では、到来し
てセルに対応するヘッダ情報を挿入する際、そのセルの
出力先種別と一致しない出力先種別のヘッダ情報を保持
しているヘッダ情報保持手段を縦列接続から離脱させて
バイパスさせている。これにより、複数の出力先のセル
が混在していても、到来したセルと同一の出力先種別を
有するヘッダ情報の中で遅延優先度に従った順にヘッダ
情報を配列することができる。また、ヘッダ情報を読み
出すときにはバイパスが解除されるので、後段側から順
次ヘッダ情報を読み出すことができる。

【００３５】請求項２記載の発明では、ヘッダ情報読出
手段は、次に読み出すセルの出力先種別を指定する出力
先種別手段と、この出力先指定手段によって出力先種別
が指定されたときヘッダ情報保持手段の保持しているヘ
ッダ情報の出力先種別情報と今回指定された出力先種別
とを比較する第２の出力先種別情報比較手段と、この第
２の出力先種別情報比較によって出力先種別の一致しな
いことの検出されたヘッダ情報保持手段を縦列接続から
切り離してバイパスさせる第２のバイパス手段と、この
第２のバイパス手段によって出力先種別の一致しないヘ
ッダ情報を保持するヘッダ情報保持手段を縦列接続から
バイパスさせたとき残りのヘッダ情報保持手段の保持し
ているヘッダ情報を後段に向けて１段分シフトさせて最
後段に接続されているヘッダ情報保持手段から出力され
るヘッダ情報を読み出す読出手段と、この読出手段によ
ってヘッダ情報の読み出したとき第２のバイパス手段に
よるバイパスを解除する第２のバイパス解除手段とを具
備している。

【００３６】すなわち請求項２記載の発明では、読み出
すべき出力先種別以外のヘッダ情報を有するヘッダ情報
保持手段を縦列接続から離脱させることでバイパスさせ
ている。これにより、読み出すべきセルと同一の出力先
種別のヘッダ情報を格納しているヘッダ情報保持手段の
みが存在していることと等価になる。したがって異なる
出力先種別のセルを１つのセルバッファに混在して蓄積
しても、出力先種別ごとにセルを読み出すことができ
る。

【００３７】請求項３記載の発明では、ヘッダ情報読出
手段は、読み出したセルを出力先種別の示す回線に振り
分けるセル出力先振り分け手段と、これら出力先となる
回線のサービス速度の比に応じて読み出すべきセルの出
力先種別を順次指定する出力先指定手段と、この出力先
指定手段によって出力先種別が指定されたとき、ヘッダ
情報保持手段の保持しているヘッダ情報の出力先種別情
報と今回指定された出力先種別とを比較する第２の出力
先種別情報比較手段と、この第２の出力先種別情報比較
によって出力先種別の一致しないことの検出されたヘッ
ダ情報保持手段を縦列接続から切り離してバイパスさせ
る第２のバイパス手段と、この第２のバイパス手段によ
って出力先種別の一致しないヘッダ情報を保持するヘッ
ダ情報保持手段を縦列接続からバイパスさせたとき残り
のヘッダ情報保持手段の保持しているヘッダ情報を後段
に向けて１段分シフトさせて最後段に接続されているヘ
ッダ情報保持手段から出力されるヘッダ情報を読み出す
読出手段と、この読出手段によってヘッダ情報の読み出
したとき第２のバイパス手段によるバイパスを解除する
第２のバイパス解除手段とを具備している。

【００３８】すなわち請求項３記載の発明では、出力先
種別のサービス速度の比に応じた割合で読み出すべきセ
ルの出力先種別を順次指定している。これにより、各出
力先のサービス速度に応じた速度でセルを読み出すこと
ができる。

【００３９】請求項４記載の発明では、非同期転送モー
ドの通信でその伝送単位となるセルを複数蓄積するため
のセル蓄積手段と、各セルの蓄積されているアドレスを
表わした書込アドレスとセルの伝送遅延に対する優先度
を表わした遅延優先度情報と廃棄に対する優先度を表わ
した廃棄優先度情報とを表わしたヘッダ情報を保持する
ための保持手段あって、前段から後段に向けてと後段か
ら前段に向けて保持しているヘッダ情報の転送を行うこ
とができ、かつ後段から遅延優先度の高い順にヘッダ情
報の格納されている縦列接続された複数のヘッダ情報保
持手段と、所定の通信回線からセルが到来したときセル
蓄積手段に到来したセルを蓄積するだけの空き領域が存
在するか否かを判別する空き領域有無判別手段と、この
空き領域有無判別手段によって空き領域の存在しないこ
とが判別されたときヘッダ情報保持手段のうちそれが保
持しているヘッダ情報の廃棄優先度が最も低くかつそれ
らの中で最も後段寄りに配置されているものをヘッダ情
報の廃棄される廃棄位置として検索する廃棄位置検索手
段と、空き領域有無判別手段によって空き領域の存在し
ないことが判別されたときヘッダ情報保持手段のうちそ
れが保持しているヘッダ情報の遅延優先度が到来したセ
ルの遅延優先度よりも低くかつそれらの中で最も後段寄
りに配置されているものを到来したセルに対応するヘッ
ダ情報を保持すべき挿入位置として検索する挿入位置検
索手段と、廃棄位置検索手段によって検索された廃棄位
置に格納されているヘッダ情報に含まれている書込アド
レスの示すセル蓄積手段の領域に通信回線から到来した
セルを書き込むセル書込手段と、廃棄位置に格納されて
いるヘッダ情報に含まれている書込アドレスと通信回線
から到来したセルの廃棄優先度情報および遅延優先度情
報を表わしたヘッダ情報を生成するヘッダ情報生成手段
と、挿入位置検索手段によって検索された挿入位置が廃
棄位置検索手段によって検索された廃棄位置よりも前段
側にあるとき廃棄位置と挿入位置の間に配置されている
ヘッダ情報保持手段の保持しているヘッダ情報を１段分
ずつ後段側にシフトさせる後段方向シフト手段と、挿入
位置検索手段によって検索された挿入位置が廃棄位置検
索手段によって検索された廃棄位置よりも後段側にある
とき廃棄位置と挿入位置の間に配置さているヘッダ情報
保持手段の保持しているヘッダ情報を１段分ずつ前段側
にシフトさせる前段方向シフト手段と、この前段方向シ
フト手段あるいは後段方向シフト手段によってヘッダ情
報がシフトされたときヘッダ情報生成手段により生成さ
れたヘッダ情報を挿入位置のヘッダ情報保持手段に保持
させる新規ヘッダ情報登録手段と、通信回線からセルが
到来してからこの新規ヘッダ情報登録手段による新たな
ヘッダ情報の保持が行われるまでを除く期間にヘッダ情
報保持手段の保持しているヘッダ情報を後段に向けて１
段分ずつシフトさせ最後段に接続されているヘッダ情報
保持手段から出力されるヘッダ情報を順次読み出すヘッ
ダ情報読出手段と、この読出手段によって読み出された
ヘッダ情報に含まれているアドレス情報の示すセル蓄積
手段の領域からセルを読み出すセル読出手段とをセル出
力スケジューラに具備させている。

【００４０】すなわち請求項４記載の発明では、廃棄優
先度の最も低いものの中で、出力端（後段）寄りのもの
を廃棄すべきヘッダ情報として選択するとともに、遅延
優先度に応じた挿入位置を選択する。そして、廃棄位置
が挿入位置の後段側にあるか前段側にあるかによってそ
の間に存在するヘッダ情報をシフトさせる方向を変えて
いる。このように、廃棄のためのシフトと、挿入のため
のシフトを１回のシフト動作で行うことができるので、
短時間にヘッダ情報を挿入することができる。

【００４１】

【発明の実施の形態】

【００４２】

【実施例】図１は、本発明の一実施例におけるセル出力
スケジューラの構成の概要を表わしたものである。セル
出力スケジューラ１１は、入力セル１２を一時的に蓄積
してバッファリングするセルバッファ１３と、入力セル
のヘッダ情報をラッチするラッチ回路１４を備えてい
る。また、セルバッファ１３へのセルの書き込みアドレ
スを指定するアドレス制御部１５と、セルの読み出し順
序を制御する出力スケジューラ１６を有する。セルバッ
ファ１３には、各種の属性をそのヘッダ部に備えた入力
セルが混在して蓄積される。セルバッファ１３から出力
される出力セル１７は、スイッチング部１８を介して複
数の回線に振り分けられる。これらの回線は、それぞれ
異なるサービス速度を備えている。

【００４３】入力されるセルの属性には、遅延に対する
優先度を表わした遅延プライオリティと、セルの廃棄さ
れる優先度を表わした廃棄プライオリティと、セルの出
力先の回線を表わした出力先種別ある。セルが入力され
るごとに、アドレス制御部１５によってセルバッファ１
３の空きアドレスの中からセルの書き込みアドレスが選
択され、それが示す領域に入力セルは一旦格納される。
また、セルが入力されるごとに属性情報のほかセルの読
み出し順序を管理するための情報を表わしたヘッダ情報
が生成される。

【００４４】出力スケジューラ１６には、セルクロック
１９が入力されており、これをトリガとしてヘッダ情報
は出力スケジューラ１６に取り込まれる。出力スケジュ
ーラ１６は、セルバッファ１３に格納することのできる
セルの個数と同数あるいは同数以上のヘッダ情報を格納
できるようになっており、属性情報に応じて次に読み出
すべき順のセルに対応するヘッダ情報を出力ヘッダ情報
２０として出力する。出力ヘッダ情報２０は、アドレス
制御部１５およびセルバッファ１３に入力される。

【００４５】図２は、図１に示したセル出力スケジュー
ラで生成されるヘッダ情報の構成を表わしたものであ
る。セルヘッダ２１は、アドレス制御部１５から指定さ
れた書き込みアドレスを表わした書き込みアドレス情報
２２と、入力セルのセルヘッダ部に格納されている遅延
プライオリティを表わした遅延プライオリティ情報２３
を備えている。また、セルバッファの廃棄優先度を表わ
した廃棄プライオリティ情報２４と、セルの出力先を表
わした出力先種別情報２５を有している。

【００４６】出力セルスケジューラ１６は、入力セル１
２が到来するごとにこれに対応するヘッダ情報を生成し
これをその出力先種別や遅延プライオリティに応じた位
置に格納する。また出力スケジューラ１６は、これらヘ
ッダ情報を出力先種別や遅延プライオリティに応じた順
で順次読み出すようになっている。出力スケジューラ１
６の出力する出力ヘッダ情報２０はアドレス制御部１５
およびセルバッファ１３に入力され、アドレス制御部１
５は、出力ヘッダ情報２０の有する書き込みアドレス情
報２２の示す領域に格納されているＡＴＭセルをセルバ
ッファ１３から読み出す。

【００４７】図３は、図１に示した出力スケジューラの
回路構成の概要を表わしたものである。出力スケジュー
ラ１６は、セルバッファ１３に格納できるＡＴＭセルの
個数に相当する数のシーケンサレジスタ３１₁ 〜３１_N
を備えている。各シーケンサレジスタ３１には、セルを
入力出力するためのタイミングを表わしたセルクロック
１９と、新たに到来した入力セルについて生成されたヘ
ッダ情報３２が入力される。これを以後、新たに入力さ
れるセルについて生成されたヘッダ情報を入力ヘッダ情
報と呼ぶことにする。シーケンサレジスタ３１₁ 〜３１
_N は、それぞれ１つのヘッダ情報を記憶する機能を備え
ている。

【００４８】バッファ監視部３３は、図１に示したセル
バッファ１３内のセルの蓄積量を監視し、セルバッファ
が一杯の状態になったときバッファフル信号３４を出力
する。バッファフル信号３４は、シーケンサレジスタ３
１₁ 〜３１_N にそれぞれ入力される。また、読出順序制
御部３５は、次に読み出すべきセルの出力種別を表わし
た出力種別信号３６を出力する回路である。読出順序制
御部３５には、図示しない外部装置から、複数の出力先
のサービス速度の比を表わした情報３７が入力される。

【００４９】読出順序制御部３５は、設定されたサービ
ス速度の比に応じた割合で出力先種別信号３６を出力す
る。たとえば、第１〜第３の出力先があり、それらのサ
ービス速度の比が２対３対５の場合、１０個のセルを出
力する期間に、第１の出力先種別を２回、第２の出力先
を３回、第３の出力先を５回指定するように出力先種別
信号３６を生成する。出力先種別信号３６は、シーケン
サレジスタ３１₁ 〜３１_N にそれぞれ入力されている。

【００５０】各シーケンサレジスタ３１₁ 〜３１_N は、
その前後に配置されたシーケンサレジスタと信号線３７
および信号線３８により双方向に接続されている。これ
らの信号線によって自己の格納しているヘッダ情報がそ
の前後のシーケンサレジスタに渡される。図中最も右側
に配置されたシーケンサレジタ３１_N からは、次に読み
出すべきＡＴＭセルのヘッダ情報としての出力ヘッダ情
報２０が出力される。また、出力ヘッダ情報２０は、ラ
ッチ部３９に入力されている。ラッチ部３９は、セル廃
棄を行う時に出力ヘッダ情報２０の中の書き込みアドレ
ス情報を保持し、廃棄セルアドレス信号４０を出力する
ようになっている。

【００５１】各シーケンサレジスタ３１は左隣に配置さ
れた前段のシーケンサレジスタに向けてシフトフラグ信
号３９を出力する。また、各シーケンサレジスタは右隣
の後段のシーケンサレジスタに向けてリシフトフラグ信
号４１を出力するようになっている。シフトフラグ信号
３９は、新たに入力された入力ヘッダ情報３２を格納す
る位置を識別するための信号である。また、セルバッフ
ァ１３が一杯の状態で新たなセルが入力されたとき、ど
のセルを廃棄すべきかを判別するための信号である。

【００５２】リシフトフラグ信号４１は、セルバッファ
１３が一杯のときに新たに入力された入力ヘッダ情報３
２を格納する位置を識別するための信号である。シーケ
ンサレジスタ３１に入力セル３２の書き込まれるタイミ
ングは、図２３ａに示したセルクロックの立ち上がり同
期しており、また、図２３ｃに示したセルクロックの立
ち上がりに同期して最も後段のシーケンサレジスタ３１
_N から出力ヘッダ情報２０が出力される。

【００５３】図４は、図３に示したシーケンサレジスタ
の回路構成の概要を表わしたものである。シーケンサレ
ジスタ３１は、ヘッダ情報を記憶するためのレジスタ部
５１と、レジスタ部５１にヘッダ情報の読み書きを行う
判定部５２を備えている。ヘッダ情報の書き込みタイミ
ングを表わした書き込み信号５３とセルクロック１９
は、アンド回路５４により論理積がとられた後、レジス
タ部５１に入力される。新たに書き込むヘッダ情報とし
ての新ヘッダ情報５５は判定部５２からレジスタ部５１
に送られる。レジスタ部５１の格納しているヘッダ情報
である旧ヘッダ情報５６は、これを読み出す際にレジス
タ部５１から判定部５２に入力される。書き込み信号５
３が出力されているときセルクロック１９に同期して新
ヘッダ情報５５が書き込まれる。

【００５４】判定部５２は、前段へのヘッダ情報５７
と、後段へのヘッダ情報５８を出力する。また前段のシ
ーケンサレジスタからは前段からのヘッダ情報５９が、
後段のシーケンサレジスタからは後段からのヘッダ情報
６０がそれぞれ入力される。さらに、入力ヘッダ情報３
２と、バッファフル信号３４と、出力種別信号３６が入
力されている。判定部５２からは、前段のシーケンサレ
シスタに向けてのシフトフラグ信号である出力シフトフ
ラグ信号６１と、後段のシーケンサレジスタに向けての
リシフトフラグ信号である出力リシフトフラグ信号６２
が出力される。さらに、後段から入力されるシフトフラ
グ信号である入力シフトフラグ信号６３と、前段から送
られてくるリシフトフラグ信号である入力リシフトフラ
グ信号６４が入力されている。

【００５５】出力シーケンサは以下のルールに従って動
作する。 第１のルール：遅延プライオリティの高いセルを、遅延
プライオリティの低いセルよりも先に読み出す。 第２のルール：同一の遅延プライオリティのセルが複数
存在するときは先に入力されたセルを先に読み出すＦＣ
ＦＳの原則に従う。 第３のルール：各出力先種別のセルを指定されたサービ
ス速度の比に応じて読み出す。 第４のルール：セルバッファが満杯のとき、入力セルの
廃棄プライオリティより低い廃棄プライオリティのセル
があれば、それを廃棄する。

【００５６】まず、入力ヘッダ情報を挿入する際の出力
シーケンサの動作について説明する。

【００５７】図５は、入力ヘッダ情報を挿入する際に各
シーケンサレジスタの行う処理内容を表わしたものであ
る。判定部５２は、セルクロック（図２３ａ）が入力さ
れたとき自己のレジスタ部５１から旧ヘッダ情報５６を
読み出す。そして、入力ヘッダ情報３２と旧ヘッダ情報
５６の出力種別を比較する（ステップＳ２０１）。これ
らが一致するときは（ステップＳ２０１；Ｙ）、入力ヘ
ッダ情報３２と旧ヘッダ情報５６の遅延プライオリティ
を比較する（ステップＳ２０２）。旧ヘッダ情報５６の
遅延プライオリティが入力ヘッダ情報３２の遅延プライ
オリティよりも低いとき（ステップＳ２０２；Ｎ）は、
以下の条件が成立するか否かを判別する（ステップＳ２
０３）。

【００５８】すなわち、前段からのヘッダ情報５９の遅
延プライオリティよりも入力ヘッダ情報３２の遅延プラ
イオリティが高いかあるいは等しく、かつ後段からのヘ
ッダ情報６０の遅延プライオリティが入力ヘッダ情報３
２の遅延プライオリティよりも高いか等しいときとき
（ステップＳ２０３；Ｙ）は、レジスタ部５１に入力ヘ
ッダ情報３２（新ヘッダ情報５５）を書き込む（ステッ
プＳ２０４）。この条件が成立しないときは（ステップ
Ｓ２０３；Ｎ）、後段からのヘッダ情報５９をレジスタ
部５１に書き込む（ステップＳ２０５）。ステップＳ２
０４、あるいはステップＳ２０５によってレジスタ部５
１の内容を書き換えた後、前段および後段のシーケンサ
レジスタに旧ヘッダ情報５６をそれぞれ送出する（ステ
ップＳ２０６）。

【００５９】図５では、入力ヘッダ情報３２の出力種別
を入力種別と、旧ヘッダ情報５６の出力種別を旧種別と
表してある。また、入力ヘッダ情報３２の遅延プライオ
リティを入力遅延優先度と、旧ヘッダ情報５６の遅延プ
ライオリティを旧遅延優先度と表わす。また、前段から
のヘッダ情報５９の遅延プライオリティを前段遅延優先
度と、後段からのヘッダ情報６０の遅延プライオリティ
を後段遅延優先度と表してある。

【００６０】旧ヘッダ情報５６の遅延プライオリティが
入力ヘッダ情報３２の遅延プライオリティよりも高いか
等しいときは（ステップＳ２０２；Ｙ）、レジスタ部５
１への書き込みを行うことなく、旧ヘッダ情報５６の内
容を前段および後段のシーケンサレジスタに出力する
（ステップＳ２０６）。

【００６１】入力ヘッダ情報３２の出力種別と旧ヘッダ
情報５６の出力種別が一致しないときは（ステップＳ２
０１；Ｎ）、前段からのヘッダ情報５９を後段にそのま
ま出力する（ステップＳ２０７）とともに、後段からの
ヘッダ情報６０を前段にそのまま出力する（ステップＳ
２０８）。このように入力ヘッダ情報の出力種別と異な
る出力種別のヘッダ情報を格納しているシーケンサレジ
スタは、後段からのヘッダ情報をバイパスして前段にそ
のまま通知する。したがって、出力種別の異なるヘッダ
情報を格納しているシーケンサレジスタは、実質的に存
在しないものとしてい扱われる。これにより、出力種別
の一致するシーケンサレジスタ間でのみ、書き込みやシ
フトが行われる。

【００６２】各シーケンサレジスタは同時かつ並行して
動作し、図２３ａに示したセルクロックの立ち上がりか
ら（時刻Ｔ₁₁）から図２３ｃに示した出力セルクロック
の立ち上がり（時刻Ｔ₁₂）までの間に全ての動作を終了
するようになっている。

【００６３】図６は、入力ヘッダ情報を挿入する前後に
おける出力シーケンサのレシスタ部の状態を模式的に表
わしたものである。図中の各縦長の四角形は、それぞれ
のシーケンサレジスタ３１のレジスタ部５１を表わして
いる。ここでは、セルの遅延プライオリティは高遅延優
先と低遅延優先の２種類存在するものとする。また、出
力先種別は、“０”〜“４”までの５種類とする。各縦
長の四角形内に示した数字７１は、出力先種別情報を表
わしている。“空”は、空き状態を表わしている。ま
た、“高”、“低”は遅延プライオリティを表わしてい
る。

【００６４】新たに入力ヘッダ情報を挿入する前の出力
シーケンサの状態（同図ａ）では、各種の出力種別のヘ
ッダ情報が混在してい格納されている。ここで、出力種
別が“４”で遅延プライオリティが“高”のヘッダ情報
を新たに入力するものとする。この場合、出力種別が
“４”以外のシーケンサレジスタ７２は、後段からのヘ
ッダ情報をそのまま前段にバイパスさせるので実質的に
存在しないものとなる。

【００６５】入力ヘッダ情報と一致する出力種別を有す
るシーケンサレジスタの間において、先に示した第１お
よび第２のルールに従って入力ヘッダ情報が挿入され
る。この場合、出力種別が“４”の中で遅延プライオリ
ティが低であり、かつその中で最も右側（先に入力され
ている）にあるシーケンサレジスタ７３の位置に入力ヘ
ッダ情報が書き込まれる。このため、シーケンサレジス
タ７３およびこれよりも左側に配置されているシーケン
サレジスタ７３の記憶していた旧へッダ情報は、左側の
シーケンサレジスタに出力される。このシーケンサレジ
スタは出力種別が一致していないので、シーケンサレジ
スタ７３からのヘッダ情報をバイパスさせてシーケンサ
レジスタ７４に送る。

【００６６】シーケンサレジスタ７４は、出力種別が一
致し、かつ遅延プライオリティが入力へっダ情報のそれ
よりも低いので、送られてきたヘッダ情報を自己のレジ
スタ部に書き込む。また、シーケンサレジスタ７４は自
己のレジスタ部に格納していた旧ヘッダ情報を左隣のシ
ーケンサレシスタに出力する。このように、出力種別の
一致しないシーケンサレジスタをバイパスすることによ
って挿入後は図５ｂに示す状態になる。図中、斜線を施
したシーケンサレジスタ７３に入力ヘッダ情報が格納さ
れている。

【００６７】次に、セルバッファからの読み出し動作に
ついて説明する。

【００６８】読み出しは、指定されたサービス速度に従
って出力種別を順次指定して行われる。したがって、指
定された出力種別を有するヘッダ情報の中で最も出力側
（後段側）のものが出力される。このシーケンサレジス
タ内のヘッダ情報は不要になるので、それより左にある
すべてのシーケンサレジスタのヘッダ情報を１つずつ右
にシフトする必要がある。このような動作を実現するた
めにシフトフラグ信号を用いている。

【００６９】シフトフラグ信号は、１）読み出し時、
２）セルバッファが満杯のときの書き込み時 でぞれぞ
れ使用方法が異なる。 １）読み出し時では、以下の論理に従って各シーケンス
レジスタの判定部から出力される。 出力ポート情報３６と旧ヘッダ情報の出力種別が一致
するときは、“１”（ハイレベル）と後段から送られて
くるシフトフラグ信号の値との論理和をとったものを前
段に向けて出力する。 出力ポート情報３６と旧ヘッダ情報の出力種別が異な
るときは、“０”（ローレベル）と後段から入力された
シフトフラグ信号の値との論理和をとったものを前段に
向けて入力する。 ２）セルバッファが満杯のときの書き込み時の論理は以
下に従う。 入力セルの廃棄プライオリティが旧ヘッダ情報の廃棄
プライオリティより高いとき“１”（ハイレベル）と後
段から送られてくるシフトフラグ信号の値との論理和を
とったものを前段に向けて出力する。 入力セルの廃棄プライオリティが旧ヘッダ情報の廃棄
プライオリティより低いか同じとき“０”（ローレベ
ル）と後段から送られてくるシフトフラグ信号の値との
論理和をとったものを前段に向けて出力する。

【００７０】これは、の条件を満足したときに“１”
を出力する比較回路と、比較回路の出力と後段から入力
されたシフトフラグ信号との論理和をとり後段に出力す
るオア回路によって構成される。以後、前段に向けて出
力するシフトフラグ信号を出力シフトフラグ信号と、ま
た後段から入力されるシフトフラグ信号を入力シフトフ
ラグ信号と呼ぶ。

【００７１】先に説明したような論理によりシフトフラ
グ信号を出力することで、入力シフトフラグ信号が
“１”のシーケンスレジスタでは、出力すべきヘッダ情
報の格納されたシーケンサレジスタが自己よりも右（後
段）側に存在することを認識する。このため、これらの
シーケンサレジスタでは自己の保持している旧ヘッダ情
報をそれぞれ右隣（後段）シーケンサレジスタに転送す
る。また入力シフトフラグ信号が“０”であり、かつ出
力シフトフラグ信号が“１”であることによって自己の
格納しているヘッダ情報が出力ヘッダ情報として読み出
されことを認識する。

【００７２】また、出力ヘッダ情報として出力すべきヘ
ッダ情報を有するシーケンサレジスタは、自己の保持す
るヘッダ情報を右端（出力端）のシーケンサレジスタま
で転送してするため、自己よりも右側（後段）のシーケ
ンサレジスタに向けて保持してる旧ヘッダ情報を出力す
る。このシーケンサレジスタよりも右側（出力端側）に
存在するすべてのシーケンサレジスタは、保持している
ヘッダ情報の出力種別が出力種別信号によって指定され
たものと相違するので、入力シフトフラグ信号の値は
“０”になっている。

【００７３】そこで、入力シフトフラグ信号の値が
“０”のシーケンサレジスタでは、前段からのヘッダ情
報をそのまま後段にバイパスして出力する。各シーケン
サレジスタ内のヘッダ情報の更新はセルクロックの立ち
上がりで行われる。各シーケンサレジスタは同時に並行
して動作し、図２３ｃに示したセルクロックの立ち上が
り（時刻Ｔ₁₂）から図２３ａに示した出力セルクロック
の立ち上がり（時刻Ｔ₁₃）までの間に全ての動作を終了
するようになっている。

【００７４】図７は、読み出しを行う際に各シーケンサ
レジスタの行う処理内容を表わしたものである。まず、
読出順序制御部（図３、３５）から指定された出力種別
と自己のレジスタ部（図４、５１）に格納している旧ヘ
ッダ情報５６の出力種別が一致するか否かを判別する
（ステップＳ３０１）。出力種別が一致するときは（ス
テップＳ３０１；Ｙ）、前段のシーケンサレジスタに
“１”のシフトフラグ信号を出力する（ステップＳ３０
２）。また、前段からのヘッダ情報５９を自己のレジス
タ部５１に書き込む（ステップＳ３０３）。さらに自己
のレジスタ部５１に格納されていた旧ヘッダ情報５６を
後段のシーケンサレジスタに出力する（ステップＳ３０
４）。

【００７５】出力種別が一致しないときは（ステップＳ
３０１；Ｎ）、後段からの送られてくる入力シフトフラ
グ信号６３の値が“１”であるか否かを判別する（ステ
ップＳ３０５）。入力シフトフラグ信号６３が“１”の
ときは（ステップＳ３０５；Ｙ）、ステップＳ３０２へ
進む。入力シフトフラグ信号６３が“０”のときは（ス
テップＳ３０５；Ｎ）、前段のシーケンサレジスタにそ
の値が“０”のシフトフラグ信号６１を送出する（ステ
ップＳ３０６）。また、後段からのヘッダ情報６０を前
段へそのまま出力してバイパスする（ステップＳ３０
７）。さらに、前段からのヘッダ情報５９を後段へバイ
パスする（ステップＳ３０８）。

【００７６】図８は、ヘッダ情報を読み出す際の出力シ
ーケンサの動作を模式的に表わしたものである。図中の
各縦長の四角形は、それぞれのシーケンサレジスタのレ
ジスタ部を表わしている。出力先種別は、“０”〜
“４”の５種類あり、各縦長の四角形内に示した数字
は、出力先種別情報を表わしている。また“空”は、レ
ジスタ部に有効なヘッダ情報の保持さていない空き状態
を表わしている。

【００７７】読み出しの行われる前の状態（同図ａ）に
おける各シーケンサレジスタには、出力種別の異なるヘ
ッダ情報が混在して格納されている。この状態では、同
一の出力種別の中で右端（出力端）に近いものから出力
することにより、先に説明した第１および第２のルール
に従って読み出すことができる。読出順序制御部３５か
ら指定された出力先種別８１が“１”であるとすると、
シーケンサレジスタ８２に格納されているヘッダ情報を
出力ヘッダ情報として読み出すことになる。

【００７８】保持している旧ヘッダ情報の出力種別が
“１”のシーケンサレジスタ８２からは、“１”のシフ
トフラグ信号８３が前段（左側）に向けて出力される。
出力先種別の異なるシーケンサレジスタは、後段（右
側）から入力された入力シフトフラグ信号の値をそのま
ま前段に出力シフトフラグ信号として出力するので、シ
ーケンサレジスタ８２よりも左側にあるシーケンサレジ
スタにはそれぞれ後段から“１”の入力シフトフラグ信
号８４が入力される。シーケンサレジスタ８２は、入力
シフトフラグ信号の値が“０”であるので、自己の保持
しているヘッダ情報が出力ヘッダ情報となることを認識
する。

【００７９】シフトフラグ信号８４を基にしてシーケン
サレジスタ群８５（図８ｂ）は、後段（出力端）側に１
段分ずつシフトされ、それぞれ前段から入力されたヘッ
ダ情報をレジスタ部５１に書き込む。同様にシーケンサ
レジスタ８２の保持している内容も、後段に出力される
とともに前段からのヘッダ情報がレジスタ部に書き込ま
れる。シーケンサレジスタ８２よりも右側に配置されて
いるシーケンサレジスタ８６、８７では、前段から入力
されたヘッダ情報を順次後段へバイパスする。したがっ
て、シーケンサレジスタ８２から出力されたヘッダ情報
はシーケンサレジスタ８６、８７を通過して、出力ヘッ
ダとしてシーケンサレジスタ８７から出力される。

【００８０】出力ヘッダ情報を出力した後の状態（同図
ｃ）では、シーケンサレジスタ群８５に保持されていた
ヘッダ情報がそれぞれ１段分ずつ右側にシフトして保持
されている。また、空き状態のシーケンサレジスタが１
つ増加している。そして、同図ａでシーケンサレジスタ
８２に格納されいたヘッダ情報が出力ヘッダ情報８８と
して右端のシーケンサレジスタ８７から出力されてい
る。シーケンサレジスタ８６、８７の保持している内容
は、読み出しの行われる以前と変化していない。

【００８１】このように、出力すべきヘッダ情報はそれ
を格納していたシーケンサレジスタよりも出力側（右
側）に存在するシーケンサレジスタをバイパスしている
ので、シーケンサレジスタ列の右端以外のシーケンサレ
ジスタに格納されたヘッダ情報であっても、１回の読み
出し操作で右端のシーケンサレジスタから出力させるこ
とができる。これにより、任意の位置のシーケンサレジ
スタに格納されているヘッダ情報を右端のシーケンサレ
ジスタから読み出すことができる。

【００８２】次に、セルバッファが満杯の状態でセルが
入力されたときにセルの廃棄を行う処理について説明す
る。

【００８３】ここでは、入力セルの廃棄プライオリティ
よりも低い廃棄プライオリティのセルを廃棄し、これに
代えて入力セルをセルバッファに格納する、いわゆるプ
ッシュアウト形式の廃棄制御を行っている。シーケンサ
レジスタに格納されているヘッダ情報のうち廃棄プライ
オリティが入力セルのそれよりも低く、かつシーケンサ
レジスタ列の中で右端に最も近いものを１つ廃棄する。
そして入力されたヘッダ情報を遅延プライオリティおよ
びＦＣＦＳの原則に従って入力する。

【００８４】このような動作を行うために、シフトフラ
グ信号とリシフトフラグ信号を用いている。シフトフラ
グ信号は、廃棄されるべきヘッダ情報を格納しているシ
ーケンサレジスタが自己であるか、または前段、後段の
いずれに存在するかを認識するための用いる。シフトフ
ラグ信号は後段側（出力端側）から前段側に向けて出力
される。シフトフラグ信号＝１が入力されたシーケンサ
レジスタは、廃棄されるべきヘッダ情報の格納されたシ
ーケンサレジスタが自己よりも右側（出力端側）に存在
することを認識する。

【００８５】リシフトフラグ信号は、新たに入力された
ヘッダ情報を格納すべきシーケンサレジスタの位置を識
別するために用いる。リシフトフラグ信号は前段から後
段に向けて出力される。リシフトフラグ＝１が入力され
たシーケンサレジスタは、入力ヘッダ情報を格納すべき
シーケンサレジスタが自己よりも左側（前段側）に存在
することを認識する。

【００８６】図９は、シフトフラグ信号出力する際の処
理内容を表わしたものである。これは“１”（ハイレベ
ル）のバッファフル信号（図４、３４）が入力されたと
き、すなわち、セルバッファ１３が満杯のときの処理内
容であり、バッファフル信号３４が“０”のときは、図
６に示した流れで入力セルが挿入され、シフトフラグ信
号は出力されない。各シーケンサレジスタの判別部５２
は、バッファフル信号３４が入力されると入力ヘッダ情
報３２の示す廃棄プライオリティと自己のレジスタ部に
記憶されている旧ヘッダ情報５６の廃棄プライオリティ
とを比較する（ステップＳ４０１）。

【００８７】入力ヘッダ情報３２の廃棄プライオリティ
が旧ヘッダ情報５６の廃棄プライオリティよりも高いと
き（ステップＳ４０１；Ｙ）、前段のシーケンサレジス
タに向けて“１”の値のシフトフラグ信号６１を出力す
る（ステップＳ４０２）。入力ヘッダ情報３２の廃棄プ
ライオリティが旧ヘッダ情報５６の廃棄プライオリティ
よりも高くないときは（ステップＳ４０１；Ｎ）、後段
から入力されたシフトフラグ信号６３の値をそのまま前
段に向けて出力する。

【００８８】図１０は、リシフトフラグ信号を出力する
際の処理内容を表わしたものである。これは“１”（ハ
イレベル）のバッファフル信号３４が入力されたとき、
すなわち、セルバッファ１３が満杯のときの処理内容で
あり、バッファフル信号３４が“０”のときは、図６に
示した流れで入力セルが挿入され、リシフトフラグ信号
は出力されない。まず、入力ヘッダ情報３２の示す出力
先種別と自己のレジスタ部５１に格納されている旧ヘッ
ダ情報５６の出力先種別とを比較する（ステップＳ５０
１）。入力ヘッダ情報３２の出力先種別と旧ヘッダ情報
５６の出力先種別が一致するときは（ステップＳ５０
１；Ｙ）、入力ヘッダ情報３２の遅延プライオリティと
旧ヘッダ情報５６の遅延プライオリティを比較する（ス
テップＳ５０２）。

【００８９】旧ヘッダ情報５６の遅延プライオリティが
入力ヘッダ情報３２の遅延プライオリティよりも高いか
あるいは等しいときは（ステップＳ５０２；Ｙ）、後段
（右側）のシーケンサレジスタに向けてその値が“１”
のリシフトフラグ信号６２を出力する（ステップＳ５０
３）。旧ヘッダ情報５６の遅延プライオリティが入力ヘ
ッダ情報３２の遅延プライオリティより低いときは（ス
テップＳ５０２；Ｎ）、前段から入力されたリシフトフ
ラグ信号６４の値をそのまま後段へのリシフトフラグ信
号６２として出力する（ステップＳ５０４）。

【００９０】出力種別が一致しないときも（ステップＳ
５０１；Ｎ）前段から入力されたリシフトフラグ信号６
４の値をそのまま後段へのリシフトフラグ信号６２とし
て出力する（ステップＳ５０４）。以後、後段のシーケ
ンサレジスタに向けて出力するリシフトフラグ信号を出
力リシフトフラグ信号と、また前段のシーケンサレジス
タから入力されるリシフトフラグ信号を入力リシフトフ
ラグ信号と呼ぶ。

【００９１】図１１は、セルバッファが満杯の状態でセ
ルを入力する際における出力シーケンサの動作を模式的
に表わしたものである。図中の各縦長の四角形は、それ
ぞれのシーケンサレジスタのレジスタ部を表わしてい
る。ここでは、セルの遅延プライオリティは高遅延優先
と低遅延優先の２種類存在するものとする。また、廃棄
プライオリティについても、高廃棄優先と低廃棄優先の
２種が存在するものとする。高廃棄優先のセルは低廃棄
優先のセルより廃棄され難いことを表わしている。出力
先種別は、“０”〜“４”までの５種類とする。各縦長
の四角形内の上段９１に示した数字９１は、出力先種別
情報を表わしている。“空”は、空き状態を表わしてい
る。また、中段９２の“高”、“低”の文字は遅延プラ
イオリティを、下段９３の“高”、“低”の文字は廃棄
プライオリティをそれぞれ表わしている。

【００９２】セルバッファ１３が満杯の状態で入力セル
が到来したときのシーケンサレジスタ（同図ａ）には、
出力先種別、遅延プライオリティおよび廃棄プライオリ
ティの異なるヘッダ情報が混在して格納されている。こ
こで新たに入力するヘッダ情報９４の出力先種別が
“１”、遅延プライオリティおよび廃棄プライオリティ
が“高”であるものとする。この場合は、格納している
ヘッダ情報の廃棄プライオリティが“低”のものの中
で、シーケンサレジスタ列の最も右側（後段）に存在す
るシーケンサレジスタ９５の内容が廃棄されることにな
る。

【００９３】廃棄プライオリティが“低”のヘッダ情報
を格納しているシーケンサレジスタからは、それぞれの
前段に向けて“１”のシフトフラグ信号９６が出力され
る。これら以外のシーケンサレジスタでは、後段から入
力された入力シフトフラグ信号の値をそのまま前段側に
出力する。したがって、シーケンサレジスタ９５よりも
前段側（左）のすべてのシーケンサレジスタには、その
後段側のシーケンサレジスタから“１”の値のシフトフ
ラグ信号９７が入力される。

【００９４】また、出力先種別が“１”のヘッダ情報を
有するシーケンサレジスタのうち、遅延プライオリティ
が“高”となっているものからは、それぞれ後段に向け
て“１”の値のリシフトフラグ信号９８が出力される。
これら以外のシーケンサレジスタでは前段から入力され
たリシフトフラグ信号の値をそのまま後段側に出力す
る。したがって、シーケンサレジスタ９９よりも後段側
（右）のシーケンサレジスタには、その前段側のシーケ
ンサレジスタから“１”の値の入力リシフトフラグ信号
１０１が入力される。

【００９５】入力ヘッダ情報９４は、同図ｂの矢印１０
２で示した位置に挿入される。これは、出力先種別が
“１”であって、その遅延プライオリティが“高”のも
のの中で最も左に存在するシーケンサレジスタ１０３よ
りも前段（左）側に挿入することになる。図中、斜線を
施したシーケンサレジスタ９５の保持しているヘッダ情
報が廃棄されるので空き状態になる。このように、入力
ヘッダ情報を入力する箇所が廃棄される箇所よりも前段
側（左側）にあるときは、これらの間に存在するシーケ
ンサレジスタ１０４の保持しているヘッダ情報をそれぞ
れ後段（右）に１つずつシフトする。これにより、シー
ケンサレジスタ１０３の位置が空き状態になりここに入
力ヘッダ情報を入力することができる。

【００９６】廃棄されるヘッダ情報１０５は、これを保
持していたシーケンサレジスタ９５の後段側に送り出さ
れ、それより右側のシーケンサレジスタをバイパスして
通過し右端のシーケンサレジスタから出力される（同図
ｃ）。出力された廃棄セルのヘッダ情報１０５は、図３
に示したラッチ部３９に保持される。シーケンサレジス
タ１０３には（図１１ｃ）、入力ヘッダ情報９４が格納
されている。

【００９７】図１２は、廃棄されるヘッダ情報と入力ヘ
ッダ情報を挿入する位置との関係を表わしたものであ
る。廃棄されるヘッダ情報よりも左側に入力ヘッダ情報
が挿入される場合（同図ａ）と、右側に挿入される場合
（同図ｂ）について示してある。シフトフラグ信号１１
１は、廃棄されるヘッダ情報を保持しているシーケンサ
レジスタ１１２の前段（左）側に存在する全てのシーケ
ンサレジスタに入力される。また、リシフトフラグ信号
１１３は、入力ヘッダ情報の挿入位置１１４の右隣のシ
ーケンサレジスタ１１６よりも後段（右）側に存在する
全てのシーケンサレジスタにその前段（左）側から入力
される。

【００９８】したがって、入力ヘッダ情報の挿入位置１
１４が、廃棄されるヘッダ情報よりも左側に存在すると
きは図１２ａの矢印１１５で示した部分のシーケンサレ
ジスタの保持しているヘッダ情報を１段分ずつ右にシフ
トする。そして、シーケンサレジスタ１１６の位置に入
力ヘッダ情報を格納する。一方、入力ヘッダ情報の挿入
位置１１７が、廃棄されるヘッダ情報を格納しているシ
ーケンサレジスタ１１７よりも右側に存在するとき（図
１２ｂ）は矢印１１８で示した部分のシーケンサレジス
タの保持しているヘッダ情報が１段分ずつ左にシフトさ
れる。

【００９９】シフトフラグおよびリシフトフラグの動作
は既に図９、図１０に示した通りである。セルバッファ
が満杯のときのシフトフラグとリシフトフラグの関係
は、図１２ａ、図１２ｂに示すように２つのケースが存
在する。各シーケンサレジスタがシフトフラグとリシフ
トフラグの情報のみを基にどのように動作すべきかを説
明する。まず、各シーケンサレジスタは、図１２ａと図
１２ｂのどの位置に自己が存在しているかを特定する必
要がある。

【０１００】図１３は、自己の位置を特定する際の論理
を一覧表として表わしたものである。図１２ａの場合に
おける基本動作は、（ロ）のシーケンサレジスタには入
力ヘッダ情報が書き込まれるが、レジスタ部の“書き込
みアドレス”は、（ニ）のシーケンサレジスタで使用さ
れていたものが書き込まれる。（ニ）のレジス部の情報
は廃棄され、入力セル位置（ロ）と廃棄位置（ニ）の間
のシーケンサレジスタ（ハ）は、後段に１段ずつシフト
される。なお、（ニ）に保持されていた旧ヘッダ情報は
その書き込みアドレスを通知するのが目的で、（ロ）と
シーケンサレジスタの右端にバイパスされなければなら
ない。

【０１０１】図１２ｂにおける基本動作も、図１２ａに
示したものとほぼ同じである。（リ）のレジスタには入
力ヘッダ情報が書き込まれるが、レジスタ部の“書き込
みアドレス”は（ト）のレジスタ部で使用されていたも
のが書き込まれる。（ト）のレジスタ部の情報は廃棄さ
れ、入力セル位置（リ）と廃棄位置（ト）の間のシーケ
ンサレジスタ（チ）は前段に１段ずつシフトされる。な
お、（リ）のレジスタに保持されていた旧ヘッダ情報は
その書き込みアドレスを通知するのが目的で、（ト）と
シーケンサレジスタの右端にバイパスされなければなら
ない。

【０１０２】図１３に示したように、（イ）または
（ヘ）、（ロ）（ハ）（ニ）（ホ）または（ヌ）（ト）
（チ）（リ）と識別することができる。これらは図１２
ａ、図１２ｂで示したように、（イ）〜（ヌ）のレジス
タの動作が規定される。以下、各レジスタの動作につい
て説明する。（イ）は、何もしない。（ロ）では、レジ
スタ部の書き込みアドレスとして、（ニ）で廃棄される
書き込みアドレスが（ハ）を通じてバイパスされてきた
ものを書き込む。それ以外のレジスタ部の情報は入力ヘ
ッダ情報となる。

【０１０３】（ハ）では、前段からのヘッダ情報を１個
ずつ後段にずらす。したがって、レジスタ部には前段の
ヘッダ情報が書き込まれる。ここで、（ニ）の書き込み
アドレスを（ロ）のレジスタにバイパスするために、後
段からのヘッダ情報は前段にバイパスする。（ニ）のシ
ーケンサレジスタの内容は廃棄される。（ニ）のレジス
タ部には前段のヘッダ情報が書き込まれる。なお、旧書
き込みアドレスを含む旧ヘッダ情報は（ロ）まで（ハ）
の領域をバイパスされる。また、（ホ）を通して右端に
バイパスされる。

【０１０４】（ホ）の領域では、（ニ）の旧ヘッダ情報
が右端にバイパスされる。（ヘ）のレジスタ部では何も
しない。（ト）のシーケンサレジスタの内容は廃棄され
る。（ト）のレジスタ部には後段のヘッダ情報が書き込
まれる。なお、旧書き込みアドレスを含む旧ヘッダ情報
は（チ）〜（ヌ）までバイパスされる。（チ）では、後
段からのヘッダ情報を１個ずつ前段にずらす。したがっ
て、レジスタ部には後段のヘッダ情報が書き込まれる。
ここで、（ト）の書き込みアドレスを右端までバイパス
するために、前段からのヘッダ情報は後段にバイパスさ
れる。

【０１０５】（リ）のシーケンサレジスタでは、レジス
タ部の書き込みアドレスとして、（ト）で廃棄される書
き込みアドレスが（リ）を通じてバイパスされてきたも
のを書き込む。それ以外のレジスタ部の情報は入力ヘッ
ダ情報となる。（ヌ）の領域では、（リ）のシーケンサ
レジスタの旧ヘッダ情報が右端にバイパスされる。

【０１０６】図１４は、図４に示した回路の動作を一覧
表として表わしたものである。（イ）〜（ヌ）の中で、
（イ）または（ヘ）、（ホ）または（ヌ）の識別がシフ
トフラグとリシフトフラグのみではできない。しかし、
図１４に示したように、（イ）と（ヘ）の動作は同じで
あり、また（ホ）と（ヌ）の動作も同じである。したが
って、各シーケンサレジスタは、シフトフラグとリシフ
トフラグにより、図１３に対応する状態（８種類：
（イ）または（ヘ）、（ロ）（ハ）（ニ）（ホ）または
（ヌ）（ト）（チ）（リ））を識別する。そして図１４
の動作（８種類：（イ）と（ヘ）、（ホ）と（ヌ）は同
じ動作）を行うことで、セルバッファが満杯のときに入
力セルより低い廃棄プライオリティのセルを廃棄し、廃
棄されるセルの書かれていたアドレスに上書きされる。
また、入力セルは同じ出力種別の中で遅延優先プライオ
リティに従った位置に挿入される。

【０１０７】このような動作では、シフトフラグ信号＝
“１”もしくはリシフトフラグ信号＝“１”のいずれか
が発生しないケースが漏れている。シフトフラグが発生
しないのは、入力セルより廃棄クラスの低いセルがセル
バッファに存在せず、結果としてシーケンサレジスタの
中にも登録されていない場合である。リシフトフラグの
発生しないケースは、入力セルと同じ出力種別のセルが
セルバッファに存在せず、結果としてシーケンサレジス
タの中に登録されていない場合である。

【０１０８】前者の場合は、入力セルが廃棄される。後
者の場合は、入力セルはシーケンスレジスタの最も前段
に入力される。これは一番左端のシーケンサレジスタに
リシフトフラグ＝“１”を入力することに相当する。

【０１０９】図１５は、シフトフラグが発生しないとき
に対応する出力スケジューラの構成の概要を表わしたも
のである。全シーケンサレジスタ列１３１の端部からシ
フトフラグ１３２とリシフトフラグ１３３がそれぞれ制
御回路１３４に入力される。制御回路１３４は、入力セ
ルを廃棄するための制御信号１３５を出力する。制御信
号の値はアンド回路１３６によってセルクロック１３７
と論理積が取られる。アンド回路１３６の出力信号１３
８は、入力セルヘッダ情報の書き込み許可信号になって
いる。

【０１１０】制御回路１３４は、図３に示したバッファ
フル信号３４が“１”、すなわち、セルバッファが満杯
であることを示しており、かつシフトフラグ１３２の値
が“０”のとき制御信号１３５の値を“０”に設定す
る。これにより、アンド回路１３６からはその値が
“０”の書き込み許可信号１３８が出力される。これに
よって、シーケンサレジスタのいずれにも入力ヘッダ情
報の書き込みが禁止される。

【０１１１】図１６は、リシフトフラグが発生しないと
きに対応する出力スケジューラの構成の概要を表わした
ものである。全シーケンサレジスタ列１４１の端部から
シフトフラグ１４２とリシフトフラグ１４３がそれぞれ
制御回路４３４に入力される。制御回路１４４は、最も
前段のシーケンサレジスタに対してリシフトフラグ信号
１４５を出力するようになっている。

【０１１２】制御回路１４４は、セルバッファが満杯
で、かつシフトフラグ１４２の値が“１”でかつリシフ
トフラグ１４３の値が“０”のとき、左端のシーケンサ
レジスタに“１”の値のリシフトフラグ信号１４５を出
力するようになっている。このような制御回路を外部に
付加することによって、シフトフラグ信号およびリシフ
トフラグ信号の発生しない場合に対応することができ
る。

【０１１３】廃棄、挿入およびこれらの間のシフトに関
与しないシーケンサレジスタでは、入力されたヘッダ情
報をバイパスするようになっているので、廃棄されるヘ
ッダ情報を出力端まで転送することができる。

【０１１４】以上説明した実施例では、出力種別を５個
としたがその数は任意でよい。また廃棄プライオリティ
おぴび遅延プライオリティをそれぞれ“高”と“低”の
２種類としたが、３段階以上に区分されていてもよいこ
とは言うまでもない。

【０１１５】

【発明の効果】このように請求項１記載の発明によれ
ば、１つのセル蓄積手段に出力先種別の異なるセルを蓄
積しても、出力先種別ごとにその遅延優先度を管理する
ことができる。

【０１１６】また請求項２記載の発明によれば、１つの
セル蓄積手段に出力先種別の異なるセルを混在して蓄積
しても、出力先種別を指定してセルを読み出すことがで
きる。これにより、出力先ごとに遅延優先度に応じた順
で読み出すことができる。

【０１１７】さらに請求項３記載の発明によれば、１つ
のセル蓄積手段に出力先種別の異なるセルを混在して蓄
積しても、出力先種別ごとに遅延優先度に応じた順で読
み出すことができる。さらに、出力先種別ごとのサービ
ス速度に応じた割合でセルを読み出すことができる。こ
れにより、出力先およびそれらのサービス速度の異なる
セルを１つのセル出力スケジューラで管理できる。

【０１１８】また請求項４記載の発明によれば、廃棄優
先度の最も低いものの中で、出力端（後段）寄りのもの
を廃棄すべきヘッダ情報として選択するとともに、遅延
優先度に応じた挿入位置を選択している。そして、廃棄
位置が挿入位置の後段側にあるか前段側にあるかによっ
てその間に存在するヘッダ情報をシフトさせる方向を変
えている。これらにより廃棄のためのシフトと、挿入の
ためのシフトを１回のシフト動作で行うことができるの
で、短時間にヘッダ情報を挿入することができる。ま
た、廃棄優先度と遅延優先度を１つのセル出力スケジュ
ーラで管理することができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるセル出力スケジュー
ラの構成の概要を表わしたブロック図である。

【図２】図１に示したセル出力スケジューラで生成され
るヘッダ情報の構成を表わした説明図である。

【図３】図１に示した出力スケジューラの回路構成の概
要を表わしたブロック図である。

【図４】図３に示したシーケンサレジスタの回路構成の
概要を表わしたブロック図である。

【図５】入力ヘッダ情報を挿入する際に各シーケンサレ
ジスタの行う処理内容を表わした説明図である。

【図６】入力ヘッダ情報を挿入する前後における出力シ
ーケンサのレシスタ部の状態を模式的に表わした説明図
である。

【図７】読み出しを行う際に各シーケンサレジスタの行
う処理内容を表わした説明図である。

【図８】ヘッダ情報を読み出す際の出力シーケンサの動
作を模式的に表わした説明図である。

【図９】シフトフラグ信号出力する際の処理内容を表わ
した説明図である。

【図１０】リシフトフラグ信号を出力する際の処理内容
を表わした説明図である。

【図１１】セルバッファが満杯の状態でセルを入力する
際における出力シーケンサの動作を模式的に表わした説
明図である。

【図１２】廃棄されるヘッダ情報と入力ヘッダ情報を挿
入する位置との関係を表わした説明図である。

【図１３】自己の位置を特定する際の論理を一覧表とし
て表わした説明図である。

【図１４】図４に示した回路の動作を一覧表として表わ
した説明図である。

【図１５】シフトフラグが発生しないときに対応する出
力スケジューラの構成の概要を表わしたブロック図であ
る。

【図１６】リシフトフラグが発生しないときに対応する
出力スケジューラの構成の概要を表わしたブロック図で
ある。

【図１７】従来から使用されている各種の優先度のセル
を混在してセルバッファに蓄積するＡＴＭセル出力スケ
ジューラの構成の概要を表わしたブロック図である。

【図１８】図１４に示したＡＴＭセル出力スケジューラ
において読み出し順序を管理するために用いられるヘッ
ダ情報の構成を表わした説明図である。

【図１９】図１４に示した出力スケジューラの回路構成
の概要を表わしたブロック図である。

【図２０】図１６に示したシーケンサレジスタの構成の
概要を表わしたブロック図である。

【図２１】図１６に示した出力シーケンサにヘッダ情報
を新たに入力する際の様子を模式的に表わした説明図で
ある。

【図２２】図１６に示した出力シーケンサレジスタに新
たなヘッダ情報を入力する際における判定部の回路動作
を表わした説明図である。

【図２３】シーケンサレジスタの動作タイミングを表わ
した各種波形図である。

【符号の説明】

１１ セル出力スケジューラ １２ 入力セル １３ セルバッファ １５ アドレス制御部 １６ 出力スケジューラ １９ セルクロック ２０ 出力ヘッダ情報 ３１ シーケンサレジスタ ３２ 入力ヘッダ情報 ３３ バッファ監視部 ３４ バッファフル信号 ３５ 読出順序制御部 ５１ レジスタ部 ５２ 判定部 ５３ 書込タイミング信号 ５５ 新ヘッダ情報 ５６ 旧ヘッダ情報 ５７ 前段へのヘッダ情報 ５８ 後段へのヘッダ情報 ５９ 前段からのヘッダ情報 ６０ 後段からのヘッダ情報 ６１ 出力シフトフラグ信号 ６２ 出力リシフトフラグ信号 ６３ 入力シフトフラグ信号 ６４ 出力リシフトフラグ信号

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 非同期転送モードの通信でその伝送単位
   となるセルを複数蓄積するためのセル蓄積手段と、 所定の通信回線からセルが到来したときこのセル蓄積手
   段の記憶領域の中で到来したセルを蓄積すべき領域を表
   わした書込アドレス情報を生成するアドレス情報生成手
   段と、 このアドレス情報生成手段の出力する書込アドレス情報
   の示す領域に前記到来したセルを書き込むセル書込手段
   と、 前記所定の通信回線からセルが到来したとき前記書込ア
   ドレス情報生成手段により生成された書込アドレス情報
   と到来したセルの出力先を表わした出力先種別情報とセ
   ルの伝送遅延に対する優先度を表わした遅延優先度情報
   とを表わしたヘッダ情報を生成するヘッダ情報生成手段
   と、 このヘッダ情報生成手段によって生成されたヘッダ情報
   を保持するための保持手段であって、前段から後段に向
   けてのヘッダ情報の転送と後段から前段に向けてのヘッ
   ダ情報の転送を行うことのできる縦列接続された複数の
   ヘッダ情報保持手段と、 前記ヘッダ情報生成手段によって前記ヘッダ情報が生成
   されたときこれらヘッダ情報保持手段の保持しているヘ
   ッダ情報の出力先種別情報と新たに生成されたヘッダ情
   報の出力先種別情報とを比較する出力先種別情報比較手
   段と、 この出力先種別情報比較手段によって出力先種別情報の
   一致しないことの検出されたヘッダ情報保持手段を前記
   縦列接続から切り離してバイパスさせるバイパス手段
   と、 このバイパス手段によって縦列接続からバイパスされな
   いヘッダ情報保持手段の保持しているヘッダ情報の遅延
   優先度情報と前記ヘッダ情報生成手段によって新たに生
   成されたヘッダ情報の遅延優先度とを比較する遅延優先
   度比較手段と、 この遅延優先度比較手段の比較結果を基に前記バイパス
   手段によってバイパスされずに縦列接続されているヘッ
   ダ情報保持手段のうちでその後段から前段に向けて遅延
   優先度の高い順にヘッダ情報を保持させる際の前記新た
   なヘッダ情報の挿入位置となるものを判別する挿入位置
   判別手段と、 この挿入位置判別手段によって挿入位置として判別され
   たヘッダ情報保持手段およびこれよりも前記前段側のヘ
   ッダ情報保持手段に保持されているヘッダ情報をそれぞ
   れ１段分ずつ前段側に向けてシフトさせる挿入用シフト
   手段と、 この挿入用シフト手段によってヘッダ情報がシフトされ
   たとき前記挿入位置のヘッダ情報保持手段に前記新たに
   生成されたヘッダ情報を保持させる新規ヘッダ情報登録
   手段と、 この新規ヘッダ情報登録手段によって前記挿入位置のヘ
   ッダ情報保持手段に新たに生成されたヘッダ情報を保持
   させたとき前記バイパス手段によるバイパスを解除する
   バイパス解除手段と、 このバイパス解除手段によってバイパスが解除され全て
   のヘッダ情報保持手段が縦列接続された状態になってい
   るときこれらヘッダ情報保持手段の保持しているヘッダ
   情報を後段に向けて１段分シフトさせ最後段に接続され
   ているヘッダ情報保持手段から出力されるヘッダ情報を
   読み出すヘッダ情報読出手段と、 このヘッダ情報読出手段によって読み出されたヘッダ情
   報の有する書込アドレス情報の示す前記セル蓄積手段の
   領域からセルを読み出すセル読出手段とを具備すること
   を特徴とするセル出力スケジューラ。
2. 【請求項２】 前記ヘッダ情報読出手段は、次に読み出
   すセルの出力先種別を指定する出力先種別手段と、この
   出力先指定手段によって出力先種別が指定されたとき前
   記ヘッダ情報保持手段の保持しているヘッダ情報の出力
   先種別情報と今回指定された出力先種別とを比較する第
   ２の出力先種別情報比較手段と、この第２の出力先種別
   情報比較によって出力先種別の一致しないことの検出さ
   れたヘッダ情報保持手段を前記縦列接続から切り離して
   バイパスさせる第２のバイパス手段と、この第２のバイ
   パス手段によって出力先種別の一致しないヘッダ情報を
   保持するヘッダ情報保持手段を前記縦列接続からバイパ
   スさせたとき残りのヘッダ情報保持手段の保持している
   ヘッダ情報を後段に向けて１段分シフトさせて最後段に
   接続されているヘッダ情報保持手段から出力されるヘッ
   ダ情報を読み出す読出手段と、この読出手段によってヘ
   ッダ情報の読み出したとき前記第２のバイパス手段によ
   るバイパスを解除する第２のバイパス解除手段とを具備
   することを特徴とする請求項１記載のセル出力スケジュ
   ーラ。
3. 【請求項３】 前記ヘッダ情報読出手段は、読み出した
   セルを前記出力先種別の示す回線に振り分けるセル出力
   先振り分け手段と、これら出力先となる回線のサービス
   速度の比に応じて読み出すべきセルの出力先種別を順次
   指定する出力先指定手段と、この出力先指定手段によっ
   て出力先種別が指定されたとき、前記ヘッダ情報保持手
   段の保持しているヘッダ情報の出力先種別情報と今回指
   定された出力先種別とを比較する第２の出力先種別情報
   比較手段と、この第２の出力先種別情報比較によって出
   力先種別の一致しないことの検出されたヘッダ情報保持
   手段を前記縦列接続から切り離してバイパスさせる第２
   のバイパス手段と、この第２のバイパス手段によって出
   力先種別の一致しないヘッダ情報を保持するヘッダ情報
   保持手段を前記縦列接続からバイパスさせたとき残りの
   ヘッダ情報保持手段の保持しているヘッダ情報を後段に
   向けて１段分シフトさせて最後段に接続されているヘッ
   ダ情報保持手段から出力されるヘッダ情報を読み出す読
   出手段と、この読出手段によってヘッダ情報の読み出し
   たとき前記第２のバイパス手段によるバイパスを解除す
   る第２のバイパス解除手段とを具備することを特徴とす
   る請求項１記載のセル出力スケジューラ。
4. 【請求項４】 非同期転送モードの通信でその伝送単位
   となるセルを複数蓄積するためのセル蓄積手段と、 各セルの蓄積されているアドレスを表わした書込アドレ
   スとセルの伝送遅延に対する優先度を表わした遅延優先
   度情報と廃棄に対する優先度を表わした廃棄優先度情報
   とを表わしたヘッダ情報を保持するための保持手段あっ
   て、前段から後段に向けてと後段から前段に向けて保持
   しているヘッダ情報の転送を行うことができ、かつ後段
   から前記遅延優先度の高い順にヘッダ情報の格納されて
   いる縦列接続された複数のヘッダ情報保持手段と、 所定の通信回線からセルが到来したとき前記セル蓄積手
   段に到来したセルを蓄積するだけの空き領域が存在する
   か否かを判別する空き領域有無判別手段と、 この空き領域有無判別手段によって空き領域の存在しな
   いことが判別されたとき前記ヘッダ情報保持手段のうち
   それが保持しているヘッダ情報の廃棄優先度が最も低く
   かつそれらの中で最も後段寄りに配置されているものを
   ヘッダ情報の廃棄される廃棄位置として検索する廃棄位
   置検索手段と、 前記空き領域有無判別手段によって空き領域の存在しな
   いことが判別されたとき前記ヘッダ情報保持手段のうち
   それが保持しているヘッダ情報の遅延優先度が前記到来
   したセルの遅延優先度よりも低くかつそれらの中で最も
   後段寄りに配置されているものを前記到来したセルに対
   応するヘッダ情報を保持すべき挿入位置として検索する
   挿入位置検索手段と、 前記廃棄位置検索手段によって検索された廃棄位置に格
   納されているヘッダ情報に含まれている書込アドレスの
   示す前記セル蓄積手段の領域に前記通信回線から到来し
   たセルを書き込むセル書込手段と、 前記廃棄位置に格納されているヘッダ情報に含まれてい
   る書込アドレスと前記通信回線から到来したセルの廃棄
   優先度情報および遅延優先度情報を表わしたヘッダ情報
   を生成するヘッダ情報生成手段と、 前記挿入位置検索手段によって検索された前記挿入位置
   が前記廃棄位置検索手段によって検索された廃棄位置よ
   りも前段側にあるとき廃棄位置と挿入位置の間に配置さ
   れているヘッダ情報保持手段の保持しているヘッダ情報
   を１段分ずつ後段側にシフトさせる後段方向シフト手段
   と、 前記挿入位置検索手段によって検索された前記挿入位置
   が前記廃棄位置検索手段によって検索された廃棄位置よ
   りも後段側にあるとき廃棄位置と挿入位置の間に配置さ
   ているヘッダ情報保持手段の保持しているヘッダ情報を
   １段分ずつ前段側にシフトさせる前段方向シフト手段
   と、 この前段方向シフト手段あるいは前記後段方向シフト手
   段によってヘッダ情報がシフトされたとき前記ヘッダ情
   報生成手段により生成されたヘッダ情報を前記挿入位置
   のヘッダ情報保持手段に保持させる新規ヘッダ情報登録
   手段と、 前記通信回線からセルが到来してからこの新規ヘッダ情
   報登録手段による新たなヘッダ情報の保持が行われるま
   でを除く期間に前記ヘッダ情報保持手段の保持している
   ヘッダ情報を後段に向けて１段分ずつシフトさせ最後段
   に接続されているヘッダ情報保持手段から出力されるヘ
   ッダ情報を順次読み出すヘッダ情報読出手段と、 この読出手段によって読み出されたヘッダ情報に含まれ
   ているアドレス情報の示す前記セル蓄積手段の領域から
   セルを読み出すセル読出手段とを具備することを特徴と
   するセル出力スケジューラ。