JP2740034B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2740034B2 JP2740034B2 JP2060472A JP6047290A JP2740034B2 JP 2740034 B2 JP2740034 B2 JP 2740034B2 JP 2060472 A JP2060472 A JP 2060472A JP 6047290 A JP6047290 A JP 6047290A JP 2740034 B2 JP2740034 B2 JP 2740034B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- thyristor
- pilot
- electrode
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、サイリスタを構成する半導体装置に関し、
特に高電圧変換装置に使用される。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a semiconductor device constituting a thyristor,
Especially used for high voltage converters.
（従来の技術） 従来のサイリスタの構成例を第７図に示す。図中１は
Ｐエミッタ層、２はＮベース層、３はＰベース層、４は
主サイリスタ部21のＮエミッタ層、41,42は初段,2段目
パイロットサイリスタ部211,212のＮエミッタ層、５は
アノード電極、６は主サイリスタ部21の集電電極（カソ
ード）、61は初段パイロットサイリスタ部211の集電電
極（カソード）、62は２段目パイロットサイリスタ部21
2の集電電極（カソード）、８は受光部である。このも
のは、光サイリスタ特有の問題である光感度−dv/dt−d
i/dt特性のトレードオフを改善するため、初段パイロッ
トサイリスタ211は段付きエミッタで、量子効率を高め
るため、その凹部７にエッチオフ部71を形成している。
電極61は段部72上にも形成されるのが普通である。その
理由は、ファイバ等から受光部８に照射され、ターンオ
ンに寄与する光は、エッチオフ部71への光のみであり、
段部72上に光を当てても無効なものとなるため、電極を
形成するからである。(Prior Art) FIG. 7 shows a configuration example of a conventional thyristor. In the figure, 1 is a P emitter layer, 2 is an N base layer, 3 is a P base layer, 4 is an N emitter layer of the main thyristor section 21, 4 1 and 4 2 are first-stage and second-stage pilot thyristor sections 21 1 and 21 2. N emitter layer, an anode electrode 5, 6 is the collector electrode of the main thyristor unit 21 (cathode), 6 1 stage pilot thyristor section 21 1 of the collector electrode (cathode), 6 2 2-stage pilot thyristor section twenty one
Reference numeral 2 denotes a current collecting electrode (cathode), and reference numeral 8 denotes a light receiving section. This is due to the photosensitivity -dv / dt-d which is a problem specific to optical thyristors.
To improve the tradeoff i / dt characteristic, the first-stage pilot thyristor 21 1 is stepped emitter, to increase the quantum efficiency, and forms an etch-off portion 71 in the concave portion 7.
Electrode 6 1 is usually also formed on the step portion 7 2. The reason is irradiated to the light receiving portion 8 from the fiber or the like, light contributing to the turn, only the light of the etched-off portion 71,
Because even shed light on the stepped portion 7 2 becomes invalid, because forming electrodes.
（発明が解決しようとする課題） しかし第７図の構造だと、エミッタ部の内縁付近11か
らターンオンしはじめた電流は、電極61に集電されるわ
けであるが、エミッタ層411の深さ、厚さ等の形状、不
純物濃度、光が照射される表面の状態等により、ターン
オンのばらつきが生じ、局部的に電流集中が起こり、タ
ーンオン破壊することがあった。That's structure (0008) but Figure 7, the current began to turn from the inner edge around 11 of the emitter unit, although not being the current collecting the electrode 6 1, the emitter layer 4 11 Depending on the shape such as depth and thickness, the impurity concentration, the state of the surface to be irradiated with light, and the like, variation in turn-on occurs, local current concentration occurs, and turn-on breakdown may occur.
そこで、di/dt耐量を上げるためには、初段パイロッ
トサイリスタ211の面積を広げる方法があるが、光感
度、dv/dt特性の関係で、設計上限界があった。また多
段増幅ゲート構造（多段パイロット）としても、初段パ
イロットサイリスタ211に流れ込む突入電流でdi/dt耐量
が決まってしまい、３段ゲート位までしか効果はない。Therefore, in order to increase the di / dt withstand capability, there is a method to widen the area of the first-stage pilot thyristor 21 1, photosensitivity, in relation to dv / dt characteristic, there is a design limitation. Further, even the multistage amplifying gate structure (multi pilot) will be decided di / dt capability in rush current flowing into the first-stage pilot thyristor 21 1, not only effective up to 3 stage gate position.
本発明は上記実情に鑑みてなされたもので、光感度、
dv/dt特性を悪くしないまま、高いdi/dt耐量が得られる
初段パイロットサイリスタ構造を有したサイリスタを提
供することを目的としている。The present invention has been made in view of the above circumstances, and has a light sensitivity,
An object of the present invention is to provide a thyristor having a first-stage pilot thyristor structure capable of obtaining a high di / dt resistance without deteriorating dv / dt characteristics.
［発明の構造］ （課題を解決するための手段と作用） 本発明は、導電型が互に異なるように順次積層された
第1,第2,第３層と複数の第４層でサイリスタを構成する
半導体装置において、初段パイロットサイリスタ部を構
成する第４層からなるエミッタ領域の一部に高抵抗の領
域を設けたことを特徴としている。[Structure of the Invention] (Means and Action for Solving the Problems) The present invention provides a thyristor composed of first, second, and third layers and a plurality of fourth layers that are sequentially stacked so that the conductivity types are different from each other. The semiconductor device according to the present invention is characterized in that a high-resistance region is provided in a part of an emitter region composed of a fourth layer constituting a first-stage pilot thyristor portion.
即ち本発明は、初段パイロットサイリスタのエミッタ
領域の上記高抵抗領域をバランス抵抗として機能させる
ことにより、不均一に初期点弧しても、充分di/dt耐量
を高められるようにした。また上記エミッタ領域に設け
たバランス抵抗は、光感度、dv/dt特性に何ら影響を与
えないから、これら特性を悪化させることがない。That is, in the present invention, the high resistance region of the emitter region of the first stage pilot thyristor functions as a balance resistor, so that even if the initial ignition is not uniform, the di / dt resistance can be sufficiently increased. Further, the balance resistance provided in the emitter region does not affect the light sensitivity and the dv / dt characteristics at all, so that these characteristics are not deteriorated.
（実施例） 以下図面を参照して本発明の実施例を説明する。第１
図は本発明の途中で考えられた半導体装置の断面図であ
るが、これは第７図のものと対応させた場合の例である
から、対応箇所には同一符号を付して説明を省略し、特
徴とする箇所を説明する。第１図の半導体装置の特徴
は、初段パイロットサイリスタ部211のＮエミッタ41の
凹部７の段部72上及びその上の凹部側壁には、電極61を
設けないようにしたことである。Embodiment An embodiment of the present invention will be described below with reference to the drawings. First
The figure is a cross-sectional view of a semiconductor device considered in the course of the present invention. However, since this is an example in the case where it is made to correspond to that of FIG. 7, the corresponding parts are denoted by the same reference numerals and description thereof is omitted. Then, the characteristic portions will be described. It features of the semiconductor device of FIG. 1 is the upper step portion 7 2 of the first-stage pilot thyristor section 21 1 of the N emitter 4 1 of the recess 7 and the recess sidewall thereon, that was not provided with an electrode 6 1 is there.
このようにすれば、電極61を第７図の場合より省略し
た分だけ、エッチオフ部71下の縦方向に薄いエミッタ部
411と、電極61下の厚いエミッタ部との間のエミッタ部4
12は、第７図の場合より高抵抗化される。ここでエミッ
タ内径部411付近でターンオンした電流は、高抵抗エミ
ッタ部412を通り、電極61に集電されるわけであるが、
エミッタ部412がエミッタ部411に対しバランス抵抗とし
て作用することにより、エミッタ部412の部分で不均一
にターンオンしたとしても、バランス抵抗部412より電
流がバランスされ、この結果di/dt耐量が向上するもの
である。In this way, only the amount that is omitted from the case of the electrode 6 1 of FIG. 7, the thin emitter in the longitudinal direction of the etched-off portion 71 below
Emitter 4 between 4 11 and the thick emitter under electrode 6 1
12 has a higher resistance than the case of FIG. Here the turned-on current in the vicinity of the emitter inner diameter section 4 11 passes through the high-resistance emitter 4 12, but not be the current collecting the electrode 6 1,
By emitter 4 12 acts as a balance resistance to the emitter 4 11, even if unevenly turn at the portion of the emitter 4 12, current from the balancing resistor unit 4 12 is balanced, the result di / dt The withstand capacity is improved.
第２図は本発明の途中で考えられた他の半導体装置
で、段部72上の電極61を一部省略した場合の例である。
この場合も、エミッタ部412がバランス抵抗値として充
分であれば、第１図の半導体装置と同様の効果が得られ
る。Figure 2 is a another semiconductor device considered in the course of the present invention, an example in which partially omitted electrodes 6 1 on the step portion 7 2.
Again, the emitter unit 4 12 if sufficient as a balance resistance, the same effect as the semiconductor device of FIG. 1 can be obtained.
第３図は本発明の一実施例による半導体装置の構成を
示すものであり、段部72上に絶縁膜31を設け、その後電
極61を形成すれば、段部72上の電極61は絶縁膜31によ
り、電極として機能しないので、エミッタ部412はバラ
ンス抵抗として機能するから、前述と同様の効果が得ら
れる。Figure 3 is shows a structure of a semiconductor device according to an embodiment of the present invention, the provided insulating film 31 on the stepped portion 7 2, followed by forming the electrode 6 1, electrodes on the step portion 7 2 6 1 by the insulating film 31 and does not function as an electrode, the emitter 4 12 because functions as a balance resistor, obtained the same effect as described above.
第４図は本発明の途中で考えられた他の半導体装置で
ある。これは、本発明をdv/dt補償型構造とよばれてい
るサイリスタに適用したもので、光感度、dv/dt耐量な
どの光サイリスタの電気的特性を損なうことなく多段増
幅ゲートとを採用し、di/dt耐量を高めている。第４図
（ａ）はゲート電極の平面配置構成図、第４図（ｂ）は
断面構成図である。FIG. 4 shows another semiconductor device considered during the present invention. This is an application of the present invention to a thyristor called a dv / dt compensation type structure, and adopts a multi-stage amplification gate without impairing the electrical characteristics of the optical thyristor such as light sensitivity and dv / dt resistance. , Di / dt resistance is increased. FIG. 4A is a plan view showing the arrangement of the gate electrodes, and FIG. 4B is a sectional view showing the structure.
Ｐエミッタ層１、Ｎベース層２、Ｐベース層３、Ｎエ
ミッタ層４の４つの積層された半導体層からなるメイン
サイリスタの上記Ｎエミッタ層４に隣接するＰベース層
３表面には集電電極11が形成されており、この集電電極
11に囲まれて複数のパイロットサイリスタが形成されて
いる。ここでは、受光部８を備えた第１のパイロットサ
イリスタ12、そのエミッタ電極を集電電極11と共通化し
た第５のパイロットサイリスタ16まで、計５個のパイロ
ットサイリスタ12,13〜16が形成されている。尚、集電
電極11の周辺部、つまりパイロットサイリスタ12,13〜1
6の周りにはメインサイリスタ17が形成される。しかし
て、第１のパイロットサイリスタ12は、受光部８の周り
に円環状にＮエミッタ層12aを形成し、その表面にエミ
ッタ電極12bを配設して構成される。また、第２乃至第
５のパイロットサイリスタ13,14,15,16は、Ｐベース層
３中に集電電極11に囲まれてＮエミッタ層13a,14a,15a,
16aをそれぞれ形成し、これらのＮエミッタ層13a,14a,1
5a,16a上にそれぞれエミッタ電極13b,14b,15b,16bを形
成すると共に、Ｐベース層３上に各ゲート電極13c,14c,
15c,16cを形成して構成される。このうち、第５のパイ
ロットサイリスタ16のエミッタ電極16bは前記集電電極1
1と共通化されている。しかして、各段のパイロットサ
イリスタ13,14,15,16の各ゲート電極13c,14c,15c,16c
は、それぞれ前段のパイロットサイリスタ12,13,14,15
の各エミッタ電極12b,13b,14b,15bにAl線等の配線18を
介して順次電気的に接続されている。従って、各段のパ
イロットサイリスタ13,14,15,16は、それぞれ前段のパ
イロットサイリスタ12,13,14,15のターンオン電流をゲ
ート電流として受けて、ターンオン動作するようになっ
ている。そしてメインサイリスタ17は、第５のパイロッ
トサイリスタ16のターンオン電流を集電電極11を介して
受けて、ターンオンするようになっている。A current collecting electrode is provided on the surface of the P base layer 3 adjacent to the N emitter layer 4 of the main thyristor composed of four stacked semiconductor layers of the P emitter layer 1, the N base layer 2, the P base layer 3, and the N emitter layer 4. 11 is formed, this collecting electrode
A plurality of pilot thyristors are formed surrounded by 11. Here, a total of five pilot thyristors 12, 13 to 16 are formed up to a first pilot thyristor 12 having the light receiving section 8 and a fifth pilot thyristor 16 whose emitter electrode is shared with the current collecting electrode 11. ing. Incidentally, the periphery of the collecting electrode 11, that is, the pilot thyristors 12, 13 to 1
A main thyristor 17 is formed around 6. Thus, the first pilot thyristor 12 is formed by forming an N emitter layer 12a in an annular shape around the light receiving section 8 and disposing an emitter electrode 12b on the surface thereof. Further, the second to fifth pilot thyristors 13, 14, 15, 16 are surrounded by the current collecting electrode 11 in the P base layer 3, and the N emitter layers 13a, 14a, 15a,
16a, respectively, and these N emitter layers 13a, 14a, 1
Emitter electrodes 13b, 14b, 15b, 16b are respectively formed on 5a, 16a, and gate electrodes 13c, 14c,
15c and 16c are formed. Among them, the emitter electrode 16b of the fifth pilot thyristor 16 is connected to the collector electrode 1
It is common with 1. Thus, the gate electrodes 13c, 14c, 15c, 16c of the pilot thyristors 13, 14, 15, 16 of each stage
Are the pilot thyristors 12, 13, 14, 15
Are sequentially electrically connected to the respective emitter electrodes 12b, 13b, 14b, and 15b via wirings 18 such as Al wires. Therefore, the pilot thyristors 13, 14, 15, and 16 of each stage receive the turn-on current of the pilot thyristors 12, 13, 14, and 15 of the preceding stage as gate currents, and perform a turn-on operation. The main thyristor 17 receives the turn-on current of the fifth pilot thyristor 16 via the collecting electrode 11 and turns on.
ここでの特徴も、初段パイロットサイリスタ部12に凹
部７を設け、その下部のＮエミッタ層の部分を高抵抗化
してバランス抵抗としている。第４図のサイリスタのdv
/dtが向上する理由は、配線18が後段パイロットサイリ
スタ部のＮエミッタ部をまたぐようにして電極12bと13c
を接続していることと、ゲート13cがＮエミッタ層13aで
はさまれるように形成されていることがある。またパイ
ロットサイリスタ部13,14,15は、働きとしてはこれら３
つのパイロットサイリスタで１つのパイロットサイリス
タと等価の働きをしている。ただ３つに分けることで、
電界集中を緩和しているだけである。The feature here is that the concave portion 7 is provided in the first-stage pilot thyristor portion 12 and the portion of the N emitter layer under the concave portion 7 is made to have a high resistance to provide a balance resistance. Thyristor dv in Fig. 4
The reason for the improvement in / dt is that the wiring 18 straddles the N emitter of the pilot thyristor in the subsequent stage and the electrodes 12b and 13c
And the gate 13c may be formed so as to be sandwiched between the N emitter layers 13a. The pilot thyristors 13, 14, 15 function as
One pilot thyristor is equivalent to one pilot thyristor. Just by dividing into three,
It only reduces the electric field concentration.
本発明の変形例としては、例えば次のようなことが考
えられる。上記各実施例では、初段パイロットサイリス
タ211のゲートトリガに、第５図の如く光hvを用いた
が、第６図の如く電気的駆動型のゲート電極１を用いて
もよい。また初段パイロットサイリスタ部211の凹部７
の代りに、Ｎエミッタ層41とは逆導電型の層71′を設け
ても、エミッタ層41にとっては上記凹部71を設けたこと
と等価であるから、層71′下に同様のバランス抵抗を形
成できるし、これを、不純物の濃度コントロールするこ
とにより形成することもできる。また本発明において
は、初段パイロットサイリスタの次段に主サイリスタが
くるように構成してもよい。For example, the following can be considered as a modification of the present invention. In the above embodiments, the light hv is used for the gate trigger of the first- stage pilot thyristor 211 as shown in FIG. 5, but the electrically driven gate electrode 1 may be used as shown in FIG. Also, the recess 7 of the first stage pilot thyristor section
Instead of a layer 7 1 of the opposite conductivity type to the N emitter layer 4 1 'is also provided, because for the emitter layer 4 1 is equivalent to the provision of the recess 7 1, the layers 7 1' below A similar balance resistance can be formed, and it can be formed by controlling the concentration of impurities. Further, in the present invention, the main thyristor may be arranged next to the first stage pilot thyristor.
［発明の効果］ 通常、HVC（直流送電）、SVC（無効電力補償装置）等
で使用される高耐圧光サイリスタのdi/dt耐量は、HVCと
かSVCの主回路からの突入電流より、むしろサイリスタ
と並列接続されるスナバ回路からの放電電流の流れ込み
で決定される。これはスナバ放電電流の方が、急峻な立
ち上がりをもつからである。つまりターンオンで素子が
耐えられるか破壊するかは、数μｓ以内で決定され、初
段パイロットサイリスタのdi/dt耐量を上げることが一
番効果的である。またターンオン破壊する原因は、突入
電流が局部的に集中して起こることが多く、そのため初
段パイロットサイリスタ部をいかに均一につくるかが重
要である。しかしエミッタ層の拡散深さ、エッチング深
さ、表面状態など不均一をつくる要因は多く、完全に均
一なものを作ることは難しい。[Effects of the Invention] Generally, the di / dt resistance of a high-voltage optical thyristor used in an HVC (DC power transmission), an SVC (reactive power compensator) or the like is not a thyristor rather than an inrush current from a main circuit of the HVC or the SVC. Is determined by the inflow of the discharge current from the snubber circuit connected in parallel with. This is because the snubber discharge current has a steep rise. In other words, whether the element can withstand or break at turn-on is determined within a few μs, and it is most effective to increase the di / dt resistance of the first-stage pilot thyristor. The cause of the turn-on breakdown is that local inrush current often occurs locally. Therefore, it is important how to make the first stage pilot thyristor uniform. However, there are many factors that cause non-uniformity such as the diffusion depth, etching depth, and surface state of the emitter layer, and it is difficult to make a completely uniform one.
本発明のように、初期点弧した領域のすぐ後に、バラ
ンス抵抗を入れれば、不均一部のバッファとして働き、
その結果di/dt耐量は向上する。またバランス抵抗は拡
散層を用いられるため、信頼性も高く、容易に形成でき
る。またバランス抵抗は、光感度、dv/dt特性に何ら悪
影響を与えることはない。As in the present invention, if a balance resistor is inserted immediately after the initial ignition region, it acts as a buffer for an uneven portion,
As a result, the di / dt resistance is improved. Further, since the balance resistor uses a diffusion layer, it has high reliability and can be easily formed. The balance resistance has no adverse effect on the light sensitivity and the dv / dt characteristics.
第１図及び第２図はそれぞれ本発明の途中で考えられた
半導体装置の構成を示す断面図、第３図は本発明の一実
施例の半導体装置の構成を示す断面図、第４図ないし第
６図はそれぞれ本発明の途中で考えられた他の半導体装
置の構成図、第７図は従来のサイリスタの断面図であ
る。 １……Ｐ層、２……Ｎ層、３……Ｐ層、4,41,42……Ｎ
エミッタ層、412……高抵抗領域、７……凹部、８……
受光部、21……主サイリスタ、211……初段パイロット
サイリスタ、31……絶縁膜、41……電気的初段ゲート電
極。1 and 2 are cross-sectional views each showing a configuration of a semiconductor device considered in the course of the present invention, FIG. 3 is a cross-sectional view showing a configuration of a semiconductor device according to an embodiment of the present invention, and FIGS. 6 is a configuration diagram of another semiconductor device considered in the course of the present invention, and FIG. 7 is a cross-sectional view of a conventional thyristor. 1 ...... P layer, 2 ...... N layer, 3 ...... P layer, 4,4 1, 4 2 ...... N
Emitter layer, 4 12 ... High-resistance region, 7... Recess, 8.
Light receiving section, 21: Main thyristor, 21 1 ... First-stage pilot thyristor, 31: Insulating film, 41: Electrical first-stage gate electrode.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 家坂 進 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭53−112682（ＪＰ，Ａ) 特開 昭52−76888（ＪＰ，Ａ) 特公 昭59−45233（ＪＰ，Ｂ２) ──────────────────────────────────────────────────続 き Continuation of the front page (72) Susumu Iesaka 1 Tokoba, Komukai Toshiba-cho, Saisaki-ku, Kawasaki-shi, Kanagawa Pref. 52-76888 (JP, A) JP-B-59-45233 (JP, B2)
Claims (1)
た第１、第２、第３層と複数の第４層でサイリスタを構
成する半導体装置において、 初段パイロットサイリスタ部を構成する上記第４層から
なるエミッタ部が、深さ方向に第１の厚みを持つ第１エ
ミッタ部と、この第１エミッタ部よりも厚い第２の厚み
を持つ第２エミッタ部と、上記第１エミッタ部と第２エ
ミッタ部との間に設けられた第３エミッタ部とから構成
され、上記第３エミッタ部は、上記第４層からなるエミ
ッタ部の一部に設けた凹部で構成されかつこの凹部の段
部上と該段部上の電極との間に絶縁膜を配置して抵抗と
して作用するように構成されていることを特徴とする半
導体装置。1. A semiconductor device comprising a thyristor composed of first, second and third layers and a plurality of fourth layers which are sequentially laminated so that conductivity types are different from each other. A first emitter section having a first thickness in a depth direction, a second emitter section having a second thickness greater than the first emitter section, the first emitter section and the first And a third emitter portion provided between the second emitter portion and the third emitter portion, wherein the third emitter portion is formed by a recess provided in a part of the emitter portion made of the fourth layer, and a step portion of the recess is provided. A semiconductor device, wherein an insulating film is arranged between an upper portion and an electrode on the step portion to function as a resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060472A JP2740034B2 (en) | 1990-03-12 | 1990-03-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2060472A JP2740034B2 (en) | 1990-03-12 | 1990-03-12 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH041916A JPH041916A (en) | 1992-01-07 |
| JP2740034B2 true JP2740034B2 (en) | 1998-04-15 |
Family
ID=13143250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2060472A Expired - Fee Related JP2740034B2 (en) | 1990-03-12 | 1990-03-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740034B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT512819B1 (en) * | 2012-04-19 | 2015-03-15 | Kmt Kunststoff Metalltechnik Gmbh | Apparatus and method for injection molding a jacket of a component |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936290A (en) * | 1972-03-02 | 1974-04-04 | ||
| JPS5027903U (en) * | 1973-07-11 | 1975-03-31 | ||
| JPS5036353A (en) * | 1973-08-02 | 1975-04-05 | ||
| JPS525283A (en) * | 1975-07-01 | 1977-01-14 | Mitsubishi Electric Corp | Semi-conductor controlled rectifier |
| JPS5276888A (en) * | 1975-12-22 | 1977-06-28 | Fujitsu Ltd | Semiconductor device |
| JPS53112682A (en) * | 1977-03-14 | 1978-10-02 | Mitsubishi Electric Corp | Photo thyristor |
| JPS608631B2 (en) * | 1979-10-29 | 1985-03-04 | 株式会社東芝 | light thyristor |
| JPS6094768A (en) * | 1983-10-28 | 1985-05-27 | Hitachi Ltd | Photosemiconductor device |
| JPS6148785A (en) * | 1984-08-17 | 1986-03-10 | Yoshio Usui | Optical fiber switch |
| JP2609608B2 (en) * | 1986-09-29 | 1997-05-14 | 株式会社東芝 | Semiconductor device |
-
1990
- 1990-03-12 JP JP2060472A patent/JP2740034B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH041916A (en) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3623529B2 (en) | Power semiconductor device | |
| JPS5986260A (en) | Gate turn-off thyristor | |
| JP3600802B2 (en) | Current limiting device | |
| JP2740034B2 (en) | Semiconductor device | |
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| JPH07161968A (en) | Gate turn-off thyristor | |
| EP0077930B1 (en) | Gate turn-off thyristor | |
| EP0069308B1 (en) | Thyristor | |
| US4649410A (en) | Radiation controllable thyristor with multiple non-concentric amplified stages | |
| US4296427A (en) | Reverse conducting amplified gate thyristor with plate-like separator section | |
| EP0420164B1 (en) | Method of fabricating a semiconductor device having a multilayer electrode structure | |
| JP2609608B2 (en) | Semiconductor device | |
| JP2673694B2 (en) | Thyristor | |
| JPH02294073A (en) | Large caeck capacity semiconductor element | |
| JPH0136261B2 (en) | ||
| JP2674641B2 (en) | Gate turn-off thyristor | |
| JPH0758777B2 (en) | Gate turn-off thyristor | |
| JPS583280A (en) | Thyristor | |
| JP3962120B2 (en) | Gate turn-off thyristor | |
| JP3412283B2 (en) | Semiconductor device | |
| JPH0136712B2 (en) | ||
| JPH10135445A (en) | Semiconductor device | |
| JPH04257266A (en) | Electrostatic induction thyristor | |
| JPS629669A (en) | Gate turn-off thyristor | |
| JPS60140760A (en) | Thyristor having overvoltage protective function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |