JP2736775B2 - アーク溶接電源 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、アーク溶接電源の改良に関するものであ
り、特に正、逆両極性を交互に切替えて溶接部に電力を
供給するアーク溶接電源に関するものである。 従来の技術 アーク溶接に用いる電源として電極側を負電位とする
正極性および電極側を正電位とする逆極性の両極性を切
替える方式のものが直流電源と極性切替用スイツチング
素子との組合せによつて得るものとして提案されてい
る。（例えば特開昭60−18275号公報）。第10図はこの
種の従来装置の例を示す接続図である。同図において31
は公知の直流電源であり、32は直流電源31の出力を平滑
するための直流リアクトルである。33aないし33dはブリ
ツジ接続されたスイツチング素子、34は電極、35は被溶
接物、36はスイツチング素子33aないし33dを駆動するた
めのスイツチング素子駆動回路である。37は直流電源31
の出力を平滑するとともに回路に発生するサージ電圧を
吸収するための比較的大容量のコンデンサである。第11
図は第10図の従来装置の動作を説明するための線図であ
りスイツチング素子駆動回路36の出力信号S₁,S₂と出力
電圧e₀との関係を時間の経過とともに示してある。第10
図においてスイツチング素子駆動回路36から駆動信号
S₁,S₂が交互に出力されると、スイツチング素子33aと33
bとが同時にまたはスイツチング素子33cと33dとが同時
に導通・遮断をくりかえし、電極34と被溶接物35との間
に直流電源31の出力電圧が正・逆に切替えられた矩形波
状の電圧が供給される。スイツチング素子は駆動信号が
遮断されても直ちに導通状態から遮断状態にならず数μ
Ｓから数10μＳの遅れ時間t_Sの後に完全遮断となる。し
たがつて一方の対のスイツチング素子、例えばスイツチ
ング素子33aと33bとに対する駆動信号S₁を遮断して後直
ちに駆動信号S₂を他方の対のスイツチング素子33cと33d
とに供給すると、スイツチング素子33aと33bとの遮断遅
れ時間t_Sの間にスイツチング素子33cと33dとが導通し始
めることになり、直流電源31の出力を短絡してしまうこ
とになる。このために大容量のコンデンサ37からの過大
な短絡が流れてスイツチング素子33a〜33dが破壊されて
しまうことになる。これを防止するために第10図の従来
装置では第11図に示すように駆動信号S₁とS₂との間に短
時間の休止期間tgを設けてある。そしてこの休止時間tg
の長さを各スイツチング素子の遮断遅れ時間t_Sよりも長
くしておくことによつて短絡過電流の発生を防止してい
る。 発明が解決しようとする問題点 上記従来装置においては、極性切替時における電源短
絡を防止するためにブリツジ接続されたスイツチング素
子の各対の導通期間の間に正確な休止期間t_gを設けるこ
とが必要となる。しかもこの休止期間はブリツジを構成
する各スイツチング素子の遮断遅れ時間t_Sのバラツキを
十分にカバーした十分な長さとすることが必要となる。
またスイツチング素子の遮断遅れ時間t_Sの後にはすべて
のスイツチング素子が実質的に遮断となるので直流リア
クトル32の電流が急変することになり、高いサージ電圧
が発生する。このとぎスイツチング素子にはいずれにも
導通指令信号が供給されていないのでこのサージ電圧は
すべてスイツチング素子に印加されることになるので、
スイツチング素子がこの電圧によつて破壊されるのを防
止するためにサージ吸収用のコンデンサ37を設けること
が必須となる。またスイツチング素子が遮断している間
は直流電源からの電力供給は完全に遮断されるので溶接
電流は零になる。これらの事実はアーク溶接に第10図の
従来装置を用いるときには極めて大きな障害となる。こ
の理由を第12図の線図によつて説明する。第12図は第10
図の従来装置の出力電流切替時の動作を拡大して示した
詳細説明図であり、第11図の線図のうち駆動信号S₁がOF
Fとなり、S₂がONとなる前後の期間を時間軸のみを拡大
して示してある。第12図において（ａ）は信号S₁、
（ｂ）は信号S₂、（ｃ）はスイツチング素子33a,33bを
流れる電流Ia,Ib、（ｄ）はスイツチング素子33c,33dを
流れる電流Ic,Id、（ｅ）はスイツチング素子33a,33bの
各両端の電圧e_aおよびe_b、（ｆ）はスイツチング素子33
c,33dの各両端の電圧e_c,e_d、（ｇ）は出力電圧即ち電極
34と被溶接物35との間の電圧e_oの変化をそれぞれ示して
いる。いま同図の時刻t₁において信号S₁がOFFとなつた
とするとこの時刻t₁から遅れ時間t_Sだけ遅れてスイツチ
ング素子33a,33bが遮断し電流Ia,Ibが零となる。このと
き前述のように信号S₁とS₂との間の休止期間t_gの長さは
遮断遅れ時間t_Sよりも長く設定されているから信号S₂は
未だスイツチング素子33c,33dには供給されていない。
このために直流リアクトル32はその直前まで流れていた
電流が急変したことによつてこの変化を阻止する方向に
高いサージ電圧を発生する。このサージ電圧はスイツチ
ング素子33c,33dはもともと遮断状態であり、スイツチ
ング素子33a,33bが遮断したために発生したものであり
かつ電極34と被溶接物35との間の絶縁は回復していない
からすべてこれらのスイツチング素子33aと33cおよびス
イツチング素子33bと33dとの各直列回路に印加されるこ
とになる。スイツチング素子33aないし33dはこの高いサ
ージ電圧に耐えて遮断状態を保つから溶接アークは消滅
し、電極34と被溶接物との間の電圧e₀は第12図の（ｇ）
に示すように時刻t₁からt_S経過した後に零となる。次に
時刻t₁から休止期間t_gの後である時刻t₂において信号S₂
がスイツチング素子33cと33dとに供給されるとスイツチ
ング素子33cと33dとにこれによつて導通するが、この時
回路に供給される電圧は直流電源31の無負荷電圧程度で
あるのでスイツチング素子33cおよび33dに駆動信号が供
給されて導通しても、この頃には電極34と被溶接物35と
の間の絶縁の回復が進行しているので、溶接アークが再
生するとは限らない。しかも前述のように休止期間t_gの
長さはスイツチング素子のバラツキを考慮して長い時間
に設定しておく必要があるので溶接アークの再生に失敗
し、第12図の（ｄ）ないし（ｇ）の実線にて示すように
出力電流が流れずアーク切れ、即ち溶接中断となつてし
まうものである。なお第12図の（ｄ）ないし（ｇ）にお
いて点線は予定通りアークの再生に成功したときの変化
の様子を示す。このようなアーク切れを起させないため
には休止期間t_gの長さを短かくし、スイツチング素子の
遮断遅れ時間t_Sと等しくする以外に方法はないが、前述
のようにこの遮断遅れ時間はトランジスタ個々によつて
相当バラツキがあり、また万一t_S＞t_gとなると電源短絡
となつて素子の破壊が発生することになる。したがつて
これらの条件を満足するためにはスイツチング素子駆動
回路36の精度を極めて高精度のものとすることが必要と
なり、しかもこの時間は使用するトランジスタ毎に正確
に測定してから設定しなければならず、事実上このよう
な調整を各トランジスタ毎に実施するのは不可能であ
る。 問題点を解決するための手段 本発明は商用交流電源を整流して得られる直流をパル
ス幅制御式のインバータによつて高周波交流に変換した
後に再び整流して得た直流電源とブリツジ接続されたス
イツチング素子からなる極性切換回路との間に直流リア
クトルを設けるとともに極性切換回路の直流入力側に従
来設けられていたような大容量のコンデンサを除去し、
かつブリツジ接続されたスイツチング素子は各対の導通
切替時にすべての素子が導通状態となる期間が極く短時
間存在するように各スイツチング素子を駆動することに
よつて上記従来装置の問題点を解決するとともに出力電
流を検出して基準値と比較し、差によつてインバータの
パルス幅を調整することによつて所定の出力を得るよう
にしたものである。 作用 本発明は上記のようにすることによつて、直列に接続
された直流リアクトルによつて短絡電流を抑制して各素
子の破壊を防止するとともに極性切替時に電流が一旦遮
断される時に直流リアクトルに発生するサージ電圧を有
効に溶接アークの再生のために利用し、かつ出力の調整
にパルス幅制御方式を採用することによつてインバータ
の動作周波数を可聴周波数から十分に遠ざけることがで
きるものである。 実施例 第１図は本発明の実施例を示す接続図である。同図に
おいて１は商用交流電源であり三相または単相の電源を
用いる。 ２は商用交流電源１を整流して直流とする第１の整流
回路、３は第１の整流回路２の直流出力を高周波交流に
変換するインバータ回路であり、パルス幅制御式のイン
バータ回路を用いる。４はインバータ回路３の出力をア
ーク溶接に適した電圧に変換する変圧器、５は変圧器４
の出力を整流する第２の整流回路である。６は直流リア
クトルでありそのインダクタンスに基づく時定数が後述
するスイツチング素子の遮断遅れ時間にくらべて十分に
長い時定数となる値に選定しておく。また第２の整流回
路５が内部に出力平滑用の直流リアクトルを有し、かつ
この直流リアクトルと出力端子との間にコンデンサ等の
電力蓄積能力を有する素子が接続されていないときには
この内部リアクトルを直流リアクトル６に代えることが
できる。7aないし7dはブリツジ接続されたスイツチング
素子であり、自己消弧形のスイツチング素子、例えば電
力用トランジスタ、ゲートターンオフサイリスタ、ある
いは公知の適当な消弧回路を設けた非自己消弧形の単方
向サイリスタなどを用いることができる。８は電極、９
は被溶接物であり、10はそれぞれ対となるスイツチング
素子7aと7bまたはスイツチング素子7cと7dとを同時にON
−OFF制御するためのスイツチング素子駆動回路であ
る。このスイツチング素子駆動回路10は、スイツチング
素子7a,7bまたは7c,7dをそれぞれ間隙なく、実質上導通
期間が重複するようにON−OFFするものであればよく、
このためには例えば通常の遮断遅れ時間を有するスイツ
チング素子を用いるときには駆動信号S₁とS₂とを互に同
時に反転する信号とすることにより実現できる。即ち信
号S₁の遮断と同時に信号S₂を出力すれば、信号S₁の存在
によつてそれまで導通していたスイツチング素子7a,7b
は前述のようにこれによつて直ちには遮断せず若干の遅
れ時間t_Sの後に遮断する。一方スイツチング素子7c,7d
は信号S₂によつて若干の遅れ時間t_dの後に導通するが、
通常この導通遅れ時間t_dは遮断遅れ時間t_Sよりも十分に
短かいので、この（t_S−t_d）の間はすべてのスイツチン
グ素子が導通する重複時間として確保できる。したがつ
てスイツチング素子駆動回路10としては特に複雑な回路
を用いる必要はなく、パルス幅と周期の調整が可能なパ
ルス発生器101とこのパルス発生器101の出力を反転する
反転回路102とを組合せたものでよく、公知の回路素子
を組合せることによつて簡単に実現できる。そして信号
S₂としては発振器101の出力をそのまま、また信号S₁と
しては反転回路102の出力を引出せばよい。11は出力電
流設定器、12は出力電流検出器、13は出力電流設定器11
と出力電流検出器12の出力とを比較し差信号を得る比較
器、14は比較器13の出力に応じてインバータ回路３の出
力パルス幅を決定するパルス幅制御回路である。 第２図は第１図の実施例の装置の動作を説明するため
に各部の波形を時間の経過とともに示したものであつ
て、同図（ａ）は信号S₁、（ｂ）は信号S₂、（ｃ）はス
イツチング素子7a,7bに流れる電流IaおよびIb、（ｄ）
はスイツチング素子7c,7dに流れる電流IcおよびId、
（ｅ）は直流リアクトル６に流れる電流Il、（ｆ）は電
極８と被溶接物９との間の電圧e₀、（ｇ）は溶接電流Iw
をそれぞれ示す。また第３図は第２図の線図のうち極性
の切替時、即ち信号S₁とS₂とが反転する前後の短時間を
拡大して詳細に示した線図であり、同図（ａ）は信号
S₁、（ｂ）は信号S₂、（ｃ）はスイツチング素子7a,7b
を流れる電流IaおよびIb、（ｄ）はスイツチング素子7
c,7dを流れる電流IcおよびId、（ｅ）はスイツチング素
子7aおよび7bの各端子電圧e_aおよびe_b、（ｆ）はスイツ
チング素子7cおよび7dの各端子電圧e_cおよびe_d、（ｇ）
は直流リアクトル６を流れる電流I_l、（ｈ）は出力電
圧、即ち電極８と被溶接物９との間の電圧e₀の各変化を
それぞれ時間の経過とともに示してある。 第１図の実施例において第２図（ａ），（ｂ）および
第３図（ａ），（ｂ）のような駆動信号S₁およびS₂が各
スイツチング素子7a,7bおよび7c,7dに交互に供給されて
いるときを考える。いま信号S₁が供給されているとスイ
ツチング素子7aと7bとが導通し電流は第２の整流回路５
から直流リアクトル６、スイツチング素子7a、電極８、
溶接アーク、被溶接物９、スイツチング素子7bを経て第
２の整流回路５に戻る経路を流れている。次に時刻ｔ＝
t₁にて信号S₁が消滅すると同時に信号S₂がスイツチング
素子7cと7dとに供給されると、スイツチング素子7aと7b
とは遅れ時間t_Sの後に遮断し、スイツチング素子7cと7d
とはこれより早く時刻t₁からt_dの後に導通する。したが
つて時刻（t₁＋t_d）から時刻（t₁＋t_S）の間は第２図お
よび第３図の（ｃ）および（ｄ）に示すようにすべての
スイツチング素子7aないし7dが導通することになる。こ
のため第２の整流回路５から直流リアクトル６を経て流
れ出す電I_lは第３図（ｇ）に示すように増加しようとす
るが直流リアクトル６のインダクタンスに阻まれてその
急激な増加が抑制される。このときスイツチング素子7a
ないし7dには直流リアクトル６に流れている電流の各1/
2ずつがそれぞれ分岐して流れることになる。したがつ
て直流リアクトル６のインダクタンスを適当に選定して
おけばスイツチング素子が破壊されることはない。一方
電極８と被溶接物９との間に供給されていた電圧はすべ
てのスイツチング素子が導通するために第２図（ｆ）お
よび第３図（ｈ）に示すように短絡状態となり、溶接電
流Iwは零となつて溶接アークは一旦消滅する。この溶接
アークの消滅によつても直流リアクトル６から見た負荷
側、即ちスイツチング素子7aないし7dはすべて導通して
短絡状態であるのでサージ電圧が発生することはない。
次に時刻ｔ＝t₁＋t_Sに至ると遅れていたスイツチング素
子7aと7bとは遮断するので直流リアクトル６を流れる電
流の通路が急に断たれることになり直流リアクトル６は
この電流の急変を阻止すべくサージ電圧を発生する。こ
のサージ電圧はスイツチング素子7cおよび7dがすでに導
通しているために全て電極８と被加工物９との間に先と
逆の極性で印加されることになり、溶接アークの再生を
行う。この結果電流は第２の整流回路５から直流リアク
トル６、スイツチング素子7d、被溶接物９、溶接アー
ク、電極８、スイツチング素子7cの経路を経て第２の整
流回路５に戻る逆方向の溶接電流となる。 上記と逆の場合、即ち信号S₂が供給されている状態か
ら信号S₁に切替わるとき（第２図の時刻t₂）における動
作は上記と同様であるので省略する。以上の結果、溶接
電流I_wは各極性の切替時点で一旦途切れるものの、この
スイッチング素子の遮断遅れ時間の終了時に発生するサ
ージ電圧が溶接部に有効に供給されるために安定に溶接
アークが再生することになる。 なお第１図の実施例においてはスイツチング素子駆動
信号S₁とS₂とを単純に逆の位相関係として同時に相反し
てON−OFFするものについて説明したが、第２図の線図
においてその動作を説明したようにこの実施例はスイツ
チング素子の導通開始遅れ時間t_dよりも遮断遅れ時間の
方が長いことを利用している。したがつて低速の大容量
トランジスタやサイリスタなどをスイツチング素子とし
て用いると、この遮断遅れ時間が長すぎてスイツチング
素子がすべて導通している期間が長くなりすぎることが
ある。この間は前述のように溶接アークも消滅している
ので、この時間があまり長いと電極８と被溶接物９との
間の絶縁回復が進んで溶接アークの再生が困難になるこ
とが考えられる。それ故このような遅い素子をスイツチ
ング素子として用いるときには駆動信号S₁とS₂との間に
短時間の間隙を設けておき、一方のスイツチング素子の
遮断遅れ時間の終了直前に他方のスイツチング素子が導
通するように駆動回路を構成すればよい。逆にスイツチ
ング素子として高速のトランジスタ、例えばMOS FETの
ような素子を使用するときは両遅れ時間t_Sとt_dとの差が
ほとんどなく、かつ短かいので、駆動信号S₁とS₂とを同
時に相反してON−OFFする先の例のような制御を行う
と、スイツチング素子が重複して導通する期間が安定に
得られないことがある。したがつてこの場合には駆動信
号S₁とS₂とを相互に重複する期間を有するようにスイツ
チング素子駆動回路を構成すればよい。上記いずれの場
合もスイツチング素子駆動回路10としてはブリツジを構
成する各スイツチング素子が実質的にすべて導通する期
間を経て一方の対から他方の対に切替わるように制御す
るものであればよい。 第４図はスイツチング素子駆動回路10の別の実施例を
示す接続図であり、出力信号S₁とS₂との間に長すぎるス
イツチング素子の遮断遅れ時間を補償するために短かい
間隙を設けたものである。同図において201,202,203は
それぞれモノマルチバイブレータ、204はORゲート、205
はフリツプフロツプ回路である。モノマルチバイブレー
タ201は駆動信号S₁の継続時間t_S1を定め、モノマルチバ
イブレータ202は駆動信号S₂の継続時間t_S2を定めるもの
である。またモノマルチバイブレータ203は駆動信号S₁
とS₂との間に設ける休止期間t_gの長さを設定するもので
あり、これら各モノマルチバイブレータ201ないし203お
よびフリツプフロツプ回路205はすべて入力信号の立下
りで起動するものとする。第５図は第４図のスイツチン
グ素子駆動回路の動作を説明するための線図であり、同
図（ａ）は出力信号S₁、（ｂ）はモノマルチバイブレー
タ203の出力信号、（ｃ）はフリツプフロツプ回路205の
出力、（ｄ）は出力信号S₂をそれぞれ時間の経過ととも
に示してある。モノマルチバイブレータ201の出力S₁の
立下りによりモノマルチバイブレータ203が起動し短時
間のパルスｇを出力する。この信号ｇの立下りによりフ
リツプフロツプ回路205は反転しモノマルチバイブレー
タ202を起動する。モノマルチバイブレータ202は所定の
時間幅のパルスS₂を出力し、この信号S₂の立下りによつ
て再びモノマルチバイブレータ203が起動し、短時間幅
のパルスｇの立下り時にフリツプフロツプ回路205が反
転し、モノマルチバイブレータ201を起動する。この動
作をくりかえして信号S₁,S₂はモノマルチバイブレータ2
03の設定時間に相当する長さの休止期間t_gを有する信号
となる。 この休止期間t_gの長さをスイツチング素子の遮断遅れ
時間t_Sと導通遅れ時間t_dとの差（t_S−t_d）よりも短かく
設定しておけば各スイツチング素子は必らずすべてが導
通する期間（t_S−t_d）−t_gを有することになる。 第６図は、遮断遅れ時間t_Sが短かく導通遅れ時間とほ
とんど等しいような高速のスイツチング素子を用いると
きに適したスイツチング素子駆動回路10の例を示す接続
図である。同図は第４図の駆動回路にORゲート206,207
を追加したものであり、モノマルチバイブレータ203の
出力パルスを各モノマルチバイブレータ201,202の出力
にそれぞれ加算した信号を駆動信号S₁,S₂とて取り出し
たものである。第７図は第６図の駆動回路の各部の波形
を示す線図であり、同図（ａ）はモノマルチバイブレー
タ201の出力、（ｂ）はモノマルチバイブレータ203の出
力、（ｃ）はモノマルチバイブレータ202の出力、
（ｄ）は出力信号S₁、（ｅ）は出力信号S₂をそれぞれ時
間の経過と共に示してある。第７図に示すように駆動信
号S₁,S₂は重なり時間t₀を有する波形となる。したがつ
てこの時間幅（即ちモノマルチバイブレータ203の設定
時間）を適当に選択することによつて遮断遅れ時間が極
端に短かい素子を用いるときにも各スイツチング素子が
すべて導通する期間を得ることができる。 なお本発明に用いることができるスイツチング素子駆
動回路は前述の実施例に示したものに限られず、公知の
素子、集積回路等を用いて任意に構成することができ
る。 また第４図、第６図においては休止期間または重なり
期間を設けるためにマルチバイブレータ203を用いた
が、この時間は数μＳ程度の短かいものであるので単に
波形整形を行う程度、即ち増幅率１の増幅回路をこれに
代えて、増幅回路の応答遅れを利用してもよい。 本発明は第１図の実施例にて説明したように、溶接電
流の極性切替時に溶接アーク際点弧するに当り、先に導
通していたスイツチング素子が完全遮断する瞬間に直列
に接続された直流リアクトルのインダクタンスによつて
発生するサージ電圧を有効に利用するものである。した
がつて、もしこのときに先に流れていた電流の値が小さ
いと、発生するサージ電圧も小さくなり、溶接アークの
再点弧に不足することが考えられる。これを防止するた
めには、出力電流の極性の切替に先立ち、直流電流の出
力を増大させ、その後に極性の切替を行えば上記問題点
を解決することができる。 第８図はこのようにしたときの実施例を示す接続図で
ある。 同図において１〜9,12〜14は第１図と同様の機能のも
のを示し、また201〜205は第４図と同様のスイツチング
素子駆動回路10を構成する回路であり、その出力信号は
フリツプフロツプ回路205のＱ端子および端子から相
反する駆動信号を得ている。21は正極性時の電流（被溶
接物９から電極８に向つて溶接電流が流れる極性）を設
定する電流設定器、22は逆極性時の電流（電極８から被
溶接物９へ）を設定する電流設定器、23は正極性電流の
末期に溶接電流を増加させる増加量を設定する電流設定
器であり、24〜26はアナログスイツチ、27はアンドゲー
ト、28はアナログスイツチ24〜26を介して供給される各
電流設定器21〜22の出力を合成する加算器である。また
第９図は第８図の実施例の動作を説明するために各部の
波形を示した線図であり、同図（ａ）はモノマルチバイ
ブレータ201の出力信号S₁、同図（ｂ）はモノマルチバ
イブレータ203の出力ｇ、（ｃ）はモノマルチバイブレ
ータ202の出力S₂、（ｄ）はフリツプフロツプ回路205の
Ｑ端子出力、（ｅ）はフリツプフロツプ回路205の端
子出力、（ｆ）はアンドゲート27の出力、（ｇ）は加算
器28の出力信号Ir、（ｈ）は溶接電流Iwをそれぞれ示
す。またスイツチング素子7aと7bとはフリツプフロツプ
回路205のＱ端子出力S₃で、またスイツチング素子7cと7
dとはフリツプフロツプ回路205の端子出力S₄でそれぞ
れ駆動され、アナログスイツチ24はフリツプフロツプ回
路205の端子の出力S₄で、アナログスイツチ25はフリ
ツプフロツプ回路205のＱ端子出力S₃で、アナログスイ
ツチ26はフリツプフロツプ回路205の端子の出力S₄と
モノマルチバイブレータ203の出力ｇとが同時に入力さ
れたときにそれぞれ閉じるように図示の通り接続されて
いる。第８図の実施例の動作を第９図の線図とともに説
明する。第９図の時刻t₁以前においてモノマルチバイブ
レータ201が時限出力の途中であり、時刻t₁においてこ
れが終了するときを考える。時刻t₁以前においては、フ
リツプフロツプ回路205の端子出力S₄がＨであり、こ
のためスイツチング素子7cと7dとが導通し、またアナロ
グスイツチ24が閉じているために電流設定器21の出力Is
のみが加算器28を介して比較器13に供給されている。比
較器13はこの電流設定信号Isと電流検出器12の出力Ifと
の差をパルス幅制御回路14に出力しインバータ回路３の
出力パルス幅を決定する。この結果インバータ回路３は
電流設定器21の設定値に応じた電流を出力しこの電流が
整流されて直流リアクトル６を介してフリツプフロツプ
回路205の出力S₄によつて導通しているスイツチング素
子7cと7dとによつて被溶接物９から電極８に向う正極性
電流が流れている。時刻ｔ＝t₁においてモノマルチバイ
ブレータ201の時限が終了して出力信号S₁が立下ると、
この信号の立下りによつてモノマルチバイブレータ203
が時限を開始し出力ｇをフリツプフロツプ回路205に供
給する。この出力ｇはまたアンドゲート27にも供給さ
れ、このときフリツプフロツプ回路205は未だ端子出
力S₄がＨのままであるのでアンドゲート27は閉じアナロ
グスイツチ26はこれによつて閉じる。この結果、加算器
28には電流設定器21と23との両出力Isと△Isとが供給さ
れ、加算器28によつてIs＋△Isとなつて比較器13に供給
される結果、インバータ回路３の出力電流値を上昇させ
て、溶接電流Iwを増加させる。時刻t₂においてモノマル
チバイブレータ203の時限が終了すると、この出力信号
ｇの立下りによつてフリツプフロツプ回路205が反転し
端子の出力S₄がＬとなり、Ｑ端子出力S₃がＨとなる。
この結果、スイツチング素子7cと7dとは遅れ時間t_Sの後
に遮断となり、スイツチング素子7aと7bとは遅れ時間t_d
の後に導通する。この切替の前後における動作は第１図
に示した実施例と同様であるので詳細な説明は省略す
る。時刻t₂から時間t_Sの後にスイツチング素子7cと7dと
が遮断するときには設定信号Is＋△Isに対応する大きな
値の電流が急に遮断されようとするために直流リアクト
ル６には大きなサージ電圧が発生し、この電圧によつて
電極８と被溶接物９との間にアークが再生し逆極性電流
I_RPが流れ始める。このときも発生するサージ電圧はす
べて電極８と被溶接物９との間に印加され、しかもアー
クの再生によつてそのときのアーク再生電圧に制限され
てそれ以上高い電圧になることはない。一方このときフ
リツプフロツプ回路205のＱ端子の出力S₃のみがＨでア
ンドゲート27はモノマルチバイブレータ203の出力ｇが
Ｌに戻つているので開いており、結局アナログスイツチ
25のみが閉路し、アナログスイツチ24および26は開路し
ている。このために電流設定器22の出力I_Rのみが加算器
28を介して比較器13に供給されてこの設定信号I_Rに対応
した電流I_RPがスイツチング素子7a,7bを通して電極８か
ら被溶接物９に向う方向（逆極性）に流れる。一方フリ
ツプフロツプ回路205の端子出力S₄の立下りによりモ
ノマルチバイブレータ202が時限を開始し、信号s₂をオ
アゲート204に供給する。時刻t₃においてモノマルチバ
イブレータ202の時限が終了すると、この信号s₂の立下
りによつてモノマルチバイブレータ203が再び時限を開
始し、出力ｇがフリツプフロツプ回路205およびアンド
ゲート27に供給される。しかしこのときフリツプフロツ
プ回路205の端子出力S₄はＬであるからアンドゲート2
7は開いており、アナログスイツチ26には駆動信号を供
給しない。したがつてモノマルチバイブレータ203の時
限ｇの間も電流設定信号I_Rのままである。時刻t₄におい
てモノマルチバイブレータ203が時限を終了すると、こ
の出力信号ｇの立下りによつてフリツプフロツプ回路20
5が再び反転しＱ端子出力S₃がＬとなり端子出力S₄が
Ｈとなつてアナログスイツチ24が閉路となり、アナログ
スイツチ25が開路となる。またフリツプフロツプ回路20
5の反転により、スイツチング素子7aと7bとに対する駆
動信号は消滅し、スイツチング素子7cと7dとに対して駆
動信号が供給される。この結果電流設定器21によつて設
定された基準信号Isに対応した電流Ispがインバータ回
路から出力されてスイツチング素子7cと7dと通して遅れ
時間t_sの後に被溶接物９から電極８に向う方向の正極性
電流Ispが流れ始める。この極性の切替時においては直
流リアクトル６の作用によつて電流は信号I_Rに対応する
高い値I_RPからIsに対応する低い値Ispに直ちに変化し得
ないのでアークの再生に必要な電圧を十分に確保でき
る。以後同様の動作がくりかえされ、結局正極性期間の
長さt_spはモノマルチバイブレータ201の時刻t_S1とモノ
マルチバイブレータ203の時限t_gとの和の時間（t_S1＋
t_g）によつて、また逆極性期間の長さt_RPはモノマルチ
バイブレータ202の時限t_S2とモノマルチバイブレータ20
3の時限t_gとの和（t_S2＋t_g）によつてそれぞれ定まり、
かつ正極性期間のうち末期のt_gの間のみ電流が△Isだけ
増加した第９図（ｈ）に示すような波形の電流が流れる
ことになる。この結果、正極性電流を小さな値に設定し
ても極性の切替の直前には大きな電流となるのでスイツ
チング素子の電流が遮断となつた瞬間に直流リアクトル
６に発生する電圧をアークの再生に必要な電圧とするこ
とができる。 なお、第８図の実施例において逆極性電流の末期に電
流を増加させたいときにはアンドゲート27の入力として
フリツプフロツプ回路205の端子出力S₄に代えてＱ端
子出力S₃を供給すればよく、またどちらの極性の電流期
間の末期にも電流を増加させるためにはアンドゲート27
を取外し、モノマルチバイブレータ203の出力ｇを直接
アナログスイツチ26の駆動信号として供給すればよい。 またインバータ回路のパルス幅を制御して出力電流値
を設定値に調整するために出力電流を検出する電流検出
器12は第１図に示した実施例ではスイツチング素子7a〜
7dを経た後の実際の溶接電流を検出するものとし、第８
図の実施例においては第２の整流回路５の出力電流を検
出する位置としたが、スイツチング素子7a〜7dがすべて
導通する期間が比較的長い場合には第８図のようにする
方が極性切換時における短絡電流の上昇が過大にならな
くてよいが、この時間が短かいときには第１図の位置の
方が切換時の電流が若干増加してサージ電圧の発生に都
合がよい。 発明の効果 本発明は上記の通りであるのでつぎの効果を有する。 （１） スイツチング素子駆動回路に複雑な回路や高精
度の回路を必要としない。 （２） 溶接電流の極性切替時にはアークの再生に必要
な電圧以上の高いサージ電圧がスイツチング素子に印加
されないので耐圧の低い素子を用いることができる。 （３） 溶接電流の極性切替時に発生するサージ電圧は
溶接アークの再生時に出力端子即ち溶接電極と被溶接物
との間に印加されるので溶接アークの再生が確実であ
る。 （４） インバータ回路はパルス幅制御としたのでその
動作周波数を可聴周波数から外すことができ耳障りな発
振音が発生することがない。

【図面の簡単な説明】 第１図は本発明の実施例を示す接続図、第２図は第１図
の実施例の動作を説明するために示した各部の波形を示
した線図、第３図は第１図の実施例における極性切替時
のみを拡大して示した詳細説明図、第４図はスイツチン
グ素子駆動回路の別の実施例を示す接続図、第５図は第
４図のスイツチング素子駆動回路の動作を説明するため
の線図、第６図はスイツチング素子駆動回路のさらに別
の実施例を示す接続図、第７図は第６図のスイツチング
素子駆動回路の動作を説明するための線図、第８図は本
発明の別の実施例を示す接続図、第９図は第８図の実施
例の動作を説明するための線図、第10図は従来の装置の
例を示す接続図、第11図は第10図の装置の動作を説明す
るための線図、第12図は第10図の装置の出力電流極性切
替時の動作を拡大して示した詳細説明図である。 １……商用交流電源、２……第１の整流回路、３……イ
ンバータ回路、４……変圧器、５……第２の整流回路、
６……直流リアクトル、7a〜7d……スイツチング素子、
10……スイツチング素子駆動回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−13673（ＪＰ，Ａ) 特開 昭58−107267（ＪＰ，Ａ) 特開 昭62−124075（ＪＰ，Ａ)

Claims (1)

1. (57)【特許請求の範囲】 １．商用交流電源を整流して直流を得る第１の整流回路
   と、前記第１の整流回路の出力を高周波交流に変換する
   パルス幅制御式インバータ回路と、前記インバータ回路
   の出力を整流する第２の整流回路からなる直流電源と、
   前記第２の整流回路の一方の出力端子に接続された直流
   リアクトルと、前記直流リアクトルの他方の端子と前記
   第２の整流回路の他方の出力端子との間に直流端子が接
   続されたブリッジ接続された４個のスイッチング素子か
   らなる周波数変換回路と、前記スイッチング素子の相対
   向する２個の素子を１対として同時にかつ各１対の素子
   を導通期間が実質的に重複する期間を経て交互にON−OF
   F制御するスイッチング素子駆動回路と、出力電流を検
   出し基準信号との差に応じて前記インバータ回路の出力
   パルス幅を制御するインバータ制御回路とを具備したア
   ーク溶接電源。 ２．前記スイッチング素子駆動回路は、所定の周期と時
   間幅とからなるパルスを発生するパルス発生器と、前記
   パルス発生器の出力の反転出力を得る反転回路とを具備
   し、前記パルス発生器の出力信号と前記反転回路の出力
   信号とをそれぞれ前記各１対のスイッチング素子の導通
   駆動信号として供給する回路である特許請求の範囲第１
   項に記載のアーク溶接電源。 ３．前記直流リアクトルは、前記直流リアクトルと前記
   直流電源とに基づく電流変化の時定数が前記各１対のス
   イッチング素子が実質的に重複して導通する期間よりも
   長い時定数となるインダクタンスを有する直流リアクト
   ルである特許請求の範囲第１項に記載のアーク溶接電
   源。 ４．前記直流電源は、前記スイッチング素子駆動回路か
   ら切替タイミング信号と継続時間信号とを得て、極性切
   替前の一定期間は出力電流を増加させる電源である特許
   請求の範囲第１項に記載のアーク溶接電源。