JP2736102B2 - 系統連系用電力変換装置の制御装置 - Google Patents

系統連系用電力変換装置の制御装置

Info

Publication number
JP2736102B2
JP2736102B2 JP1037639A JP3763989A JP2736102B2 JP 2736102 B2 JP2736102 B2 JP 2736102B2 JP 1037639 A JP1037639 A JP 1037639A JP 3763989 A JP3763989 A JP 3763989A JP 2736102 B2 JP2736102 B2 JP 2736102B2
Authority
JP
Japan
Prior art keywords
power
reactive power
active power
active
reactive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1037639A
Other languages
English (en)
Other versions
JPH02217906A (ja
Inventor
尚末 中村
勝 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1037639A priority Critical patent/JP2736102B2/ja
Publication of JPH02217906A publication Critical patent/JPH02217906A/ja
Application granted granted Critical
Publication of JP2736102B2 publication Critical patent/JP2736102B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Control Of Electrical Variables (AREA)
  • Inverter Devices (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、交流電力を直流電力に或いは直流電力を交
流電力に変換する自励式電力変換装置を用いて交流系統
間の電力の授受を行なう系統連系用電力変換装置の制御
装置に関する。
(従来の技術) 第4図は電圧源形自励式電力変換装置(以降変換装置
と呼ぶ)を説明する図を示している。第5図は変換装置
を構成するインバータ主回路の1構成例を説明する図を
示している。第6図はインバータ主回路の動作原理を説
明する図を示している。
第4図および第5図において、10はインバータ、20は
直流コンデンサ、30は連系リアクトル、40は連系トラン
スであり、変換装置1000を構成している。また、50は直
流電源、100は交流系統電源(以降系統と呼ぶ)を各々
示している。
第5図においてGU,GV,GW,GX,GYおよびGZは可制御整流
素子の1種であるゲートターンオフサイリスタ(以降GT
Oと呼ぶ)を示しており、DU,DV,DW,DX,DYおよびDZはダ
イオードを示している。またPTとNTは直流端子を示し、
R,SおよびTは交流端子を各々示している。
第4図のインバータ10と直流コンデンサ20で構成され
るインバータ主回路を連系リアクトル30および連系トラ
ンス40を介して系統100と連系することにより、どのよ
うに電力を調整するのか、その動作原理を第6図を用い
て説明する。尚、第6図で説明する動作原理について
は、電気学会半導体電力変換方式調査専門委員会版「半
導体電力変換回路」(1987年3月31日初版発行)の216
頁から220頁にかけて同様の記述が見られる。
さて、第6図ではインバータ主回路を1で示してい
る。また第4図の連系リアクトル30と連系トランス40は
ともにインピーダンスと考えるため、第6図では連系リ
アクトル30と連系トランス40を合せて連系インピーダン
ス2としている。説明を簡単にするため、連系トランス
40の変圧比は1対1とする。
第6図(a)において、インバータ主回路1のインバ
ータ出力電圧をVIN、系統100の系統電圧をVSY、連系イ
ンピーダンス2のインピーダンスをX、連系インピーダ
ンス2を介して系統100からインバータ主回路1に向う
電流をi、系統電圧VSYに対するインバータ出力電圧VIN
の相差角をφとすると動作ベクトル図は(b),(c)
図のようになる。(b)図はインバータ主回路1がリア
クトルとして動作している場合のベクトル図である。イ
ンバータ出力電圧VINの振幅は系統電圧VSYの振幅より小
さくなっており、連系インピーダンス2には(VSY
VIN)の電圧が印加され、連系インピーダンス2に流れ
る電流は系統電圧VSYに対して同相の成分と90°遅れの
成分をもつ電流iとなる。これは、インバータ主回路が
リアクトルとして動作するとともに、系統100から有効
電力を得る動作を行っていることを表わしている。
この関係は次の式で表わされる。
すなわちインバータ出力電圧VINの振幅が系統電圧VSY
振幅よりも小さくインバータ出力電圧VINの位相が系統
電圧VSYの位相より遅れていればインバータ主回路1は
リアクトルとして動作するとともに系統100から有効電
力を得る動作を行なう。上記(1),(2)式からあき
らかなように、インバータ出力電圧VINの振幅が系統電
圧VSYの振幅よりも小さくても、インバータ出力電圧VIN
の位相が系統電圧VSYの位相より進んでいればインバー
タ主回路1は遅れの無効電力を消費するとともに系統10
0に有効電力を出力する動作を行なう。
(1)式ではインバータ出力電圧VINの位相が系統電
圧より進んでいるとき相差角φを正の値とし、逆に遅れ
ている場合には負の値としてあつかっており、Pが負の
値のときはインバータ主回路1から系統100に向って有
効電力が供給されていることを表わしている。また
(2)式ではQが負のときインバータ主回路1がコンデ
ンサ動作を行っており、Qが正のときインバータ主回路
1がリアクトル動作を行っていることを示している。
第6図(c)はインバータ出力電圧VINの振幅VINが系
統電圧VSYの振幅VSYに対して次式の条件を満す場合の動
作ベクトルを示している。
この場合、連系インピーダンス2に流れる電流は系統電
圧VSYに対して同相の成分と90°進みの成分をもつ電流
iとなる。これはインバータ主回路1がコンデンサとし
て動作するとともに、系統100から有効電力を得ている
ことを示している。(3)式を満す場合でも(1),
(2)式から明らかなように相差角φが正の値のときに
はインバータ主回路1がコンデンサとして動作するとと
もに系統100に有効電力を供給することを示している。
インバータ出力交流電圧VINと直流電源50の直流電圧E
dとは次式の関係にある。
(4)式のMは変調度と呼ばれており、0から1.0まで
の値である。変調度Mを調整する方式にPWM制御と呼ば
れる方式がある。PWM制御とは第5図のインバータ主回
路を構成するGTO GU,GV,GW,GX,GYおよびGZの通電時間巾
を調整することによりインバータ出力交流電圧を調整す
るものである。
(4)式を(1)式と(2)式に代入すると下記
(5)式と(6)式が得られる。
(5)式と(6)式から インバータ出力電圧INの系統電圧SYに対する相差角
φとインバータ出力電圧の振幅VINを調整する変調度M
により、第5図のインバータ主回路のGTO GU,GV,GW,GX,
GYおよびGZの通電時間幅を調整することにより直流電源
50と系統100との間で電力の授受が行えることが分か
る。
従来、直流電源50にはサイリスタを用いた直流器や電
池などが使用されることが多かった。直流電源50として
は第4図の変換装置1000と同じものを用い系統100とは
異なる系統から電力を得て直流電源とすることができ
る。直流電源は無効電力を供給できないから、有効電力
を供給するものと考えられる。
以上説明したことから、従来、第7図に示す方式の電
力授受方式が用いられている。第7図は系統連系装置の
従来例の構成を説明する図である。
第7図において第4図中と同じ機能を遂行する装置に
は同一の番号を付してある。45は交流器、60は有効電力
・無効電力検出器、350はゲート制御回路を各々示して
いる。71は有効電力基準設定器、72は無効電力基準設定
器である。73は減算器、75は誤差増幅器、74は加算器で
あり、有効電力制御回路77を構成している。73は減算
器、76は誤差増幅器、74は加算器であり、無効電力制御
回路78を構成している。80は有効電力・無効電力制限器
であり、90は制御変数変換器である。有効電力基準設定
器71と、無効電力基準設定器72と、有効電力制御回路77
と、無効電力制御回路78と、有効電力・無効電力制限器
80と、制御変数変換器90とでインバータ電力制御装置30
0を構成している。
変換装置1000では交流器45からの交流電流信号と系統
の交流電圧信号から有効電力・無効電力検出器60により
有効電力Pと無効電力Qが検出される。有効電力設定器
71は有効電力基準Pdpを出力する。減算器73は有効電力
基準Pdpから有効電力Pを減算し、誤差信号を誤差信号
増幅器75へ出力する。加算器74は有効電力基準Pdpと誤
差増幅器75からの出力を加算して有効電力指令Pinを有
効電力・無効電力制限器80へ出力する。有効電力制御回
路77は減算器73、誤差増幅器75および加算器74の作用に
より、有効電力Pを有効電力基準Pdpに等しくするよう
に有効電力・無効電力制限器80に出力する有効電力指令
Pinを決定している。無効電力設定器72は無効電力基準Q
dpを出力する。減算器73は無効電力基準Pdpから無効電
力Pを減算し、誤差信号を誤差信号増幅器76へ出力す
る。加算器74は無効電力基準Qdpと誤差増幅器76からの
出力を加算して無効電力指令Qinを有効電力・無効電力
制限器80へ出力する。無効電力制御回路78は減算器73、
誤差増幅器76および加算器74の作用により、無効電力Q
を無効電力基準Qdpに等しくするように有効電力・無効
電力制限器80に出力する無効電力指令Qinを決定してい
る。誤差信号増幅器75,76としては比例積分演算を行な
う回路がよく用いられるが、この限りではなく種々の演
算を行なう回路が用いられる。有効電力・無効電力制限
器80は、有効電力制御装置77からの出力であるPinと、
無効電力制御装置78からの出力であるQinを、変換装置1
000の定格皮相電力Smに対して、Sm 2≧Pin 2+Qin 2の条件
が成り立つときには、有効電力指令値PrefをPref=Pin
とし、無効電力指令値QrefをQref=Qinとして制御変数
変換器90へ信号を出力し、Sm 2≧Pin 2+Qin 2の条件が成
り立たないときにはPrefとQrefをSm 2=P2+Q2の円内に
おさまる値に制限して制御変数変換器90へ信号を出力す
る。制御変数変換器90は(5)式および(6)式のPお
よびQをそれぞれ有効電力指令値Prefおよび無効電力指
令値Qrefとすることにより変調度Mと相差角φを決定
し、ゲート制御回路350へと出力する。ゲート制御回路3
50は制御変数変換器90から出力されたMとφに基づいて
インバータ主回路10の各GTO素子の通電時間幅を決定す
るゲート信号をインバータ10に出力する。以上の作用に
より変換装置1000は系統100と有効電力Pおよび無効電
力Qの授受を行なっている。制限方法について第8図で
説明する。第8図の横軸は、有効電力Pであり、縦軸は
無効電力Qである。図中に示す円aはSm 2=P2+Q2の円
である。有効電力指令Pinと無効電力指令QinはSm 2≦Pin
2+Qin 2の場合、aの円外にあることになる。指令
(Pin,Qin)がある点をX点とする。制限方法の一例と
しては、ゲインをK=(Sm 2/(Pin 2+Qin 21/2として PrefをPref=K*Pin QrefをQref=K*Qin と決定し、PとQの皮相電力量をaの円上(第8図中Y
点)に縮小する方法がある。制限方法としてはこの限り
ではなく、この他に有効電力を優先しその点を第8図中
M点とする方法や、無効電力を優先しその点を第8図中
N点とする方法もある。
(発明が解決しようとする課題) 第7図の従来例では、有効電力制御、または無効電力
制御を行い、変換装置を定格皮相電力で運転している状
態で、系統故障などで系統電圧が低下した場合、次の如
き不具合がある。すなわちこの状態で、有効電力・無効
電力制限器で変換装置の出力電力を定格皮相電力に維持
しても、系統電圧の低下に応じて変換装置の出力電流が
定格値を越えて流れるため、変換装置の運転を止めざる
を得ないという不具合である。変換装置を構成する可制
御整流素子やリアクトルおよびトランスは過電流に対す
る制約をきびしく設計することが多く、系統電圧低下に
よる過電流を許せば変換装置の致命的な故障となる。ま
た、系統電圧が定格値以上となった場合には、変換装置
が出力電圧を変換装置の直流電圧に応じた(4)式で決
まる所定電圧値以上とすることができないため有効電力
と無効電力の制御が適正に行えなくなるという不具合で
ある。
本発明の目的は上記従来例のもつ不具合を解決するも
ので、変換装置が定格皮相電力範囲で運転している状態
で、系統側の電圧が低下または増加しても過電流を起こ
すことなく変換装置の運転を安定に続けることができる
ようにする系統連系用電力変換装置の制御装置を提供す
ることを目的とする。
[発明の構成] (課題を解決するための手段) 上記本発明の目的を達成する手段は下記の如くであ
る。
系統連系用電力変換装置において、前記変換装置が交
流系統と授受する有効電力および無効電力を制御する系
統連系用電力変換装置の電力制御装置を、交流系統と授
受する有効電力を有効電力基準値と等しくするよう制御
する有効電力制御回路と、無効電力を無効電力基準値と
等しくするよう制御する無効電力制御回路と、系統連系
用電力変換装置の出力皮相電力を制御する有効電力・無
効電力制限器と、該有効電力・無効電力制限器の出力値
からPWMゲート発生装置へ出力する値を演算する制御変
数変換器とで構成し、該系統連系用電力変換装置の出力
する最大皮相電力を、系統電圧Vsyの状態により変化さ
せる。
(作用) 上記問題を解決するための手段がどの様に作用するか
説明する。変換装置が系統連系運転を行なっている時、
系統電圧が、定格電圧であれば、最大皮相電力Smaxを定
格時の最大皮相電力Smとし、有効電力指令値Pinと無効
電力指令値QinをPin 2+Qin 2≦Sm 2の範囲にあるように制
御する。系統側の電圧が定格電圧の80%であるなら、最
大皮相電力Smaxを定格時の最大皮相電力Smの80%、すな
わちSmax=0.8*Smとして、有効電力指令値Pinと無効電
力指令値QinをPin 2+Qin 2≦Smax 2の範囲にあるように制
御する。
(実施例) 第1図は本発明による実施例の構成を説明する図であ
る。第1図では第4図と同じ機能を遂行する装置には同
じ符号を付してある。系統連系用電力変換装置の電力制
御装置は、有効電力基準設定器71と無効電力基準設定器
72と有効電力制御回路77と無効電力制御回路78と有効電
力・無効電力制限器81,82と制御変数変換器90から構成
している。
第2図は実施例の動作を説明する図である。有効電力
・無効電力制限器82は、最大皮相電力を交流系統電圧信
号Vsyによって変化させるため、交流系統電圧信号Vsy
系統側定格電圧Vsy(0)と定格皮相電力Smとから最大
皮相電力Smaxを、Smax=(Vsy/Vsy(0))*Smの式に
基づき決定し、有効電力基準設定器71からの有効電力基
準Pdpと無効電力基準設定器72からの無効電力基準Q
dpを、Smaxに対して、Smax 2≧Pdp 2+Qdp 2の条件が成り
立つときには、有効電力基準値PeをPe=Pdpとして有効
電力制御回路77へ出力し、無効電力基準値QeをQe=Qdp
として無効電力制御回路78へ出力し、Smax 2≧Pdp 2+Qdp
2の条件が成り立たないときにはPdpとQdpをSmax 2=P2
Q2の円内におさまる値に制限し、制限した有効電力基準
値Peを有効電力制御回路77へ出力し、制限した無効電力
基準値Qeを無効電力制御回路78へ出力する。有効電力制
御回路77は有効電力・無効電力検出器60からの有効電力
Pを有効電力・無効電力制限器82からの有効電力基準値
Peと一致させるよう制御する有効電力指令Pinを有効電
力・無効電力制限器81に出力し、無効電力制御回路78は
有効電力・無効電力検出器60からの無効電力Qを有効電
力・無効電力制限器82からの無効電力基準値Qeと一致さ
せるよう制御する無効電力指令Qinを有効電力・無効電
力制限器81に出力する。有効電力・無効電力制限器81
は、最大皮相電力を交流系統電圧信号Vsyによって変化
させるため、交流系統電圧信号Vsyと系統側定格電圧Vsy
(0)と定格時皮相電力Smとから最大皮相電力Smaxを、
Smax=(Vsy/Vsy0)*Smの式に基づき決定し、Smax
対して、Smax 2≧Pin 2+Qin 2の条件が成り立つときに
は、有効電力指令値PrefをPref=Pinとし、無効電力指
令値QrefをQref=Qinとして制御変数変換器90へ信号を
出力し、Smax 2≧Pin 2+Qin 2の条件が成り立たないとき
にはPrefとQrefをSmax 2=P2+Q2の円内におさまる値に
制限して制御変数変換器90へ信号を出力する。制限方法
について第2図で説明する。有効電力・無効電力制限器
81と82の制限方法は同じ考え方に基づくので、制限器81
についてのみ説明する。第2図の横軸は、有効電力Pで
あり、縦軸は無効電力Qである。図中に示す円aはVsy
とVsy(0)が等しいときのSm 2=P2+Q2の円である。図
中に示す円bはVsy≦Vsy(0)である時のSmax 2=P2+Q
2の円である。有効電力・無効電力制限器81は、系統電
圧が定格で変換装置1000が有効電力基準値Pdp及び無効
電力基準値Qdpどおり、第2図のD点の定格最大皮相電
力範囲内で運転を行っているときは、PrefおよびQref
従来例と同様に決定している。いまこの状態で、電力系
統故障などで系統電圧が急に低下した場合を考える。こ
の場合Vsy(0)≧Vsyとなるので、SmaxをSmax=(Vsy
/Vsy(0))*Smとし、最大皮相電力の範囲を系統電
圧の低下に応じて円bまで縮小し、ゲインをK′=(S
max 2/(Pin 2+Qin 2))1/2として PrefをPref=K′*Pin QrefをQref=K′*Qin と決定し、PとQの皮相電力量をbの円上(第2図中F
点)に縮小し制限する。制御変数変換器90は(5)式お
よび(6)式のPおよびQをそれぞれ有効電力指令値P
refおよび無効電力指令値Qrefとすることにより変調度
Mと相差角φを決定し、ゲート制御回路へと出力する。
ゲート制御回路350は制御変数変換器90から出力された
Mとφに基づいてインバータ主回路10の各GTO素子の通
電時間幅を決定するゲート信号をインバータ10に出力す
る。
変換装置が定格皮相電力範囲内で運転している状態
で、系統側の電圧が低下しても、それに応じて最大皮相
電力を縮小するので、変換器の出力電圧も低下するため
過電流を起こすことなく変換装置の運転を安定に続ける
ことができる。また、このような構成で有効電力制御回
路77と無効電力制御回路78の誤差増幅器75,76として比
例積分演算を行う回路が用いられていたとき、系統電圧
が低下した場合に誤差増幅器が飽和してしまうことを、
82の有効電力・無効電力制限器で基準値も制限すること
により、抑制している。これにより、系統電圧が定格値
に回復した場合にも、電力変換装置に出力過電流を発生
させず安定な運転を継続させることができる効果があ
る。
第3図は別の実施例を説明する図である。第3図では
第4図と同じ機能を遂行する装置には同じ符号を付して
ある。系統連系用電力変換装置の電力制御装置は、有効
電力基準設定器71と無効電力基準設定器72と有効電力制
御回路77と無効電力制御回路78と有効電力・無効電力制
限器81と制御変数変換器90から構成されている。有効電
力制御回路77は有効電力・無効電力検出器60からの有効
電力Pを有効電力基準設定器71からの有効電力基準値P
dpと一致させるよう制御する有効電力指令Pinを有効電
力・無効電力制限器81に出力し、無効電力制御回路78は
有効電力・無効電力検出器60からの無効電力Qを無効電
力基準設定器72からの無効電力基準Qdpと一致させるよ
う制御する無効電力指令Qinを有効電力・無効電力制限
器81に出力する。有効電力・無効電力制限器は、最大皮
相電力を交流系統電圧信号Vsyによって変化させるた
め、交流系統電圧信号Vsyと系統側定格電圧Vsy(0)と
定格時皮相電力Smとから最大皮相電力Smaxを、Smax
(Vsy/Vsy(0))*Smの式に基づき決定し、Smaxに対
して、Smax 2≧Pin 2+Qin 2の条件が成り立つときには、
有効電力指令値PrefをPref=Pinとし、無効電力指令値Q
refをQref=Qinとして制御変数変換器へ信号を出力し、
Smax 2≧Pin 2+Qin 2の条件が成り立たないときにはPref
とQrefをSmax 2=P2+Q2の円内におさまる値に制限して
制御変数変換器へ信号を出力する。また、82を除き81の
みとすることもでき、同様の効果が得られる。
上記の実施例では、系統電圧が定格値以上となる場合
についてふれていないが、この場合にも系統電圧の増加
に応じて最大皮相電力Smaxを減少方向に制限することも
できる。それにより、変換装置は出力電圧を変換装置の
直流電圧に応じた(4)式で決まる最大電圧値以内に
し、有効電力と無効電力の制御を安定に続けることがで
きるという効果がある。
実施例として、電圧源形自励式電力変換装置を用いた
が、電流形の自励式電力変換装置にも本方式を適用でき
る。また、有効電力Pの制御を持たない無効電力Qのみ
を制御する無効電力調整装置にも本方式を適用できる。
[発明の効果] 以上述べたように本発明では系統連系用電力変換装置
において、前記変換装置が交流系統と授受する有効電力
と無効電力を制御する系統連系用電力変換装置の電力制
御装置を、交流系統と授受する有効電力を有効電力基準
値と等しくするよう制御する有効電力制御回路と、無効
電力を無効電力基準値と等しくするよう制御する無効電
力制御回路と、系統連系用電力変換装置の出力皮相電力
を制限する有効電力・無効電力制限器と、該有効電力・
無効電力制限器の出力値からPWMゲート発生装置への出
力値となる値を演算する制御変数変換器とで構成し、該
系統連系用電力変換装置の出力する最大皮相電力を、系
統電圧Vsyの状態により変化させるようにしたので、変
換装置が、定格皮相電力範囲内で運転している状態で系
統側の電圧が低下しても、過電流を起こすことなく運転
を安定に続けることができる。また、系統電圧が定格値
以上となった場合にも、変換装置は出力電圧を変換装置
の直流電圧に応じた最大電圧値以内にし、有効電力と無
効電力の制御を安定に続けることができる。
さらに、有効電力基準値と無効電力基準値を、系統連
系用電力変換装置の出力する最大皮相電力により制限す
ることにより、有効電力制御回路と無効電力制御回路の
誤差増幅器として比例積分演算を行う回路が用いられて
いたとき、系統電圧が低下した場合に誤差増幅器が飽和
してしまうことを、抑制できるので系統電圧回復時にも
電力変換装置を安定に運転できる。
【図面の簡単な説明】
第1図は本発明による1実施例の系統連系用電力変換装
置の構成例を説明する図、第2図は第1図の実施例の動
作を説明する図、第3図は本発明による他の実施例の系
統連系用電力変換装置の構成例を説明する図、第4図は
電圧源形自励式電力変換装置を説明する図、第5図は電
圧源形自励式電力変換装置を構成するインバータの主回
路の1構成例を説明する図、第6図は第5図のインバー
タ主回路の動作原理を説明する図、第7図は系統連系用
電力変換装置の従来例の構成を説明する図、第8図は第
7図の従来例の系統連系用電力変換装置の動作を説明す
る図である。 100……交流系統、50……直流電源、1000……電圧形自
励式変換装置、10……インバータ、20……直流コンデン
サ、30……連系リアクトル、40……変圧器、45……変流
器、60……有効電力・無効電力検出器、71……有効電力
基準設定器、72……無効電力基準設定器、73……減算
器、74……加算器、75,76……誤差増幅器、77……有効
電力制御回路、78……無効電力制御回路、90……制御変
数変換器、300……電力制御装置、350……ゲート制御回
路、81,82……有効電力・無効電力制限器。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】交流電力を直流電力に或いは直流電力を交
    流電力に変換し、交流系統と直流線路との間で電力の授
    受を行なう系統連系用電力変換装置において、前記系統
    連系用電力変換装置が交流系統と授受する有効電力及び
    無効電力を制御する系統連系用電力変換装置の電力制御
    装置を、交流系統と授受する有効電力を有効電力基準値
    と等しくするよう制御する有効電力制御回路と、無効電
    力を無効電力基準値と等しくするよう制御する無効電力
    制御回路と、前記系統連系用電力変換装置の出力皮相電
    力を制御する有効電力・無効電力制限器と、当該有効電
    力・無効電力制限器の出力値から前記系統連系用電力変
    換装置を制御するPWMゲート発生装置へ出力する値を演
    算する制御変数変換器とで構成し、前記系統連系用電力
    変換装置の出力する最大皮相電力を、前記交流系統の系
    統電圧に応じて変化させることを特徴とする系統連系用
    電力変換装置の制御装置。
JP1037639A 1989-02-17 1989-02-17 系統連系用電力変換装置の制御装置 Expired - Lifetime JP2736102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1037639A JP2736102B2 (ja) 1989-02-17 1989-02-17 系統連系用電力変換装置の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1037639A JP2736102B2 (ja) 1989-02-17 1989-02-17 系統連系用電力変換装置の制御装置

Publications (2)

Publication Number Publication Date
JPH02217906A JPH02217906A (ja) 1990-08-30
JP2736102B2 true JP2736102B2 (ja) 1998-04-02

Family

ID=12503220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1037639A Expired - Lifetime JP2736102B2 (ja) 1989-02-17 1989-02-17 系統連系用電力変換装置の制御装置

Country Status (1)

Country Link
JP (1) JP2736102B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5335196B2 (ja) * 2007-03-13 2013-11-06 北陸電力株式会社 分散型電源用のインバータ連系装置の制御方法及びその制御装置
JP5659290B2 (ja) * 2011-02-23 2015-01-28 東芝三菱電機産業システム株式会社 太陽光発電システム
JP6432334B2 (ja) * 2014-12-18 2018-12-05 株式会社明電舎 瞬低補償装置の負荷起動方法

Also Published As

Publication number Publication date
JPH02217906A (ja) 1990-08-30

Similar Documents

Publication Publication Date Title
JP3265398B2 (ja) 直流送電装置の制御装置
JP3311214B2 (ja) 電力変換装置の制御装置
JP2635725B2 (ja) 系統直流連系装置の制御装置
US4545002A (en) Thyristor voltage limiter for current source inverter
US20210296883A1 (en) Grid connected inverter, and method for reducing grid frequency variation
JPH1098883A (ja) 能動型コンバータの力率制御方法及び力率制御装置
CN108695883B (zh) 转换器中的控制系统和操作转换器的方法
US4129809A (en) Power factor corrected dual converter motor drive
JP2736102B2 (ja) 系統連系用電力変換装置の制御装置
JP2635660B2 (ja) 系統直流連系装置の制御装置
JPS6362985B2 (ja)
JP2856743B2 (ja) 系統直流連系装置の制御装置
JP2607471B2 (ja) パルス幅変調電力変換器の制御装置
WO2024154308A1 (ja) モジュラー・マルチレベル電力変換器
US20240235421A9 (en) Inverter, parallel inverter system, and method of controlling inverter
JP2695009B2 (ja) 系統連系用電力変換装置の制御装置
JPH0572176B2 (ja)
JP3517461B2 (ja) 電力用変換装置の起動方法および該方法を用いた電力用変換装置
JPH09163751A (ja) Pwm制御自励式整流装置
JPS63302731A (ja) 交直変換器の制御装置
JPS6112457B2 (ja)
JPS6362984B2 (ja)
JPH05207650A (ja) 直流送電系統制御装置
JPH07177748A (ja) 系統連系用インバータの制御装置
JPS6148724B2 (ja)