JP2730050B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP2730050B2
JP2730050B2 JP11522688A JP11522688A JP2730050B2 JP 2730050 B2 JP2730050 B2 JP 2730050B2 JP 11522688 A JP11522688 A JP 11522688A JP 11522688 A JP11522688 A JP 11522688A JP 2730050 B2 JP2730050 B2 JP 2730050B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
scanning
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11522688A
Other languages
Japanese (ja)
Other versions
JPH01284185A (en
Inventor
修爾 前澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14657477&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2730050(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11522688A priority Critical patent/JP2730050B2/en
Publication of JPH01284185A publication Critical patent/JPH01284185A/en
Application granted granted Critical
Publication of JP2730050B2 publication Critical patent/JP2730050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示体を用いてテレビ映像を映し出す
液晶表示装置に関する。さらに詳しくは、異種放送方
式、すなわちNTSC、パル、セカム等、異なった放送方式
に対応可能な液晶表示装置に関する。
Description: BACKGROUND OF THE INVENTION The present invention relates to a liquid crystal display device for displaying television images using a liquid crystal display. More specifically, the present invention relates to a liquid crystal display device that can support different broadcasting systems such as NTSC, Pal, Secum, etc.

[従来の技術] 液晶表示装置は、NTSC方式用では走査線数は220〜240
本、パルまたはセカム方式用では260〜280本である。こ
の走査線数は、表示体の大きさにもよるが、ノンインタ
ーレースを含むCRTの走査線数(NTSC方式用では525本、
パルまたはセカム方式用では625本)の約1/2であり、液
晶表示体の駆動上、技術的な対応が最も容易な本数とな
っている。また、使用する放送方式により走査線数は異
なるが、表示画面の縦横比はそれぞれ同一である。
[Prior Art] A liquid crystal display device has a scanning line number of 220 to 240 for the NTSC system.
For book, pal or secum systems, the number is 260-280. The number of scanning lines depends on the size of the display, but the number of CRT scanning lines including non-interlace (525 for NTSC,
This is about one-half of 625 for the Pal or Secum system), which is the number that is the easiest for technical support in driving the liquid crystal display. Although the number of scanning lines differs depending on the broadcasting system used, the aspect ratio of the display screen is the same.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

ここで、液晶表示体を使用した受像装置においては、
走査線数が固定であるために、PAL(パル)・SECAM(セ
カム)方式の映像信号をNTSC方式の受像装置に走査線を
間引いて表示するのが一般的であった。
Here, in an image receiving apparatus using a liquid crystal display,
Since the number of scanning lines is fixed, it is common to display video signals of the PAL (Pal) / SECAM (Secam) system on an NTSC image receiving apparatus by thinning out the scanning lines.

ところがこの場合単純に走査線を間引くと、6走査線
に1走査線つまり12走査線毎に隣り合わせの2走査線分
を間引くことになってしまう。これでは画面のピッチが
粗くなり、画像の劣化を招いてしまう。またただ単に間
引くと、走査電極間に選択期間の差が発生し、コントラ
ストのムラが生じる。
However, in this case, if the scanning lines are simply thinned out, one scanning line out of six scanning lines, that is, two scanning lines adjacent to each other every twelve scanning lines will be thinned out. In this case, the pitch of the screen becomes coarse, and the image is deteriorated. Further, if the pixel is simply thinned out, a difference in the selection period occurs between the scanning electrodes, resulting in uneven contrast.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の液晶表示装置は、パル方式またはセカム方式
の映像信号を表示する液晶表示装置において、各フィー
ルドの映像信号毎に一定の割合で走査線を間引き、間引
かれる該走査線が奇数フィールドと偶数フィールドで隣
接しないように制御する制御回路を備えたことを特徴と
する。
The liquid crystal display device of the present invention is a liquid crystal display device that displays a video signal of a Pal system or a Secum system. It is characterized by including a control circuit for controlling so as not to be adjacent in an even field.

または、液晶表示体の走査電極を選択する走査電極駆
動回路を備え、フィールド毎に所定数の走査線を繰り返
し計数する計数手段と、フィールド毎に前記計数手段の
第1の計数値または前記計数手段の第2の計数値で交互
に出力するセレクト回路とを有し、 前記走査電極駆動回路は、前記セレクト回路の出力時
に、前記走査電極の選択を禁止することを特徴とする。
A counting means for repeatedly counting a predetermined number of scanning lines for each field; and a first counting value of the counting means or the counting means for each field. And a select circuit for alternately outputting the second count value, wherein the scan electrode drive circuit inhibits the selection of the scan electrodes when the select circuit outputs.

〔作用〕[Action]

間引く走査線を奇数フィールドと偶数フィールドで隣
接しないようにずらすことにより、まとまった情報の欠
落がなくなる。
By shifting the thinned scanning lines so that they are not adjacent to each other in the odd field and the even field, the loss of the collected information is eliminated.

また走査電極を選択する選択期間が、走査線を間引く
タイミングで非選択となるようにすることができ、特定
の走査電極が長く選択されることを防止できる。
Further, the selection period for selecting the scanning electrodes can be made non-selected at the timing of thinning out the scanning lines, thereby preventing a specific scanning electrode from being selected for a long time.

〔実施例〕〔Example〕

以下、本発明の実施例を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第2図に本発明の走査法の説明図を示す。左側にパル
・セカム方式での正常な走査法、右側にNTSC方式へ対応
した走査法を表す。走査線の番号は便宜的に付したもの
であり、実線は走査電極毎の区分、破線はフィールド毎
の区分である。偶数番号は偶数フィールド、奇数番号は
奇数フィールドにおける走査を表している。すなわち、
1番と2番は同一走査電極に書き込まれ、3番走査は間
引かれる。次に、4番と5番、6番と7番がそれぞれ同
一走査電極に書き込まれ、8番走査は間引かれる。以
下、間引かれるのは15番、20番、27番、32番…というよ
うに、偶数フィールドと奇数フィールドで位置がずれ隣
接しないものが間引かれる。図からわかるように、間引
く位置が離れるため自然である。
FIG. 2 is an explanatory view of the scanning method of the present invention. The left side shows the normal scanning method in the Pal-Secum method, and the right side shows the scanning method corresponding to the NTSC method. The numbers of the scanning lines are given for the sake of convenience, the solid line is a section for each scanning electrode, and the broken line is a section for each field. Even numbers indicate scanning in even fields, and odd numbers indicate scanning in odd fields. That is,
No. 1 and No. 2 are written to the same scan electrode, and No. 3 scan is thinned out. Next, Nos. 4 and 5 and Nos. 6 and 7 are written to the same scan electrode, respectively, and the No. 8 scan is skipped. In the following, thinning-out of non-adjacent even-numbered fields and odd-numbered fields, such as Nos. 15, 20, 27, 32, etc., is performed. As can be seen from the figure, it is natural because the positions to be thinned are separated.

第1図に本発明の制御回路の一部における一実施例を
示す。この回路は、走査電極駆動信号としての選択タイ
ミングを定めるクロック信号YCLKと、選択の間引きを定
めるインヒビット信号YINHとを形成するものである。
FIG. 1 shows an embodiment of a part of the control circuit of the present invention. This circuit comprises a clock signal Y CLK defining the selection timing of the scanning electrode driving signals, and forms the inhibit signal Y INH defining a decimation selection.

信号HSYNCは水平同期信号、信号VSYNCは垂直同期信号
に相当するものであるが、ここでは適当に整形されてい
る信号系として扱う。
The signal H SYNC corresponds to a horizontal synchronizing signal and the signal V SYNC corresponds to a vertical synchronizing signal. Here, they are handled as appropriately shaped signal systems.

6進バイナリカウンタ11のクロック信号は信号
HSYNC、リセット入力は信号VSYNCであり、Q1、Q2、Q3
バイナリ出力である。ゲート回路12はカウント2でハイ
になり、ゲート回路13はカウント4でハイになる。
The clock signal of the hexadecimal binary counter 11 is a signal
H SYNC , the reset input is the signal V SYNC and Q 1 , Q 2 , Q 3 are binary outputs. The gate circuit 12 goes high at count 2 and the gate circuit 13 goes high at count 4.

フィールド判別回路14は信号VSYNCをクロック信号と
して、その出力Qをハイまたはローに変化させ、フィー
ルドの偶数を判別するものである。偶奇のフィールド毎
の間引くタイミングはそれぞれ別々に制御し、Qがハイ
の場合には、セレクト回路15の出力はカウント2のとき
ハイとなり、Qがローの場合には、セレクトカウント15
の出力はカウント4のときハイとなるようにする。した
がって、フレーム中の走査番号3,8,15,20,27,32,…のと
きに対応してセレクト回路15の出力をハイにすることが
できる。
The field discriminating circuit 14 uses the signal VSYNC as a clock signal and changes its output Q to high or low to discriminate an even number of fields. The timing of thinning out each even and odd field is separately controlled. When Q is high, the output of the select circuit 15 becomes high when the count is 2, and when Q is low, the output of the select circuit 15 is high.
Is set to be high when the count is 4. Therefore, the output of the select circuit 15 can be made high in response to the scan numbers 3, 8, 15, 20, 27, 32,... In the frame.

セレクト回路15の出力が信号YINHである。そして、こ
の反転信号と信号HSYNCを遅延させた信号のアンドをと
ったものが信号YCLKであり、走査電極駆動用のクロック
信号となる。遅延回路16は、信号HSYNCを若干遅延させ
て信号YINHのタイミングに合わせるものである。
The output of the select circuit 15 is the signal Y INH . A signal obtained by ANDing the inverted signal and the signal obtained by delaying the signal HSYNC is a signal YCLK, which is a clock signal for driving the scan electrodes. Delay circuit 16 is to match slightly delays the signal H SYNC timing signals Y INH.

第4図は本発明の走査電極駆動信号の選択タイミング
を決めるシフトレジスター回路であり、第3図は、比較
例としてあげた、従来のシフトレジスター回路である。
Qは出力である。
FIG. 4 shows a shift register circuit for determining the selection timing of the scan electrode drive signal of the present invention, and FIG. 3 shows a conventional shift register circuit as a comparative example.
Q is the output.

第3図に示されるような従来のシフトレジスタでは、
信号YCLKをクロック信号として、信号VSYNCをデータ信
号として入力した場合、間引くタイミングでクロックが
休止するため、そのタイミングに該当する出力QYj′で
選択期間が2倍となってしまう。
In a conventional shift register as shown in FIG.
The signal Y CLK as a clock signal, if you enter a signal V SYNC as a data signal, to pause the clock at the timing of thinning, the selection period in the output QYj 'corresponding to the timing becomes doubled.

しかし、本実施例のシフトレジスター回路では、信号
HSYNCと信号YINHの反転信号とをアンドゲートを通して
出力しているため、間引くタイミングでの選択期間が非
選択期間に変化し、QYjは適切な波形となる。
However, in the shift register circuit of this embodiment, the signal
Since the H SYNC and the inverted signal of the signal Y INH are output through the AND gate, the selection period at the thinning timing changes to the non-selection period, and QYj has an appropriate waveform.

以上説明した第1図の制御回路と第4図のシフトレジ
スター回路とを走査電極駆動回路に組み込むことによっ
て、走査を適度に間引くことが可能となる。そして、こ
れにより、NTSC方式用の液晶表示体をパル・セカム方式
に適用することができる。
By incorporating the control circuit shown in FIG. 1 and the shift register circuit shown in FIG. 4 into the scan electrode drive circuit, it is possible to appropriately reduce scanning. Thus, the liquid crystal display for the NTSC system can be applied to the Pal-Secum system.

〔発明の効果〕〔The invention's effect〕

本発明の液晶表示装置は、パル方式またはセカム方式
の映像信号を表示する液晶表示装置において、各フィー
ルドの映像信号毎に一定の割合で走査線を間引き、間引
かれる該走査線が奇数フィールドと偶数フィールドで隣
接しないように制御する制御回路を備えたことにより、
特定走査を間引いても画素のピッチが粗くならないの
で、異種放送方式の映像の画質の劣化を少なくすること
ができる。
The liquid crystal display device of the present invention is a liquid crystal display device that displays a video signal of a Pal system or a Secum system. By having a control circuit that controls not to be adjacent in even fields,
Even if the specific scanning is thinned out, the pixel pitch does not become coarse, so that it is possible to reduce the deterioration of the image quality of the video of different types of broadcasting.

また液晶表示体の走査電極を選択する走査電極駆動回
路を備えた液晶表示装置において、フィールド毎に所定
数の走査線を繰り返し計数する計数手段と、 フィールド毎に前記計数手段の第1の計数値または前
記計数手段の第2の計数値で交互に出力するセレクト回
路とを有し、前記走査電極駆動回路は、前記セレクト回
路の出力時に、前記走査電極の選択を禁止することによ
り、液晶表示体の各走査電極を選択する選択期間が、間
引き時に走査電極が選択され続けないように、走査電極
駆動回路を構成できるので、走査線を間引いたことによ
るコントラストのムラを抑制できる。
Also, in a liquid crystal display device provided with a scan electrode drive circuit for selecting a scan electrode of a liquid crystal display, a counting means for repeatedly counting a predetermined number of scanning lines for each field, and a first count value of the counting means for each field Or a select circuit for alternately outputting the second count value of the counting means, wherein the scan electrode drive circuit inhibits selection of the scan electrode when the select circuit outputs, thereby providing a liquid crystal display. Since the scan electrode driving circuit can be configured so that the selection period for selecting each scan electrode does not continue to be selected at the time of thinning, unevenness in contrast due to thinning of the scanning lines can be suppressed.

本発明は簡便な液晶表示式受像装置に最適であり、携
帯性を重視し、汎世界的に使用されるシステムに適用す
れば、非常に効果的である。
The present invention is most suitable for a simple liquid crystal display type image receiving apparatus, and is very effective when applied to a system which places importance on portability and is used worldwide.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の制御回路の一部の一実施例を示す図。 第2図は本発明の走査方の説明図。 第3図は従来のシフトレジスター回路を示す図。 第4図は本発明の実施例のシフトレジスター回路を示す
図。 11……6進バイナリカウンタ 12……ゲート回路 13……ゲート回路 14……フィールド判別回路 15……セレクト回路 16……遅延回路
FIG. 1 is a diagram showing one embodiment of a part of a control circuit of the present invention. FIG. 2 is an explanatory diagram of a scanning method according to the present invention. FIG. 3 is a diagram showing a conventional shift register circuit. FIG. 4 is a diagram showing a shift register circuit according to an embodiment of the present invention. 11 hexadecimal binary counter 12 gate circuit 13 gate circuit 14 field discriminating circuit 15 select circuit 16 delay circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】パル方式またはセカム方式の映像信号を表
示する液晶表示装置において、各フィールドの映像信号
毎に一定の割合で走査線を間引き、間引かれる該走査線
が奇数フィールドと偶数フィールドで隣接しないように
制御する制御回路を備えたことを特徴とする液晶表示装
置。
In a liquid crystal display device for displaying a video signal of a pal system or a secum system, scanning lines are thinned out at a fixed rate for each video signal of each field, and the thinned scanning lines are odd fields and even fields. A liquid crystal display device comprising a control circuit for controlling the liquid crystal display so as not to be adjacent to each other.
【請求項2】液晶表示体の走査電極を選択する走査電極
駆動回路を備えた液晶表示装置において、フィールド毎
に所定数の走査線を繰り返し計数する計数手段と、フィ
ールド毎に前記計数手段の第1の計数値または前記計数
手段の第2の計数値で交互に出力するセレクト回路とを
有し、 前記走査電極駆動回路は、前記セレクト回路の出力時
に、前記走査電極の選択を禁止することを特徴とする液
晶表示装置。
2. A liquid crystal display device comprising a scanning electrode driving circuit for selecting a scanning electrode of a liquid crystal display, a counting means for repeatedly counting a predetermined number of scanning lines for each field, and a counting means of the counting means for each field. A select circuit for alternately outputting the count value of 1 or the second count value of the counting means, wherein the scan electrode driving circuit inhibits selection of the scan electrode when the select circuit outputs. Characteristic liquid crystal display device.
JP11522688A 1988-05-11 1988-05-11 Liquid crystal display Expired - Lifetime JP2730050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11522688A JP2730050B2 (en) 1988-05-11 1988-05-11 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11522688A JP2730050B2 (en) 1988-05-11 1988-05-11 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH01284185A JPH01284185A (en) 1989-11-15
JP2730050B2 true JP2730050B2 (en) 1998-03-25

Family

ID=14657477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11522688A Expired - Lifetime JP2730050B2 (en) 1988-05-11 1988-05-11 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2730050B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301031A (en) * 1990-01-23 1994-04-05 Hitachi Ltd. Scanning conversion display apparatus
US5461424A (en) * 1992-11-20 1995-10-24 Kabushiki Kaisha Toshiba Display control apparatus and method for driving a display having a plurality of horizontal pixel lines
JP5014711B2 (en) * 2006-09-05 2012-08-29 三菱電機株式会社 Liquid crystal display
JP2010091588A (en) * 2007-01-22 2010-04-22 Mitsubishi Electric Corp Liquid crystal display and method for driving liquid crystal display module

Also Published As

Publication number Publication date
JPH01284185A (en) 1989-11-15

Similar Documents

Publication Publication Date Title
US6559839B1 (en) Image display apparatus and method using output enable signals to display interlaced images
EP0382567A2 (en) Liquid crystal display device and driving method therefor
JPH088674B2 (en) Display device
JP2730050B2 (en) Liquid crystal display
JP3015544B2 (en) Liquid crystal display
JP3850034B2 (en) Image display device with line number conversion means
JPH0537909A (en) Liquid crystal image display device
JP3262175B2 (en) LCD driving method
JP3032721B2 (en) Display device
JPH07168542A (en) Liquid crystal display device
JP3420392B2 (en) Liquid crystal display device and vertical scanning method
JPH08122743A (en) Video display device
JP2708038B2 (en) Liquid crystal display device
JP2642578B2 (en) Image display device
JP2524112B2 (en) Liquid crystal display
JP2714048B2 (en) Image display device
JP2805052B2 (en) How to display a color image on a liquid crystal display panel
JP2705980B2 (en) Scanning line number conversion image display device
JPS62100795A (en) Image display system
JPH08140021A (en) Drive circuit for liquid crystal display device
JPH0856322A (en) Liquid crystal display device
JP3244422B2 (en) Scan line conversion circuit
JPH02211784A (en) Liquid crystal display device
JPH07121098B2 (en) Liquid crystal matrix panel driving method
JPH1127606A (en) Drive method for liquid crystal video display device and its liquid crystal video display device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081219

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081219