JP2725424B2 - Analog-to-digital converter - Google Patents

Analog-to-digital converter

Info

Publication number
JP2725424B2
JP2725424B2 JP2022930A JP2293090A JP2725424B2 JP 2725424 B2 JP2725424 B2 JP 2725424B2 JP 2022930 A JP2022930 A JP 2022930A JP 2293090 A JP2293090 A JP 2293090A JP 2725424 B2 JP2725424 B2 JP 2725424B2
Authority
JP
Japan
Prior art keywords
analog input
analog
input
sampling
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2022930A
Other languages
Japanese (ja)
Other versions
JPH03227127A (en
Inventor
省三 城田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022930A priority Critical patent/JP2725424B2/en
Publication of JPH03227127A publication Critical patent/JPH03227127A/en
Application granted granted Critical
Publication of JP2725424B2 publication Critical patent/JP2725424B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はチョッパアンプを使用したアナログディジ
タル変換器(以下A/D変換器と呼ぶ)、特にそのタイミ
ング制御方式に関するものである。
The present invention relates to an analog-to-digital converter (hereinafter, referred to as an A / D converter) using a chopper amplifier, and more particularly to a timing control method thereof.

〔従来の技術〕[Conventional technology]

従来のチョッパアンプを使用したA/D変換器の構成ブ
ロック図及び動作波形図を第2図及び第3図に示す。第
2図において、AN1〜ANnは複数のアナログ入力、SEL1
SELnは複数のアナログ入力の内1本を選択するための入
力セレクト信号かつ入力セレクトスイッチ、SAMPはアナ
ログ入力を比較器4に入力するための入力サンプリング
信号かつ入力サンプリングスイッチ、3は比較用基準電
圧を生成するD/A変換器、4はチョッパアンプ方式の比
較器、TBはチョッパアンプ各段をバイアスするためのバ
イアス信号、5は比較器出力で、図示されていないラッ
チあるいはレジスタへ入力される。
FIGS. 2 and 3 show a configuration block diagram and an operation waveform diagram of an A / D converter using a conventional chopper amplifier. In FIG. 2, AN 1 to AN n are a plurality of analog inputs, SEL 1 to
SEL n is an input select signal and an input select switch for selecting one of a plurality of analog inputs, SAMP is an input sampling signal and an input sampling switch for inputting an analog input to the comparator 4, and 3 is a reference for comparison. D / a converter for generating a voltage, 4 comparators chopper amplifier system, T B is the input bias signal for biasing the chopper amplifier stages, 5 in the comparator output, to the latch or register (not shown) Is done.

次に動作について説明する。第3図の波形図に示すよ
うに、アナログ入力セレクト信号SELiはその端子が選択
されている間“H"のままである。SAMP信号が“H"の期間
アナログ入力が取り込まれ比較器4の入力2に伝達され
る。SAMP信号が“H"の間のある期間、すなわちチョッパ
アンプバイアス信号TBが“H"の期間にチョッパアンプ各
段がバイアスされ、アンプのゲインが最大となる動作点
に移行する。チョッパアンプバイアス信号TBは第3図に
示すようにSAMP信号が“L"になる前に“L"になるように
されている。次にSAMP信号が“L"、すなわち▲
▼信号が“H"になると、D/A変換器3の出力が比較器4
に入力され、前記アナログ入力信号との大小関係が比較
される。この比較された結果を示す信号5は次段のラッ
チ回路あるいはレジスタ回路に入力され、変換されたデ
ィジタル値となる。
Next, the operation will be described. As shown in the waveform diagram of FIG. 3, the analog input select signal SEL i remains between "H" to which the terminal is selected. While the SAMP signal is “H”, the analog input is taken in and transmitted to the input 2 of the comparator 4. Period of time between the SAMP signal is "H", that is, biased chopper amplifier each stage during the chopper amplifier bias signal T B is "H", moves to the operating point of the gain of the amplifier is maximized. Chopper amplifier bias signal T B is made to be "L" before the SAMP signal is "L" as shown in Figure 3. Next, the SAMP signal is “L”,
▼ When the signal becomes “H”, the output of the D / A converter 3 becomes the comparator 4
And the magnitude relationship with the analog input signal is compared. The signal 5 indicating the result of this comparison is input to the next-stage latch circuit or register circuit and becomes a converted digital value.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

従来のA/D変換器は以上のように構成されていたの
で、例えば第3図に示すようにTB信号がオフしてからSA
MP信号がオフする迄の期間にアナログ入力にノイズ等に
よる変動が重畳した場合、それがそのまま比較器入力迄
伝達され、この期間チョッパアンプバイアス信号TBはオ
フしているためチョッパアンプは動作可能状態であり、
点2の入力の変動によりチョッパアンプが動作し、正規
のバイアス点からはずれてしまう事になり、その後SAMP
信号がオフすると、D/A変換器からの基準電圧が入力さ
れるわけであるが、チョッパアンプの動作点がずれてい
るために結果として変換精度が悪化するという問題点が
あった。
Since the conventional A / D converter was configured as described above, for example, SA from T B signals as shown in Figure 3 is turned off
If the MP signal is superposed variation due to noise or the like in the analog input to the period until the off, it is transmitted as it is until the comparator input, the period chopper amplifier bias signal T B is chopper amplifier because it off operable State
The fluctuation of the input at point 2 causes the chopper amplifier to operate, deviating from the normal bias point, and then SAMP
When the signal is turned off, the reference voltage is input from the D / A converter. However, since the operating point of the chopper amplifier is shifted, there is a problem that the conversion accuracy is deteriorated as a result.

この発明は上記のような問題点を解消するためになさ
れたもので、アナログ入力のノイズ等による変動に対し
て精度の悪化が生じない安定なA/D変換器を得る事を目
的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to obtain a stable A / D converter in which accuracy does not deteriorate with respect to fluctuation due to analog input noise or the like.

〔課題を解決するための手段〕[Means for solving the problem]

この発明に係るA/D変換器は、複数のアナログ入力か
ら1つのアナログ入力を選択するセレクトスイッチ、セ
レクトされたアナログ入力をサンプリングするサンプリ
ング用スイッチ、及びサンプリングされたアナログ入力
が入力されると共に、複数段のチョッパアンプを有し、
各段のチョッパアンプに対するバイアス信号が上記アナ
ログ入力のサンプリング中で、かつサンプリング終了よ
り前に終了する一定期間与えられる比較器を備え、上記
セレクトされたアナログ入力は、上記チョッパアンプに
対するバイアス信号が与えられなくなってから上記アナ
ログ入力のサンプリング終了までオフするようにしたこ
とを特徴とするものである。
An A / D converter according to the present invention is configured such that a select switch for selecting one analog input from a plurality of analog inputs, a sampling switch for sampling the selected analog input, and a sampled analog input are input, It has a multi-stage chopper amplifier,
A comparator is provided in which a bias signal for each stage of the chopper amplifier is provided for a certain period of time during which the analog input is being sampled and before the end of sampling, and the selected analog input is provided with a bias signal for the chopper amplifier. It is characterized in that it is turned off until the analog input sampling is completed after it is no longer possible.

〔作用〕[Action]

この発明は、セレクトされたアナログ入力を、チョッ
パアンプに対するバイアス信号が与えられなくなってか
らアナログ入力のサンプリング終了までオフするように
したので、チョッパアンプのバイアス期間が終了してか
らアナログ入力にノイズなどの変動が重畳しても比較器
入力には変動が伝達されない。
According to the present invention, the selected analog input is turned off from the time when the bias signal to the chopper amplifier is no longer supplied to the end of the sampling of the analog input. No fluctuation is transmitted to the comparator input even if the fluctuation is superimposed.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例であるA/D変換器の動作
波形図である。なお、A/D変換器の構成ブロック図は前
記従来の第2図と同一である。
FIG. 1 is an operation waveform diagram of an A / D converter according to an embodiment of the present invention. The configuration block diagram of the A / D converter is the same as that of FIG.

また、本実施例においてはアナログ入力セレクト信号
SELiを、チョッパアンプバイアス信号TBが“L"になって
からアナログ入力のサンプリング終了まで、即ち入力サ
ンプリング信号SAMPが“L"になる迄の期間“L"にするよ
うにしてある。これにより、チョッパアンプバイアス期
間が終了してからアナログ入力にノイズ等による変動が
重畳しても比較器入力2には変動が伝達されず、精度の
高い安定した変換が可能となる。
In this embodiment, the analog input select signal
The SEL i, chopper amplifier bias signal T B from becomes "L" to the sampling end of the analog input, i.e. input sampling signal SAMP is are to be the "L" period until the "L". As a result, even if a change due to noise or the like is superimposed on the analog input after the end of the chopper amplifier bias period, the change is not transmitted to the comparator input 2, and stable conversion with high accuracy can be performed.

〔発明の効果〕〔The invention's effect〕

以上のようにこの発明によれば、アナログ入力セレク
ト信号をノイズ等による入力の変動の影響を受けやすい
期間だけオフしているため、精度の高い安定したA/D変
換器を得る事が出来る。
As described above, according to the present invention, since the analog input select signal is turned off only during the period that is susceptible to input fluctuations due to noise or the like, a highly accurate and stable A / D converter can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明の一実施例によるA/D変換器の制御タ
イミング波形図、第2図は従来およびこの発明共通のA/
D変換器の構成ブロック図、第3図は従来のA/D変換器制
御タイミング波形図である。 ANi:アナログ入力、SELi:アナログ入力セレクト信
号、SAMP:入力サンプリング信号、TB:チョッパアンプ
バイアス信号、2:比較器入力、3:D/A変換器、4:比較
器、5:比較器出力。
FIG. 1 is a control timing waveform diagram of an A / D converter according to one embodiment of the present invention, and FIG.
FIG. 3 is a block diagram of a configuration of a D converter, and FIG. 3 is a timing chart of control timings of a conventional A / D converter. AN i : analog input, SEL i : analog input select signal, SAMP: input sampling signal, T B : chopper amplifier bias signal, 2: comparator input, 3: D / A converter, 4: comparator, 5: comparison Output.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のアナログ入力から1つのアナログ入
力を選択するセレクトスイッチ、セレクトされたアナロ
グ入力をサンプリングするサンプリング用スイッチ、及
びサンプリングされたアナログ入力が入力されるととも
に、複数段のチョッパアンプを有し、各段のチョッパア
ンプに対するバイアス信号が上記アナログ入力のサンプ
リング中で、かつサンプリング終了より前に終了する一
定期間与えられる比較器を備え、上記セレクトされたア
ナログ入力は、上記チョッパアンプに対するバイアス信
号が与えられなくなってから上記アナログ入力のサンプ
リング終了までオフするようにしたことを特徴とするア
ナログディジタル変換器。
1. A select switch for selecting one analog input from a plurality of analog inputs, a sampling switch for sampling a selected analog input, and a sampled analog input and a plurality of stages of chopper amplifiers. A comparator for providing a bias signal to the chopper amplifier of each stage for a fixed period of time during which the analog input is being sampled and before the end of the sampling, and wherein the selected analog input is biased with respect to the chopper amplifier. An analog-to-digital converter characterized by being turned off from the time when a signal is not supplied until the end of the sampling of the analog input.
【請求項2】複数のアナログ入力から1つのアナログ入
力を選択するセレクトスイッチ、セレクトされたアナロ
グ入力をサンプリングするとともに上記セレクトされた
アナログ入力と比較用基準電圧とを切り替え得るように
されたサンプリング用スイッチ、及びサンプリングされ
たアナログ入力または切り替えられた比較用基準電圧が
入力されると共に、複数段のチョッパアンプを有し、各
段のチョッパアンプに対するバイアス信号が上記アナロ
グ入力のサンプリング中で、かつサンプリング終了より
前に終了する一定期間与えられ、上記サンプリングされ
たアナログ入力と上記比較用基準電圧との比較信号を出
力する比較器を備え、上記セレクトされたアナログ入力
は、上記チョッパアンプに対するバイアス信号が与えら
れなくなってから上記アナログ入力のサンプリング終了
までオフするようにしたことを特徴とするアナログディ
ジタル変換器。
2. A select switch for selecting one analog input from a plurality of analog inputs, a sampling switch adapted to sample the selected analog input and to switch between the selected analog input and a reference voltage for comparison. A switch and a sampled analog input or a switched comparison reference voltage are input, and a plurality of stages of chopper amplifiers are provided. A comparator that is provided for a fixed period of time before the end and outputs a comparison signal between the sampled analog input and the reference voltage for comparison, wherein the selected analog input is a bias signal to the chopper amplifier. After it is no longer given Serial analog-to-digital converter, characterized in that so as to turn off until the sampling end of the analog input.
JP2022930A 1990-01-31 1990-01-31 Analog-to-digital converter Expired - Fee Related JP2725424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022930A JP2725424B2 (en) 1990-01-31 1990-01-31 Analog-to-digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022930A JP2725424B2 (en) 1990-01-31 1990-01-31 Analog-to-digital converter

Publications (2)

Publication Number Publication Date
JPH03227127A JPH03227127A (en) 1991-10-08
JP2725424B2 true JP2725424B2 (en) 1998-03-11

Family

ID=12096349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022930A Expired - Fee Related JP2725424B2 (en) 1990-01-31 1990-01-31 Analog-to-digital converter

Country Status (1)

Country Link
JP (1) JP2725424B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628339B2 (en) * 1984-02-29 1994-04-13 富士通株式会社 Analog-to-digital converter

Also Published As

Publication number Publication date
JPH03227127A (en) 1991-10-08

Similar Documents

Publication Publication Date Title
JPH05218868A (en) Multistage a/d converter
US5572212A (en) Pipelined analog to digital converter
JPH06112827A (en) Semi-flash type a/d converter
US4099173A (en) Digitally sampled high speed analog to digital converter
US7298800B2 (en) Analog signal control method, analog signal controller, and automatic gain controller
JP2725424B2 (en) Analog-to-digital converter
US4924224A (en) High-accuracy A/D converter
JP3560433B2 (en) A / D converter
JPS6029028A (en) High speed analog-digital converting circuit
JP2638814B2 (en) Parallel A / D converter
JPS6228892B2 (en)
JPH0526372B2 (en)
JPH0936741A (en) Analog/digital converting circuit
JPS5940327B2 (en) Offset compensation method
JPS6331224A (en) Accuracy improving system for a/d conversion sample value
JPS61208386A (en) Analog-digital converting device for video signal
JPS63173420A (en) Analog/digital converter
SU1096674A2 (en) Shaft turn angle encoder
JP3431760B2 (en) AD converter
JPH0983363A (en) A/d converting circuit
SU1656682A1 (en) Movement-to-digital converter
SU1539706A1 (en) Digital seismic station
JPS59140720A (en) Analog and digital converting circuit
JPS605396Y2 (en) analog output circuit
JPS63100382A (en) Wire disconnection detecting method

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees