JP2725058B2 - Ｕ／ｂ変換回路 - Google Patents
Ｕ／ｂ変換回路Info
- Publication number
- JP2725058B2 JP2725058B2 JP16065689A JP16065689A JP2725058B2 JP 2725058 B2 JP2725058 B2 JP 2725058B2 JP 16065689 A JP16065689 A JP 16065689A JP 16065689 A JP16065689 A JP 16065689A JP 2725058 B2 JP2725058 B2 JP 2725058B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔概要〕 ユニポーラ信号をバイポーラ信号に変換するためのU/
B変換回路に関し、 消費電力が小さくかつ小型化が容易であるとともに、
低コスト化が可能なU/B変換回路を提供することを目的
とし、 第１の入力信号と第２の入力信号とをそれぞれ反転増
幅して出力する２個のバッファ回路を有するCMOSバッフ
ァICと、該バッファ回路の出力を合成する抵抗回路と、
該抵抗回路の中点に接続されたコンデンサと、ベースを
該コンデンサの出力側に接続されコレクタに定電圧を供
給されエミッタを定インピーダンスを経て接地されたト
ランジスタとを有し、前記第１および第２の入力信号と
して入力NRZ信号をNRZ/RZ変換した▲▼信号と−R
Z信号とを与えたとき、前記トランジスタのエミッタ出
力に該NRZ信号を変換したバイポーラ信号を得ることに
よって構成する。
B変換回路に関し、 消費電力が小さくかつ小型化が容易であるとともに、
低コスト化が可能なU/B変換回路を提供することを目的
とし、 第１の入力信号と第２の入力信号とをそれぞれ反転増
幅して出力する２個のバッファ回路を有するCMOSバッフ
ァICと、該バッファ回路の出力を合成する抵抗回路と、
該抵抗回路の中点に接続されたコンデンサと、ベースを
該コンデンサの出力側に接続されコレクタに定電圧を供
給されエミッタを定インピーダンスを経て接地されたト
ランジスタとを有し、前記第１および第２の入力信号と
して入力NRZ信号をNRZ/RZ変換した▲▼信号と−R
Z信号とを与えたとき、前記トランジスタのエミッタ出
力に該NRZ信号を変換したバイポーラ信号を得ることに
よって構成する。
本発明は、ユニポーラ信号をバイポーラ信号に変換す
るためのU/B変換回路に関するものである。
るためのU/B変換回路に関するものである。
通信機器等においては、ユニポーラ信号をバイポーラ
信号に変換する必要が生じることが多く、そのためU/B
変換回路が広く用いられている。
信号に変換する必要が生じることが多く、そのためU/B
変換回路が広く用いられている。
このようなU/B変換回路は、できるだけ小型，低消費
電力であるとともに、低コストであることが要望され
る。
電力であるとともに、低コストであることが要望され
る。
従来のU/B変換回路は通常、トランスによって入力側
と直流的にセパレートとして出力を取り出す回路を用
い、これと他の回路とを組み合わせることによって構成
されている。
と直流的にセパレートとして出力を取り出す回路を用
い、これと他の回路とを組み合わせることによって構成
されている。
第４図は従来のU/B変換回路を示したものである。入
力NRZ信号は図示されないNRZ/RZ変換回路を経て、＋RZ
信号，▲▼信号，−RZ信号，▲▼信号に分
解される。31は合成回路であって差動増幅器を主体とし
て構成されており、▲▼信号，＋RZ信号，−RZ信
号，▲▼信号を合成して出力信号を発生する。ト
ランス32は合成回路31の出力回路として設けられている
ものであって、合成回路31と定インピーダンス負荷33と
のインピーダンスマッチングをとるとともに、合成回路
31側と直流的に分離して、出力バイポーラ信号における
中心値を０レベルに固定するために用いられている。
力NRZ信号は図示されないNRZ/RZ変換回路を経て、＋RZ
信号，▲▼信号，−RZ信号，▲▼信号に分
解される。31は合成回路であって差動増幅器を主体とし
て構成されており、▲▼信号，＋RZ信号，−RZ信
号，▲▼信号を合成して出力信号を発生する。ト
ランス32は合成回路31の出力回路として設けられている
ものであって、合成回路31と定インピーダンス負荷33と
のインピーダンスマッチングをとるとともに、合成回路
31側と直流的に分離して、出力バイポーラ信号における
中心値を０レベルに固定するために用いられている。
通信機器等における信号処理回路は、回路規模の増
大、回路構成の複雑化等に伴って、次第に小型化，低消
費電力化および低コスト化が要求されるようになってい
る。
大、回路構成の複雑化等に伴って、次第に小型化，低消
費電力化および低コスト化が要求されるようになってい
る。
しかしながら第４図に示されたような従来のU/B変換
回路は、増幅回路に差動増幅器を使用しているので構成
が複雑化し消費電力が大きい。また出力回路にトランス
を使用しているので、小型化が困難であるとともに低コ
スト化に限度があるという問題があった。
回路は、増幅回路に差動増幅器を使用しているので構成
が複雑化し消費電力が大きい。また出力回路にトランス
を使用しているので、小型化が困難であるとともに低コ
スト化に限度があるという問題があった。
本発明はこのような従来技術の課題を解決しようとす
るものであって、CMOSバッファICを用いてU/B変換回路
を構成することによって、消費電力が小さくかつ小型化
が容易であるとともに、低コスト化が可能なU/B変換回
路を提供することを目的としている。
るものであって、CMOSバッファICを用いてU/B変換回路
を構成することによって、消費電力が小さくかつ小型化
が容易であるとともに、低コスト化が可能なU/B変換回
路を提供することを目的としている。
本発明は第１図にその原理的構成を示すように、CMOS
バッファIC11と、抵抗回路14,15と、コンデンサ16と、
トランジスタ17とを有し、第１および第２の入力信号と
して入力NRZ信号をNRZ/RZ変換した▲▼信号と−R
Z信号とを与えたとき、前記トランジスタ17のエミッタ
出力に該NRZ信号を変換したバイポーラ信号を得るもの
である。
バッファIC11と、抵抗回路14,15と、コンデンサ16と、
トランジスタ17とを有し、第１および第２の入力信号と
して入力NRZ信号をNRZ/RZ変換した▲▼信号と−R
Z信号とを与えたとき、前記トランジスタ17のエミッタ
出力に該NRZ信号を変換したバイポーラ信号を得るもの
である。
ここでCMOSバッファIC11は２個のバッファ回路12,13
を有し、第１の入力信号と第２の入力信号とをそれぞれ
反転増幅して出力するものである。
を有し、第１の入力信号と第２の入力信号とをそれぞれ
反転増幅して出力するものである。
このバッファ回路12,13の出力を抵抗回路14,15によっ
て合成する。
て合成する。
この抵抗回路14,15の接続点とトランジスタ17のベー
ス間にコンデンサ16を接続して、両者を直流的に分離す
る。
ス間にコンデンサ16を接続して、両者を直流的に分離す
る。
コレクタに定電圧を供給されエミッタを定インピーダ
ンス20を経て接地されているトランジスタ17のベースを
このコンデンサの出力側に接続し、定インピーダンス20
から出力を取り出す。
ンス20を経て接地されているトランジスタ17のベースを
このコンデンサの出力側に接続し、定インピーダンス20
から出力を取り出す。
本発明のU/B変換回路においては、入力NRZ信号をNRZ/
RZ変換して得られた▲▼信号を第１の入力信号と
して、−RZ信号を第２の入力信号として与えられる。
RZ変換して得られた▲▼信号を第１の入力信号と
して、−RZ信号を第２の入力信号として与えられる。
CMOSバッファIC11は２個のバッファ回路12,13を有
し、第１の入力信号として与えられた▲▼信号
と、第２の入力信号として与えられた−RZ信号とをそれ
ぞれ反転増幅して出力を発生する。
し、第１の入力信号として与えられた▲▼信号
と、第２の入力信号として与えられた−RZ信号とをそれ
ぞれ反転増幅して出力を発生する。
両バッファ回路12,13の出力信号は抵抗回路14,15で結
合されている。これによって▲▼信号と−RZ信号
とをそれぞれ反転した、＋RZ信号と▲▼信号とを
合成した出力を抵抗回路14,15の接続点に発生する。
合されている。これによって▲▼信号と−RZ信号
とをそれぞれ反転した、＋RZ信号と▲▼信号とを
合成した出力を抵抗回路14,15の接続点に発生する。
抵抗回路14,15の接続点に発生した信号は、コンデン
サ16を経て直流分をカットされ、トランジスタ17のベー
スに加えられる。
サ16を経て直流分をカットされ、トランジスタ17のベー
スに加えられる。
トランジスタ17はコレクタに定電圧を供給されエミッ
タを定インピーダンス20を経て接地されることによっ
て、エミッタフォロァとして動作するが、エミッタを接
地されているので、無入力時のエミッタ出力レベルは０
レベル（接地電位）に固定されている。従ってエミッタ
出力信号として、中心値を接地電位に固定された＋RZ信
号と▲▼信号との合成信号を所望のバイポーラ信
号出力として得る。
タを定インピーダンス20を経て接地されることによっ
て、エミッタフォロァとして動作するが、エミッタを接
地されているので、無入力時のエミッタ出力レベルは０
レベル（接地電位）に固定されている。従ってエミッタ
出力信号として、中心値を接地電位に固定された＋RZ信
号と▲▼信号との合成信号を所望のバイポーラ信
号出力として得る。
第２図は本発明の実施例を示す回路図である。
11はCMOSバッファICであって、２個のバッファ回路1
2,13を有しており、定電圧回路18から電源を供給されて
動作する。各バッファ回路12,13の出力は抵抗14,15を介
して結合され、コンデンサ16を経てトランジスタ17のベ
ーサに接続される。トランジスタ17はコレクタを直接定
電圧回路18に接続され、ベースを抵抗19を経て定電圧回
路18に接続され、エミッタを抵抗21,22,23からなる定イ
ンピーダンス回路20を経て接地されている。これによっ
てトランジスタ17のエミッタ側のインピーダンスが一定
の定インピーダンス値、例えば75オームになるように構
成されている。トランジスタ17はエミッタフォロァ回路
として動作し、その出力は減衰回路を構成する定インピ
ーダンス回路20を経て取り出される。
2,13を有しており、定電圧回路18から電源を供給されて
動作する。各バッファ回路12,13の出力は抵抗14,15を介
して結合され、コンデンサ16を経てトランジスタ17のベ
ーサに接続される。トランジスタ17はコレクタを直接定
電圧回路18に接続され、ベースを抵抗19を経て定電圧回
路18に接続され、エミッタを抵抗21,22,23からなる定イ
ンピーダンス回路20を経て接地されている。これによっ
てトランジスタ17のエミッタ側のインピーダンスが一定
の定インピーダンス値、例えば75オームになるように構
成されている。トランジスタ17はエミッタフォロァ回路
として動作し、その出力は減衰回路を構成する定インピ
ーダンス回路20を経て取り出される。
第３図は第２図の実施例の動作を説明するタイミング
チャートである。
チャートである。
NRZ信号からなる入力信号は図示されないNRZ/RZ変換
回路を経て、入力信号に対応する▲▼信号と−
RZ信号とに変換されて、第２図の回路に入力される。
▲▼信号と−RZ信号は、CMOSバッファIC11を
構成するそれぞれのバッファ回路12,13を経ることによ
って、それぞれ反転されて＋RZ信号および▲▼
信号として出力される。
回路を経て、入力信号に対応する▲▼信号と−
RZ信号とに変換されて、第２図の回路に入力される。
▲▼信号と−RZ信号は、CMOSバッファIC11を
構成するそれぞれのバッファ回路12,13を経ることによ
って、それぞれ反転されて＋RZ信号および▲▼
信号として出力される。
信号，は抵抗14,15からなる回路で結合され、コ
ンデンサ16を経てトランジスタ17のベースに入力され
る。これによってトランジスタ17からなるエミッタフォ
ロァ回路は、無入力時の出力レベルを中心として、＋RZ
信号に応じて正方向に、▲▼信号に応じて負
方向にそれぞれ等しい振幅で変化するバイポーラ信号か
らなる出力信号を発生する。
ンデンサ16を経てトランジスタ17のベースに入力され
る。これによってトランジスタ17からなるエミッタフォ
ロァ回路は、無入力時の出力レベルを中心として、＋RZ
信号に応じて正方向に、▲▼信号に応じて負
方向にそれぞれ等しい振幅で変化するバイポーラ信号か
らなる出力信号を発生する。
以上説明したように本発明によれば、トランスを使用
することなくユニポーラ／バイポーラ変換を行って、ユ
ニポーラ信号からバイポーラ信号を得ることができる。
することなくユニポーラ／バイポーラ変換を行って、ユ
ニポーラ信号からバイポーラ信号を得ることができる。
本発明によればCMOSバッファICを用いてU/B変換回路
を構成したので、、U/B変換回路を小型化，低消費電力
化することができるとともに、低コスト化することが可
能となる。
を構成したので、、U/B変換回路を小型化，低消費電力
化することができるとともに、低コスト化することが可
能となる。
第１図は本発明の原理的構成を示す図、第２図は本発明
の実施例の構成を示す図、第３図は実施例の動作を説明
するタイミングチャート、第４図は従来のU/B変換回路
の構成を示す図である。 11はCMOSバッファIC、12,13はバッファ回路、14,15は抵
抗回路、16はコンデンサ、17はトランジスタ、20は定イ
ンピーダンス回路である。
の実施例の構成を示す図、第３図は実施例の動作を説明
するタイミングチャート、第４図は従来のU/B変換回路
の構成を示す図である。 11はCMOSバッファIC、12,13はバッファ回路、14,15は抵
抗回路、16はコンデンサ、17はトランジスタ、20は定イ
ンピーダンス回路である。
Claims (1)
- 【請求項１】第１の入力信号と第２の入力信号とをそれ
ぞれ反転増幅して出力する２個のバッファ回路（12,1
3）を有するCMOSバッファIC（11）と、 該バッファ回路（12,13）の出力を合成する抵抗回路（1
4,15）と、 該抵抗回路（14,15）の中点に接続されたコンデンサ（1
6）と、 ベースを該コンデンサ（16）の出力側に接続されコレク
タに定電圧を供給されエミッタを定インピーダンス（2
0）を経て接地されたトランジスタ（17）とを有し、 前記第１および第２の入力信号として入力NRZ信号をNRZ
/RZ変換した▲▼信号と−RZ信号とを与えたと
き、前記トランジスタ（17）のエミッタ出力に該NRZ信
号を変換したバイポーラ信号を得ることを特徴とするU/
B変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16065689A JP2725058B2 (ja) | 1989-06-26 | 1989-06-26 | Ｕ／ｂ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16065689A JP2725058B2 (ja) | 1989-06-26 | 1989-06-26 | Ｕ／ｂ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0327622A JPH0327622A (ja) | 1991-02-06 |
| JP2725058B2 true JP2725058B2 (ja) | 1998-03-09 |
Family
ID=15719653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16065689A Expired - Lifetime JP2725058B2 (ja) | 1989-06-26 | 1989-06-26 | Ｕ／ｂ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2725058B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3943569B2 (ja) | 2004-11-30 | 2007-07-11 | 富士通株式会社 | パルス極性変調回路 |
| JP5741296B2 (ja) | 2011-08-01 | 2015-07-01 | 富士通株式会社 | 通信装置 |
| JP5790519B2 (ja) | 2012-01-26 | 2015-10-07 | 富士通株式会社 | 通信装置 |
-
1989
- 1989-06-26 JP JP16065689A patent/JP2725058B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0327622A (ja) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734265B2 (ja) | エレクトレット・コンデンサ・マイクロフォン用増幅回路 | |
| EP0664605B1 (en) | Amplifier device | |
| US5789973A (en) | Resistorless operational transconductance amplifier circuit | |
| JP2954299B2 (ja) | 不平衡アナログ電気信号を完全差動平衡信号に変換する装置 | |
| CN212726952U (zh) | 用于麦克风差分输入转单端输出的放大电路 | |
| EP0173288A3 (en) | Voltage level converting circuit | |
| ATE341920T1 (de) | Mikrofon mit zugeordnetem verstärker | |
| JP2725058B2 (ja) | Ｕ／ｂ変換回路 | |
| EP1017193A3 (en) | Multiplexer | |
| JP2516706B2 (ja) | アンプ | |
| TW521486B (en) | Apparatus and method for electric signal amplification | |
| JP2658950B2 (ja) | 光アナログ伝送用受信回路 | |
| JP2529354B2 (ja) | 電圧変換回路 | |
| US3558925A (en) | Low ripple double demodulator subject to integration | |
| JP3235709B2 (ja) | 回路アイソレーション方式 | |
| JPH0420532B2 (ja) | ||
| JP2574356Y2 (ja) | Ｆｍ受信機のｆｍ復調器 | |
| US20190348991A1 (en) | Signal processing circuit | |
| CA2065635A1 (en) | Transistor direct-coupled amplifier | |
| JPS6165513A (ja) | ロ−パスフイルタ回路 | |
| JPS62107534A (ja) | 中継器電源回路 | |
| JP2580314Y2 (ja) | Ｆ―ｖ変換器 | |
| JP2568755B2 (ja) | ミュート回路 | |
| JPH0614187A (ja) | スキャナ装置 | |
| JPS60163578A (ja) | クランプ回路 |