JP2724898B2 - Bidirectional 2-terminal thyristor - Google Patents

Bidirectional 2-terminal thyristor

Info

Publication number
JP2724898B2
JP2724898B2 JP2010683A JP1068390A JP2724898B2 JP 2724898 B2 JP2724898 B2 JP 2724898B2 JP 2010683 A JP2010683 A JP 2010683A JP 1068390 A JP1068390 A JP 1068390A JP 2724898 B2 JP2724898 B2 JP 2724898B2
Authority
JP
Japan
Prior art keywords
layer
base layer
current
present
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010683A
Other languages
Japanese (ja)
Other versions
JPH03215978A (en
Inventor
鋼一 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010683A priority Critical patent/JP2724898B2/en
Publication of JPH03215978A publication Critical patent/JPH03215978A/en
Application granted granted Critical
Publication of JP2724898B2 publication Critical patent/JP2724898B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は遮断性能にすぐれ、しかも製造容易な両方向
性2端子サイリスタに関するものである。
Description: BACKGROUND OF THE INVENTION The present invention relates to a bidirectional two-terminal thyristor having excellent breaking performance and easy to manufacture.

(従来技術と解決すべき問題点) 第1図の(a)(b)に示す平面図(金属電極M1,M2
絶縁膜Iの図示を省略)および断面図のようなPNPNP(N
PNPN)構造をもつ両方向性2端子サイリスタは、小型安
価であって使用が簡単である等の理由から、雷サージな
どのサージ防護素子として広く使用されている。なお、
この分野において、通常用いられる用語に従えば、Pと
Nの一方を第1の導電型とすれば、他方は第2の導電型
となる。例えば第2図(a)のように被保護電子回路A
の入力回路L1,L2間に2端子サイリスタZを接続し、第
2図(b)のようにその耐圧VBOを越える雷サージ電圧
が侵入したとき直ちにオンするようにして、雷サージを
被保護電子機器Aから側路として保護することが行われ
ている。ところでこの場合雷サージの通過後両方向性2
端子サイリスタZは、第2図(d)の回路電圧E0を遮断
してサージ侵入前の状態に戻ることが必要である。この
ためには回路インピーダンスを第2図(a)のようにR
としたとき、第2図(b)における2端子サイリスタZ
の保持電流IHを満足しなければならない。
(Problems to be Solved with Conventional Technique) Plan views shown in FIGS. 1A and 1B (metal electrodes M 1 , M 2
Insulation film I is not shown) and PNPNP (N
A bidirectional two-terminal thyristor having a (PNPN) structure is widely used as a surge protection element for lightning surge or the like because of its small size, low cost, and simple use. In addition,
In accordance with commonly used terminology in this field, if one of P and N is of the first conductivity type, the other is of the second conductivity type. For example, as shown in FIG.
A two-terminal thyristor Z is connected between the input circuits L 1 and L 2 of FIG. 1 to turn on immediately when a lightning surge voltage exceeding its withstand voltage V BO enters as shown in FIG. Protected electronic device A is protected as a bypass. By the way, in this case, bidirectionality after the passage of lightning surge 2
Terminal thyristor Z, it is necessary to return to break the circuit voltage E 0 of FIG. 2 (d) to the state before the surge intrusion. For this purpose, the circuit impedance is set to R as shown in FIG.
, The two-terminal thyristor Z in FIG.
Holding current I H Must be satisfied.

ところで前記第1図に示す通常のサイリスタ構造にお
いては、周知のように保持電流IHはP1,N1,P,N2,P2等の
各層の不純物濃度,層厚,キャリアライフタイム等によ
って定まるが、通常上記の条件を満足させるように所要
の範囲に入れるためには、製造工程上の精密な制御が要
求され、しかも原材料のばらつき等もあるのでその達成
は容易ではない。
Incidentally, in the ordinary thyristor structure shown in FIG. 1, as is well known, the holding current I H is determined by the impurity concentration, layer thickness, carrier lifetime, etc. of each layer such as P 1 , N 1 , P, N 2 and P 2. Normally, in order to satisfy the above-mentioned conditions, it is not easy to achieve the required range, because precise control in the manufacturing process is required, and there are variations in raw materials.

(発明の目的) 本発明は新規な面(電極)構造による、新しい保持電
流IHの制御手段を提供して製造の容易化を図ると共に、
大きな保持電流IH値を得ることができるようにして遮断
特性の向上を図ったものである。
(Object of the Invention) The present invention provides a new means for controlling the holding current I H by a novel surface (electrode) structure to facilitate the manufacture,
This is to improve the cutoff characteristics by obtaining a large holding current IH value.

(問題点を解決するための本発明の手段) 第3図(a)(b)(c)(d)および(e)は本発
明の一実施例を示す平面図(図では上面の絶縁層I,金属
電極M1を除去している)、そのA−A′部断面図、A−
A′部断面図の要部拡大図、上記平面図におけるB−
B′部断面図、および等価回路であって、本発明の特徴
とするところは次の点にある。
(Means for Solving the Problems of the Present Invention) FIGS. 3 (a), (b), (c), (d) and (e) are plan views showing an embodiment of the present invention (in the figure, an insulating layer on the upper surface). I, and removing the metal electrodes M 1), the a-a 'sectional view, A-
Enlarged view of a main part of a cross-sectional view of A 'part, and B-
The B 'part sectional view and the equivalent circuit, which are features of the present invention, are as follows.

即ちP型基板を共通基板として第3図(b)のように
その一面にN1層(ベース)を設け他面にN2層(ベース)
を設ける。また上記N1層とN2層の上にそれぞれP1層(エ
ミッタ)とP2層(エミッタ)を設ける。そして、N1層と
N2層は、そろぞれP1層又はP2層の複数箇所において、こ
のP1層又はP2層が分離されることなく一体に形成された
状態で突き抜けて表面にそれぞれ露出させると共に、第
3図(a)と(b)のように共通基板の両面に直交する
方向でN1層の露出領域とN2層の露出領域とは相互に重な
ることなく、基盤目状に複数個(第3図(a)において
実線の四角はN1層の露出領域、点線の四角はN2層の領域
を示す)交互に配置されるようにして2端子サイリスタ
T1,T2,T3……を形成する。
That Figure 3 a P-type substrate as a common substrate N 1 layer to the one surface thereof as (b) N 2 layer on the other surface provided (base) (base)
Is provided. Further, a P 1 layer (emitter) and a P 2 layer (emitter) are provided on the N 1 layer and the N 2 layer, respectively. Then, the N 1 layer
N 2 layers, at a plurality of positions of one layer, respectively abacus P or P 2 layer, to expose the respective surfaces penetrates in a condition in which the P 1 layer or P 2 layers are integrally formed without being separated, Figure 3 (a) and (b) without overlapping with each other and the exposed area of the exposed region and the N 2 layers of N 1 layer in a direction perpendicular to both surfaces of the common substrate as a plurality foundation th form ( Figure 3 the exposed region of the solid squares N 1 layer (a), the dotted line box indicates the region of the N 2-layer) so as to be disposed alternately diode thyristor
T 1 , T 2 , T 3 ... Are formed.

そして両面において上記の分離されることなく一体形
成されているP1層と表面に複数箇所で露出したN1層の露
出領域、及び上記の分離されることなく一体に形成され
たP2層と表面に複数箇所で露出したP2層の露出領域を、
それぞれ金属電極M1,M2により短絡してそれぞれ一つの
電極を構成するようにして、N1層とN2層の露出領域にお
いてはNPNP層の4層構造、他の部分においてはPNPNPの
5層構造を有する素子としたことを特徴とするものであ
る。
And the P 1 layer which is integrally formed without being separated on both surfaces and the exposed region of the N 1 layer which is exposed at a plurality of places on the surface, and the P 2 layer which is integrally formed without being separated as described above. the exposed region of the P 2 layer exposed at a plurality of locations on the surface,
Each of the electrodes is short-circuited by the metal electrodes M 1 and M 2 to form one electrode. In the exposed region of the N 1 layer and the N 2 layer, the four-layer structure of the NPNP layer is used, and in the other part, the PNP NP A device having a layered structure is characterized.

このようにすれば第3図(c)に示す2端子サイリス
タT1,T2部分を拡大した図のように、その構造は第1図
に示した通常の両方向性2端子サイリスタと同じである
から同じ動作を行い、例えば第3図(c)中に示す実線
矢印Iの方向に電圧が印加された場合には、2端子サイ
リスタT2が先ずターンオンする。
In this way, the structure is the same as that of the ordinary two-way thyristor shown in FIG. 1 as shown in the enlarged view of the two-terminal thyristors T 1 and T 2 shown in FIG. 3 (c). perform the same operation from, for example, when the voltage in the direction of solid arrow I shown in FIG. 3 (c) is applied, the two-terminal thyristor T 2 is first turned on.

即ちこの構造においては、相隣る2端子サイリスタ同
士例えばT1,T2で通常の両方向性2端子サイリスタを形
成し、しかも各2端子サイリスタは画面においてそれぞ
れ金属電極M1,M2によって短絡されているため、電圧が
印加されたとき各2端子サイリスタの内の最もターンオ
ンし易いものが最初にターンオンし、これによって相隣
る他の周方向2端子サイリスタのN2,P層にそれぞれゲー
ト電流が流出入するため、これもターンオンして以後順
次ターンオン領域は素子の全面に拡がることになる。例
えば第3図(a)に示す単方向2端子サイリスタT2,T3
を含む断面図第3図(d)において、2端子サイリスタ
T2が最初にターンオンした場合を考えると、第3図
(e)の等価回路図のように単方向2端子サイリスタT3
のN2層とP層に、横方向抵抗を介してゲート電流I9が流
出入するので単方向2端子サイリスタT3もターンオンす
る。
That is, in this structure, adjacent two-terminal thyristors form a normal bidirectional two-terminal thyristor, for example, at T 1 and T 2 , and each two-terminal thyristor is short-circuited by a metal electrode M 1 and M 2 on the screen. Therefore, when a voltage is applied, one of the two-terminal thyristors which is most likely to be turned on first turns on first, which causes the gate current to flow to the N 2 and P layers of the adjacent circumferential two-terminal thyristors, respectively. Is turned on, so that the turn-on region sequentially spreads over the entire surface of the device. For example, the unidirectional two-terminal thyristors T 2 and T 3 shown in FIG.
In FIG. 3 (d), a two-terminal thyristor
Considering the case where T 2 is first turned on, the third view unidirectional as an equivalent circuit diagram of (e) 2-terminal thyristor T 3
To the N 2 layer and the P layer, the gate current I 9 via the lateral resistance flows in and out unidirectional diode thyristor T 3 is also turned on.

以上のことは第3図(a)の平面図のどの部分におい
ても成立するから、前記したように一部分がターンオン
すればターンオン領域は全面に拡がることになる。また
第3図(c)中の点線矢印Iのように逆な電圧が印加さ
れた場合にも、構造が対称であるから、全く同じ動作を
行う。
Since the above is true in any part of the plan view of FIG. 3 (a), if a part is turned on as described above, the turn-on region extends over the entire surface. Further, even when an opposite voltage is applied as shown by a dotted arrow I in FIG. 3 (c), the same operation is performed because the structure is symmetric.

従って本発明の構造を両方向2端子サイリスタとして
動作することは明らかであり、本発明の構造とすること
によって、本発明の目的とする遮断特性に大きく関係す
る保持電流の制御を容易に行いうる。
Therefore, it is clear that the structure of the present invention operates as a two-way two-terminal thyristor, and by using the structure of the present invention, it is possible to easily control the holding current largely related to the cutoff characteristic aimed at by the present invention.

次に本発明の構造が保持電流の制御に有用であること
を、第4図(a)に示す本発明素子の部分簡略図および
導通状態における電子と正孔の釣合いを示す図によって
説明する。
Next, the fact that the structure of the present invention is useful for controlling the holding current will be described with reference to FIG. 4 (a), which is a partial simplified diagram of the device of the present invention and a diagram showing the balance between electrons and holes in a conductive state.

第4図(a)においてLをP1,N1層の短絡部分の長
さ、lを短絡部分が影響する実効距離とする。また第4
図(b)においてIを単方向2端子サイリスタを流れて
いる全電流、Ilを短絡部分に流れている電流、ICOを漏
洩電流、αNを構成トランジスタN1,P,N2およびP2,
N2,P層の電流増幅率とする。
In FIG. 4 (a), L is the length of the short-circuit portion of the P 1 and N 1 layers, and l is the effective distance affected by the short-circuit portion. The fourth
Total current flowing through the unidirectional diode thyristor to I in FIG. (B), the current flowing through the short to I l, the leakage current I CO, alpha N, constitute the alpha P transistors N 1, P, N 2 and P 2 ,
N 2 is the current amplification factor of the P layer.

そこでN2層における電子電流(第4図(b)図中の実
線)と正孔電流(第4図(b)図中の点線)の釣合いを
考えると、本発明の構造では (1−α)(I−Il)=αNI−Il+ICO となり、これを整理すると、 となる。一方短絡部分のない2端子サイリスタの場合に
で与えられる。また電流増幅率のαPは電流Iに依
存し、電流の低下によって低下することが公知であり、
しかもαP=1を維持できない電流がIHであること
も公知である。
Therefore, considering the balance between the electron current (solid line in FIG. 4 (b)) and the hole current (dotted line in FIG. 4 (b)) in the N 2 layer, the structure of the present invention requires (1-α) P ) (I−I l ) = α N I−I l + I CO . Becomes On the other hand, in the case of a two-terminal thyristor without a short circuit, Given by It is known that the current amplification factors α P and α N depend on the current I and decrease as the current decreases.
It is also known that the current that cannot maintain α P , α N = 1 is I H.

従って以上を考慮して(1)(2)式を比較すれば判
るように、本発明の場合には短絡部分のない2端子サイ
リスタに比べて、電流増幅率αだけ低下、即ちIl/Iの関数として電流増幅率αが低下
することが判る。
Therefore, as can be seen by comparing the expressions (1) and (2) in consideration of the above, in the case of the present invention, the current amplification factor α P is larger than that of the two-terminal thyristor having no short-circuit portion. It can be seen that the current amplification factor α P decreases as a function of I l / I.

以上からIl/Iの関数として電流増幅率αが低下し、
保持電流IHが増大することが明らかであるが、全電流I
は例えば第1図(a)のN1層が表面に露出する部分の面
積の和に比例し、短絡部分に流れる電流Ilは、短絡部分
の境界の長さLと短絡部分からの有効距離l(例えば第
4図(a)のN2層の横方向抵抗等に関係する)との積で
定まる。従って各層の不純物分布,厚み等が定まれば保
持電流IHの増加分はLに比例することになる。
From the above, the current amplification rate α P decreases as a function of I l / I,
Obviously, the holding current I H increases, but the total current I H
For example N 1 layer of FIG. 1 (a) is proportional to the sum of the area of the portion exposed on the surface, the current I l flowing through the short, the effective distance from the length L and the short-circuit portion of the boundary of the short-circuit portion determined by the product of the l (e.g. FIG. 4 (relating to lateral resistance of N 2 layer a)). Therefore impurity distribution of each layer, the increase in the holding current I H If the thickness or the like Sadamare is proportional to L.

以上のことは本発明が有効面積従って電流容量を同一
としながら、短絡部分の有効長L例えば第3図におけN1
層の露出領域の総和を大にして、保持電流IHを制御する
のに有効な構造と云え、これから従来のような精密なプ
ロセス技術などを要求されることはなくIHを大として遮
断性能のよいサージ防護素子を提供できる。
The above is based on the fact that the present invention makes the effective area and therefore the current capacity the same, and the effective length L of the short-circuit portion, for example, N 1 in FIG.
And the sum of the exposed areas of the layer to a large holding current I be said to be an effective structure for controlling the H, interrupting performance I H not be required and the like from now as in the prior art precision process technology as a large A good surge protection element can be provided.

これに加えて第3図に示したように本発明の構造で
は、第1図に示した通常の構造のものに比較して、或る
一方向の導通の場合に導通領域が分散される。このこと
は本発明の場合導通時の電力損失の分散となるので、電
流容量の増大を得る利点を生む。
In addition, as shown in FIG. 3, in the structure of the present invention, as compared with the structure of the ordinary structure shown in FIG. In the case of the present invention, this results in the dispersion of the power loss at the time of conduction, so that there is an advantage that the current capacity can be increased.

以上本発明を一実施例によって説明したが、例えば第
5図に示す本発明の他の実施例平面図(絶縁膜I、金属
電極M1,M2などの図示を省略)およびそのA−A′部に
おける断面図のように、本発明の要旨を逸脱しない範囲
内において、露出部分の形状,数などを変えることがで
き、また導電型を以上と逆にすることができる。
Above While the present invention has been an exemplary embodiment described, for example, another embodiment of a plan view of the invention shown in FIG. 5 (insulating film I, not shown, such as metal electrodes M 1, M 2) and its A-A As shown in the cross-sectional view of the 'part, the shape and number of the exposed portions can be changed and the conductivity type can be reversed without departing from the gist of the present invention.

また以上の説明では電極面から透視した状態におい
て、一面の露出ベース領域が他面の露出ベース領域と重
ならないようにした説明をしたが、目的によっては外周
部分に形成された露出ベース領域の一部で重なることが
あってもよい。
In the above description, the exposed base region on one surface is not overlapped with the exposed base region on the other surface in a state of being seen through from the electrode surface. The parts may overlap.

また実際の素子においては信頼性確保などのために通
常用いられている構造を適用できることは云うまでもな
い。
Needless to say, a structure usually used for securing reliability and the like can be applied to an actual device.

(発明の効果) 以上の説明から明らかなように本発明によれば、雷サ
ージなどのサージ防護素子として好適する遮断特性のよ
い素子を容易に製造できる。
(Effects of the Invention) As is clear from the above description, according to the present invention, it is possible to easily manufacture an element having good cutoff characteristics suitable as a surge protection element for a lightning surge or the like.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)(b)は従来素子の平面図および断面図、
第2図(a)(b)はサージ防護の一例を示す回路図お
よびサージ防護素子の電圧電流特性例図、第3図(a)
(b)(c)(d)(e)は本発明の一実施例を示す平
面図、そのA−A′部断面図、その要部拡大断面図、平
面図、B−B′部断面図および等価回路図、第4図
(a)(b)は本発明素子の動作説明のための斜視図お
よびその要部断面図、第5図(a)(b)は本発明の他
の実施例を示す平面図およびそのA−A′部断面図であ
る。
1 (a) and 1 (b) are a plan view and a sectional view of a conventional element,
FIGS. 2 (a) and 2 (b) are circuit diagrams showing an example of surge protection, and voltage / current characteristics of a surge protection element, and FIG. 3 (a).
(B), (c), (d), and (e) are plan views showing an embodiment of the present invention, a sectional view taken along the line AA ', an enlarged sectional view of a main portion thereof, a plan view, a sectional view taken along the line BB'. 4 (a) and 4 (b) are perspective views for explaining the operation of the device of the present invention and sectional views of main parts thereof, and FIGS. 5 (a) and 5 (b) are other embodiments of the present invention. And a sectional view taken along line AA 'of FIG.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1の導電型の半導体層が共通基板として
用いられ、該共通基板の一方の両側に形成された第2の
導電型の第1のベース層と、該第1のベース層上に第1
の導電型の第1のエミッタ層とが形成されると共に、該
共通基板の他方の両側に形成された第2の導電型の第2
のベース層と、該第2のベース層上に第1の導電型の第
2のエミッタ層とが形成され、 前記第1のベース層は前記第1のエミッタ層が分離され
ることなく一体形成が維持されるように該第1のエミッ
タ層を突き抜けて複数個の露出領域が形成されると共
に、前記第2のベース層は前記第2のエミッタ層が分離
されることなく一体形成が維持されるように該第2のエ
ミッタ層を突き抜けて複数個の露出領域が形成され、 前記一方の面側では前記第1のベース層の前記複数個の
露出領域と前記分離されることなしに一体形成された前
記第1のエミッタ層とに接するように一方の電極が形成
され、前記他方の両側では前記第2のベース層の前記複
数個の露出領域と前記分離されることなしに一体形成さ
れた前記第2のエミッタ層とに接するように他方の電極
が形成され、 前記第1のベース層の前記一方の電極と接する前記複数
個の露出領域と、前記第2のベース層の前記他方の電極
と接する前記複数個の露出領域とは、前記共通基板の一
方の面と他方の面に直交する方向で相互に重ならないよ
うに構成された両方向性2端子サイリイタ。
A first conductive type semiconductor layer used as a common substrate; a second conductive type first base layer formed on one side of the common substrate; and a first base layer. First on
And a second emitter of a second conductivity type formed on both sides of the other side of the common substrate.
And a second emitter layer of a first conductivity type is formed on the second base layer, and the first base layer is integrally formed without separating the first emitter layer. A plurality of exposed regions are formed penetrating the first emitter layer so that the second emitter layer is maintained, and the second base layer is integrally formed without separating the second emitter layer. A plurality of exposed regions penetrating the second emitter layer so as to be integrally formed without being separated from the plurality of exposed regions of the first base layer on the one surface side One electrode is formed so as to be in contact with the first emitter layer, and the other side is integrally formed with the plurality of exposed regions of the second base layer without being separated from each other. In contact with the second emitter layer One electrode of the first base layer, the plurality of exposed regions in contact with the one electrode, and the plurality of exposed regions in contact with the other electrode of the second base layer, A bidirectional two-terminal thyristor configured so as not to overlap with each other in a direction perpendicular to one surface and the other surface of the common substrate.
JP2010683A 1990-01-22 1990-01-22 Bidirectional 2-terminal thyristor Expired - Fee Related JP2724898B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010683A JP2724898B2 (en) 1990-01-22 1990-01-22 Bidirectional 2-terminal thyristor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010683A JP2724898B2 (en) 1990-01-22 1990-01-22 Bidirectional 2-terminal thyristor

Publications (2)

Publication Number Publication Date
JPH03215978A JPH03215978A (en) 1991-09-20
JP2724898B2 true JP2724898B2 (en) 1998-03-09

Family

ID=11757063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010683A Expired - Fee Related JP2724898B2 (en) 1990-01-22 1990-01-22 Bidirectional 2-terminal thyristor

Country Status (1)

Country Link
JP (1) JP2724898B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368209A (en) * 2001-06-04 2002-12-20 Shindengen Electric Mfg Co Ltd Bidirectional two-terminal thyristor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109386A (en) * 1978-02-15 1979-08-27 Nec Home Electronics Ltd Manufacture for silicon symmetrical switch
JPS5562768A (en) * 1978-11-06 1980-05-12 Hitachi Ltd Semiconductor device
JPS5678362U (en) * 1979-11-14 1981-06-25
JPH0666464B2 (en) * 1987-12-25 1994-08-24 富士電機株式会社 Bidirectional semiconductor switching element

Also Published As

Publication number Publication date
JPH03215978A (en) 1991-09-20

Similar Documents

Publication Publication Date Title
JP2638462B2 (en) Semiconductor device
JP2722453B2 (en) Semiconductor device
JP2724898B2 (en) Bidirectional 2-terminal thyristor
JP3142617B2 (en) Surge protection element
US3958268A (en) Thyristor highly proof against time rate of change of voltage
US5608236A (en) Semiconductor device
JP2504498B2 (en) Semiconductor device
JP3038722B2 (en) Junction type field effect transistor
JPH0685437B2 (en) Bidirectional 2-terminal thyristor
JP2881907B2 (en) Power semiconductor device
JP2802970B2 (en) Planar type two-terminal bidirectional thyristor
JP3046423B2 (en) Surge protection element
JPH01171273A (en) Bidirectional semiconductor switching element
JP2903452B2 (en) Field effect transistor
JPH0682834B2 (en) Surge protection device
JPH0614546B2 (en) Compound thyristor
KR100291540B1 (en) Input / output protection circuit
JP3594725B2 (en) Semiconductor device protection circuit
JP3085482B2 (en) Surge protection element
JPH05235379A (en) Diode element for protection
JPH0685436B2 (en) Bidirectional thyristor
JP3222500B2 (en) Bidirectional high voltage semiconductor device
JPH0682835B2 (en) Surge protection device
JPS6132561A (en) Electrostatic breakdown preventive element
JPH07112043B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081205

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091205

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees