JP2722639B2 - 集積回路パッケージ - Google Patents
集積回路パッケージInfo
- Publication number
- JP2722639B2 JP2722639B2 JP1086975A JP8697589A JP2722639B2 JP 2722639 B2 JP2722639 B2 JP 2722639B2 JP 1086975 A JP1086975 A JP 1086975A JP 8697589 A JP8697589 A JP 8697589A JP 2722639 B2 JP2722639 B2 JP 2722639B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit package
- holder
- pins
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばPGA（ピングリッドアレイ）等に使
用して好適な集積回路パッケージに関するものである。
用して好適な集積回路パッケージに関するものである。
近年、LSIの高集積化，高速化の進展に伴いアクセス
用の入出力ピン数が増加しており、このためLSIを収納
する集積回路パッケージのピン数も増加している。
用の入出力ピン数が増加しており、このためLSIを収納
する集積回路パッケージのピン数も増加している。
従来、この種の集積回路パッケージとしては第５図に
示すようなものが採用されている。これを同図に基づい
て説明すると、同図において、符号１で示すものはその
内部にLSI（図示せず）を有して一側に多数のI/Oピン２
が突出するセラミック基板である。
示すようなものが採用されている。これを同図に基づい
て説明すると、同図において、符号１で示すものはその
内部にLSI（図示せず）を有して一側に多数のI/Oピン２
が突出するセラミック基板である。
このように構成されたパッケージは、例えばプリント
配線板（図示せず）にI/Oピン２を各パッド（図示せ
ず）に接続することにより表面実装される。
配線板（図示せず）にI/Oピン２を各パッド（図示せ
ず）に接続することにより表面実装される。
〔発明が解決しようとする課題〕 ところで、従来の集積回路パッケージにおいては、セ
ラミック基板１から下方に突出するI/Oピン２の数が多
くなる（100ピン以上のI/Oピン２をもつ場合）と、表面
実装時に第５図に示すようにI/Oピン２が曲がり易くな
り、各I/Oピン２の先端位置精度にばらつきが発生して
いた。このことは、特にパッケージ外形が大型化（縦横
寸法が30mm以上のパッケージサイズをもつ場合）した場
合には、反り変形によって無視することはできなかっ
た。この結果、表面実装時にはI/Oピン２とプリント配
線板（図示せず）の接続が確実に行われず、パッケージ
実装上の信頼性が低下するという問題があった。
ラミック基板１から下方に突出するI/Oピン２の数が多
くなる（100ピン以上のI/Oピン２をもつ場合）と、表面
実装時に第５図に示すようにI/Oピン２が曲がり易くな
り、各I/Oピン２の先端位置精度にばらつきが発生して
いた。このことは、特にパッケージ外形が大型化（縦横
寸法が30mm以上のパッケージサイズをもつ場合）した場
合には、反り変形によって無視することはできなかっ
た。この結果、表面実装時にはI/Oピン２とプリント配
線板（図示せず）の接続が確実に行われず、パッケージ
実装上の信頼性が低下するという問題があった。
因に、ピン数が少なくかつパッケージ外形が小さい集
積回路用パッケージにあっては、プリント配線板の設計
マージンを大きくすること等により表面実装が可能とな
る。
積回路用パッケージにあっては、プリント配線板の設計
マージンを大きくすること等により表面実装が可能とな
る。
また、上述した従来の集積回路パッケージによれば、
この集積回路パッケージをプリント配線板に表面実装し
たときに、集積回路パッケージのセラミック基板１とプ
リント配線板との間の熱膨張係数の差から生じる熱スト
レスによって、I/Oピン２やそのプリント配線板に対す
る接続部の信頼性に悪影響を及ばすおそれがあり、この
ような問題点を解決することが望まれている。
この集積回路パッケージをプリント配線板に表面実装し
たときに、集積回路パッケージのセラミック基板１とプ
リント配線板との間の熱膨張係数の差から生じる熱スト
レスによって、I/Oピン２やそのプリント配線板に対す
る接続部の信頼性に悪影響を及ばすおそれがあり、この
ような問題点を解決することが望まれている。
本発明はこのような事情に鑑みてなされたもので、プ
リント配線板への表面実装時のピン接続を確実に行うこ
とができるとともに、基板とパッケージを搭載するプリ
ント配線板との間の熱膨張係数の差に起因する悪影響を
も防ぐことができ、もってパッケージ実装上の信頼性を
向上させることができる集積回路パッケージを提供する
ものである。
リント配線板への表面実装時のピン接続を確実に行うこ
とができるとともに、基板とパッケージを搭載するプリ
ント配線板との間の熱膨張係数の差に起因する悪影響を
も防ぐことができ、もってパッケージ実装上の信頼性を
向上させることができる集積回路パッケージを提供する
ものである。
本発明に係る集積回路パッケージは、半導体素子をそ
の内部に有し一側に多数のI/Oピンが突出する基板と、
この基板に設けられ前記I/Oピンの基端部を保護する絶
縁体からなるホルダーとを備え、このホルダーを前記基
板とこの基板をI/Oピンを介して実装するプリント配線
板との間の熱膨張係数の差を吸収することができる樹脂
材料により形成したものである。
の内部に有し一側に多数のI/Oピンが突出する基板と、
この基板に設けられ前記I/Oピンの基端部を保護する絶
縁体からなるホルダーとを備え、このホルダーを前記基
板とこの基板をI/Oピンを介して実装するプリント配線
板との間の熱膨張係数の差を吸収することができる樹脂
材料により形成したものである。
また、本発明に係る集積回路パッケージは、基板にI/
Oピンの基端部を保護するように設けたホルダーを、溶
剤により溶解する樹脂材料によって形成したものであ
る。
Oピンの基端部を保護するように設けたホルダーを、溶
剤により溶解する樹脂材料によって形成したものであ
る。
本発明によれば、ホルダーによって集積回路パッケー
ジをプリント配線板に対して表面実装した時のI/Oピン
の曲がり発生を防止することができるとともに、基板と
パッケージ実装用のプリント配線板との間の熱膨張係数
の差を吸収することができる。
ジをプリント配線板に対して表面実装した時のI/Oピン
の曲がり発生を防止することができるとともに、基板と
パッケージ実装用のプリント配線板との間の熱膨張係数
の差を吸収することができる。
また、本発明によれば、パッケージの表面実装後にホ
ルダーを溶剤によって溶解することにより除去すること
ができる。
ルダーを溶剤によって溶解することにより除去すること
ができる。
以下、本発明の構成等を図に示す実施例によって詳細
に説明する。
に説明する。
第１図は本発明に係る集積回路パッケージを示す斜視
図、第２図および第３図は同じく本発明における集積回
路パッケージの要部を示す正面図である。同図におい
て、符号11で示すものは例えばLSI等の半導体素子（図
示せず）をその内部に有するセラミック基板で、全体が
平面視矩形状に形成されており、一側（裏側）には下方
に突出する多数のI/Oピン12が設けられている。13は平
板状のホルダーで、前記セラミック基板11のピン突出側
の面上に設けられており、全体が例えば絶縁性を有しか
つ前記セラミック基板11とこの集積回路パッケージを搭
載するプリント配線板（第４図中符号14で示す）との間
の熱膨張係数の差を吸収することができる樹脂材料によ
って形成されている。このような樹脂材料としては、例
えばテフロンあるいはポリイミド等の有機樹脂を用いる
とよい。このホルダー13によって、前記I/Oピン12の各
基端部を保護し、かつ各外部先端部を長さｌの等寸法に
設定し得る。
図、第２図および第３図は同じく本発明における集積回
路パッケージの要部を示す正面図である。同図におい
て、符号11で示すものは例えばLSI等の半導体素子（図
示せず）をその内部に有するセラミック基板で、全体が
平面視矩形状に形成されており、一側（裏側）には下方
に突出する多数のI/Oピン12が設けられている。13は平
板状のホルダーで、前記セラミック基板11のピン突出側
の面上に設けられており、全体が例えば絶縁性を有しか
つ前記セラミック基板11とこの集積回路パッケージを搭
載するプリント配線板（第４図中符号14で示す）との間
の熱膨張係数の差を吸収することができる樹脂材料によ
って形成されている。このような樹脂材料としては、例
えばテフロンあるいはポリイミド等の有機樹脂を用いる
とよい。このホルダー13によって、前記I/Oピン12の各
基端部を保護し、かつ各外部先端部を長さｌの等寸法に
設定し得る。
このように構成された集積回路パッケージにおいて
は、ホルダー13によって第４図に示すようにプリント配
線板14のパッド15に対して表面実装する場合にI/Oピン1
2の曲がり発生を防止することができる。
は、ホルダー13によって第４図に示すようにプリント配
線板14のパッド15に対して表面実装する場合にI/Oピン1
2の曲がり発生を防止することができる。
したがって、本実施例においては、各I/Oピン２の先
端位置を揃えることができるから、表面実装時のピン接
続を確実に行うことができる。
端位置を揃えることができるから、表面実装時のピン接
続を確実に行うことができる。
この場合、パッケージ製造時に予めホルダー13に対し
てI/Oピン12を挿入しておけば、I/Oピン12の外部露呈端
部長さや先端位置精度を調整することができる。
てI/Oピン12を挿入しておけば、I/Oピン12の外部露呈端
部長さや先端位置精度を調整することができる。
また、本実施例においては、I/Oピン２の曲がり，外
部露呈端部長さおよび先端位置精度を管理できること
は、プリント配線板14に対するI/Oピン12の半田付け性
が良好になる。
部露呈端部長さおよび先端位置精度を管理できること
は、プリント配線板14に対するI/Oピン12の半田付け性
が良好になる。
なお、本実施例においては、ホルダー13の材料とし
て、例えばテフロンあるいはポリイミド等の有機樹脂の
ようにセラミック基板11とプリント配線板14との間での
熱膨張係数の差を吸収することができる樹脂材料を用い
た場合を示したが、本発明はこれに限定されるものでは
なく、上述した条件を満足できる樹脂材料を使用しても
よい。要するに、このようなホルダー13の樹脂材料とし
て、パッケージの表面実装時における半田付け温度に耐
久性があること、機械的強度が比較的高いこと、物理的
・化学的加工が簡単であること、およびプリント配線板
14との熱膨張係数の差を吸収することができる点等を満
足できるものであればよい。
て、例えばテフロンあるいはポリイミド等の有機樹脂の
ようにセラミック基板11とプリント配線板14との間での
熱膨張係数の差を吸収することができる樹脂材料を用い
た場合を示したが、本発明はこれに限定されるものでは
なく、上述した条件を満足できる樹脂材料を使用しても
よい。要するに、このようなホルダー13の樹脂材料とし
て、パッケージの表面実装時における半田付け温度に耐
久性があること、機械的強度が比較的高いこと、物理的
・化学的加工が簡単であること、およびプリント配線板
14との熱膨張係数の差を吸収することができる点等を満
足できるものであればよい。
また、本考案においては、ホルダー13として例えば溶
剤等によって溶解、エッチングが可能な材料で形成すれ
ば、プリント配線板14に対するパッケージの表面実装後
に除去することができる。
剤等によって溶解、エッチングが可能な材料で形成すれ
ば、プリント配線板14に対するパッケージの表面実装後
に除去することができる。
因に、本発明におけるI/Oピン12の長さは、セラミッ
ク基板11とプリント配線板14との熱膨張係数の差に起因
して生じる熱ストレスを緩和するような寸法に設計され
ておればよい。
ク基板11とプリント配線板14との熱膨張係数の差に起因
して生じる熱ストレスを緩和するような寸法に設計され
ておればよい。
以上説明したように本発明に係る集積回路パッケージ
によれば、半導体素子をその内部に有し一側に多数のI/
Oピンが突出する基板と、この基板に設けられ前記I/Oピ
ンの基端部を保護する絶縁体からなるホルダーとを備
え、このホルダーを前記基板とこの基板をI/Oピンを介
して実装するプリント配線板との間の熱膨張係数の差を
吸収することができる樹脂材料により形成したので、ホ
ルダーによって表面実装時におけるI/Oピンの曲がり発
生を防止することができるとともに、基板とパッケージ
実装用のプリント配線板との間の熱膨張係数の差を吸収
することができる。したがって、各I/Oピンの先端位置
を揃えることができるから、表面実装時のピン接続を確
実に行うことができ、また、熱膨張係数の差に伴う不具
合も解消することができ、パッケージの実装上での信頼
性を向上させることができる。
によれば、半導体素子をその内部に有し一側に多数のI/
Oピンが突出する基板と、この基板に設けられ前記I/Oピ
ンの基端部を保護する絶縁体からなるホルダーとを備
え、このホルダーを前記基板とこの基板をI/Oピンを介
して実装するプリント配線板との間の熱膨張係数の差を
吸収することができる樹脂材料により形成したので、ホ
ルダーによって表面実装時におけるI/Oピンの曲がり発
生を防止することができるとともに、基板とパッケージ
実装用のプリント配線板との間の熱膨張係数の差を吸収
することができる。したがって、各I/Oピンの先端位置
を揃えることができるから、表面実装時のピン接続を確
実に行うことができ、また、熱膨張係数の差に伴う不具
合も解消することができ、パッケージの実装上での信頼
性を向上させることができる。
また、本発明に係る集積回路パッケージによれば、基
板にI/Oピンの基端部を保護するように設けたホルダー
を、溶剤により溶解する樹脂材料によって形成したの
で、パッケージの表面実装後にホルダーを溶剤によって
溶解することにより除去し、パッケージの表面実装部分
を所要の状態にすることができる。
板にI/Oピンの基端部を保護するように設けたホルダー
を、溶剤により溶解する樹脂材料によって形成したの
で、パッケージの表面実装後にホルダーを溶剤によって
溶解することにより除去し、パッケージの表面実装部分
を所要の状態にすることができる。
第１図は本発明に係る集積回路パッケージを示す斜視
図、第２図および第３図は同じく本発明における集積回
路パッケージの要部を示す正面図、第４図はプリント配
線板に対する集積回路パッケージの実装例を示す断面
図、第５図は従来の集積回路パッケージの不良例を示す
正面図である。 11……セラミック基板、12……I/Oピン、13……ホルダ
ー、14……プリント配線板。
図、第２図および第３図は同じく本発明における集積回
路パッケージの要部を示す正面図、第４図はプリント配
線板に対する集積回路パッケージの実装例を示す断面
図、第５図は従来の集積回路パッケージの不良例を示す
正面図である。 11……セラミック基板、12……I/Oピン、13……ホルダ
ー、14……プリント配線板。
Claims (2)
- 【請求項１】半導体素子をその内部に有し一側に多数の
I/Oピンが突出する基板と、 この基板に設けられ前記I/Oピンの基端部を保護する絶
縁体からなるホルダーとを備え、 このホルダーを、前記基板とこの基板をI/Oピンを介し
て実装するプリント配線板との間の熱膨張係数の差を吸
収することができる樹脂材料により形成したことを特徴
とする集積回路パッケージ。 - 【請求項２】請求項１記載の集積回路パッケージにおい
て、 前記ホルダーを、溶剤により溶解する樹脂材料によって
形成したことを特徴とする集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086975A JP2722639B2 (ja) | 1989-04-07 | 1989-04-07 | 集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086975A JP2722639B2 (ja) | 1989-04-07 | 1989-04-07 | 集積回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266554A JPH02266554A (ja) | 1990-10-31 |
| JP2722639B2 true JP2722639B2 (ja) | 1998-03-04 |
Family
ID=13901874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086975A Expired - Lifetime JP2722639B2 (ja) | 1989-04-07 | 1989-04-07 | 集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2722639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11060859B2 (en) * | 2016-04-04 | 2021-07-13 | Tetechs Inc. | Methods and systems for thickness measurement of multi-layer structures |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635476Y2 (ja) * | 1986-09-10 | 1994-09-14 | 三洋電機株式会社 | 混成集積回路 |
| JPS6471158A (en) * | 1987-09-11 | 1989-03-16 | Nec Corp | Case for integrated circuit chip |
-
1989
- 1989-04-07 JP JP1086975A patent/JP2722639B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11060859B2 (en) * | 2016-04-04 | 2021-07-13 | Tetechs Inc. | Methods and systems for thickness measurement of multi-layer structures |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02266554A (ja) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764848A (en) | Surface mounted array strain relief device | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| US5510956A (en) | Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer | |
| US6410861B1 (en) | Low profile interconnect structure | |
| JP2859143B2 (ja) | モジュール部品 | |
| JP2722639B2 (ja) | 集積回路パッケージ | |
| US6285553B1 (en) | Mounting structure for an LSI | |
| JPH11163494A (ja) | 表面実装デバイスの実装方法、ｂｇａパッケージの実装構造、及び電子機器 | |
| US5920114A (en) | Leadframe having resilient carrier positioning means | |
| JP2643074B2 (ja) | 電気的接続構造 | |
| JPH0864636A (ja) | 電子デバイス組立体 | |
| KR100739440B1 (ko) | 베이스 필름을 구비한 반도체 칩 패키지 | |
| JPH0419806Y2 (ja) | ||
| JPH0983093A (ja) | プリント配線板 | |
| JP2723514B2 (ja) | 半導体装置 | |
| JP2606316B2 (ja) | 集積回路パッケージの製造方法 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP2007059811A (ja) | 電子機器 | |
| JP2786047B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06338585A (ja) | 集積回路パッケージの構造 | |
| CA2187477C (en) | Self align leadframe | |
| JP2517002Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2560191Y2 (ja) | 電気ピン用整列パッケージ | |
| JPH08111470A (ja) | Ｂｇａパッケ−ジ及び実装基板、並びにこれらから構成される半導体装置 | |
| JPH1197571A (ja) | 変換基板及び半導体装置 |