JP2720509B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はMOS型トランジスタ、特にそのソース及び
ドレイン電極がポリシリコン等からなるPSD（Polysilic
on・Source・Drain）トランジスタを有する半導体装置
に関するものである。

〔従来の技術〕

第３図は、従来のPSDトランジスタの概要構成を模式
的に示した断面図である。図において（１）は例えばｐ
型シリコンの半導体基板、（２）は例えば酸化膜の素子
分離膜、（３）は例えばポリシリコンのソースあるいは
ドレイン電極、（４）は例えば酸化膜の絶縁膜、（８）
は例えば酸化膜のゲート絶縁膜、（９）は例えばポリシ
リコンのゲート電極、（10）はソースあるいはドレイン
電極より拡散させたソースあるいはドレイン領域であり
例えば高濃度のＮ型不純物拡散層である。

〔発明が解決しようとする課題〕

従来のPSDトランジスタでは、トランジスタのオン時
にドレイン近傍に生じる高電界のためホツトキャリアが
生じ、トランジスタの信頼性を低下させるという問題点
があつた。

この発明は、上記のような問題点を解決するためにな
されたもので、PSDトランジスタにおいてもホツトキャ
リアの発生を抑え、ドレイン電界を緩和できる半導体装
置および半導体装置の製造方法を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明の特許請求の範囲（１）に係る半導体装置
は、半導体基板上に高濃度の不純物が注入されたポリシ
リコン膜を有する第１の導電膜にて形成されたソースお
よびドレイン電極と、ソースおよびドレイン電極の上面
上およびソースおよびドレイン電極の対向する側面上に
それぞれ形成された第１および第２の絶縁膜と、半導体
基板の、第２の絶縁膜の下部に、不純物と同一の導電型
を有する不純物が拡散されてなるソースおよびドレイン
領域としての低濃度拡散層と、半導体基板の、ソースお
よびドレイン電極が半導体基板と接する位置に低濃度拡
散層と隣接して、不純物と同一の導電型を有する不純物
が低濃度拡散層の不純物の濃度より高濃度にて拡散され
てなるソースおよびドレイン領域としての高濃度拡散層
と、半導体基板の低濃度拡散層にて囲まれた部分に形成
された凹部と、凹部の底部に不純物と異なる導電型を有
する不純物が拡散されてなるチャネル領域と、凹部の底
面上および側面上に形成されたゲート酸化膜と、半導体
基板上にゲート絶縁膜および両絶縁膜を介して形成され
たゲート電極とを備えたものである。

又、この発明の特許請求の範囲（２）に係る半導体装
置の製造方法は、半導体基板上に高濃度の不純物が注入
されてなるポリシリコン膜を有する第１の導電膜および
第１の絶縁膜を順次積層し、第１の導電膜および第１の
絶縁膜を所望の形状のパターニングすることにより第１
の導電膜にてなるソースおよびドレイン電極を形成し、
パターニングされた第１の絶縁膜をマスクとして半導体
基板に不純物と同一の導電型を有する不純物を注入し低
濃度拡散層を形成し、第１の絶縁膜上に絶縁膜を積層
し、異方性エッチングによりソースおよびドレイン電極
の対向する側面上に残すことにより第２の絶縁膜を形成
し、両絶縁膜をマスクとして半導体基板をエッチングし
て凹部を形成し、低濃度拡散層をエッチングし第２の絶
縁膜の下部にソースおよびドレイン領域としての低濃度
拡散層を形成し、半導体基板の凹部の底部に不純物と異
なる導電型を有する不純物を注入しチャネル領域を形成
し、半導体基板の凹部表面を酸化してゲート酸化膜を形
成し、ソースおよびドレイン電極中の不純物を熱拡散さ
せることにより半導体基板のソースおよびドレイン電極
と半導体基板と接する位置に低濃度拡散層の不純物の濃
度より高濃度に不純物を拡散させソースおよびドレイン
領域としての高濃度拡散層を形成し、両絶縁膜およびゲ
ート絶縁膜上に導電膜を積層させ所望の形状にパターニ
ングすることによりゲート電極を形成するものである。

〔作用〕

この発明における半導体装置および半導体装置の製造
方法は、PSDトランジスタをLDD（Lightly Doped Drai
n）化する。

〔発明の実施例〕

以下、この発明に係る半導体装置の一実施例につい
て、第１図および第２図を参照して説明する。

第１図は、一実施例であるPSDトランジスタの概要構
成を示した断面図であり、第１図に示すPSDトランジス
タの製造方法を第２図に示す。

まず第２図（ａ）に示すようにｐ型シリコン基板
（１）に素子分離膜（２）を形成した後に、高濃度の不
純物の例えばヒ素が注入されたポリシリコン膜と酸化膜
にて成る第１の絶縁膜とを順次積層し、パターニングす
ることにより、上部に第１の絶縁膜（11）の積層された
ポリシリコン膜から成るソースおよびドレイン電極
（３）を形成すると第２図（ｂ）に示した状態となる。
この後、例えばヒ素を注入することによりＮ型不純物を
LDD効果が得られる任意の濃度で注入し低濃度拡散層（1
2a）を形成すると第２図（ｃ）の状態となる。次に、酸
化膜を積層して形成し異方性エツチングを行い、ソース
およびドレイン電極（３）の対向する側面上に第２の絶
縁膜（13）を形成させると第２図（ｄ）の状態になる。
次に、両絶縁膜（11）および（13）をマスクとしてシリ
コン基板（１）のシリコン異方性エツチングを行ない、
チヤネル領域部分を形成するために低濃度拡散層（12
a）の一部をエツチングし、凹部（14）を形成し、第２
の絶縁膜（13）の下部にのみソースおよびドレイン領域
としての低濃度拡散層（12）を残すと第２図（ｅ）の状
態となる。この後、凹部（14）の底部に例えばボロンを
注入しｐ型チャネル領域（15）を形成して、チヤネルド
ープを行なう。そして、凹部（14）の底面および側面を
熱酸化し、ゲート絶縁膜（16）を形成した後にポリシリ
コン膜を堆積させパターニングして両絶縁膜（11）およ
び（13）、ゲート絶縁膜（16）を介したゲート電極（1
7）を形成させると第２図（ｆ）の状態となる。次にソ
ースおよびドレイン電極（３）中のヒ素をシリコン基板
（１）に、アニールして拡散させＮ型低濃度拡散層（1
2）より高濃度のＮ型ソースおよびドレイン領域として
の高濃度拡散層（18）を、ソースおよびドレイン電極
（３）がシリコン基板（１）と接する位置に低濃度拡散
層（12）と隣接して形成すると第１図に示したようなLD
D構造を持つPSDトランジスタを得ることができる。

なお、上述した実施例では、NMOS型のPSDトランジス
タを示したが、PMOS型のPSDトランジスタも、実施例に
示したものとは逆の導電型の不純物を用いることで同様
に可能であるし、また、各電極材は、ポリシリコン以外
にも、ポリサイドおよびシリサイドから成る第１の導電
膜でも良く、実施例で示した各絶縁膜（11）、（13）、
（16）にて用いた酸化膜のかわりに他の絶縁膜を用いて
も可能である。また、上述の実施例では、ソースおよび
ドレイン領域形成のためのシリコン基板（１）への不純
物注入は、ゲート電極（17）形成後に行つたが、ソース
およびドレイン電極（３）を形成した後にあらかじめソ
ースおよびドレイン電極（３）中の不純物をアニールに
より拡散させシリコン基板（１）に注入しておいてソー
スおよびドレイン領域としての高濃度拡散層（18）を形
成しても良い。

また、チヤネルドープのボロン注入は、ゲート絶縁膜
（16）形成前に注入したが、ゲート絶縁膜（16）ごしに
注入しても良いし、また、ゲート絶縁膜（16）を熱酸化
によつて形成したが、酸化膜あるいは他の絶縁膜を推積
させて形成しても可能である。

また、上述した実施例では、ソースおよびドレイン電
極（３）と、ゲート電極（17）との間の両絶縁膜（11）
および（13）は積層により形成されるため、任意の厚み
で絶縁膜を形成できるので十分な絶縁耐圧が得られると
共に配線容量も低減できるのでその目的を主とした用途
にも転用可能であるし、また、チヤネル領域（15）の形
成部分はシリコン基板（１）をエツチングした凹部（1
4）の底部に形成しているため、ゲート絶縁膜（16）に
対してソースおよびドレイン領域としての各拡散層（1
2）、（18）が上方に位置するので、ソースおよびドレ
インの空乏層によるゲート電界への影響が小さくなり、
延いてはショートチャネル効果を抑制することができ、
その用途にも転用可能である。

また、ソースおよびドレイン電極（３）とシリコン基
板（１）とは直接接している箇所を有するため、高濃度
拡散層（18）をソースおよびドレイン電極（３）から直
接シリコン基板（１）に不純物を拡散させ形成すること
ができる。よって、例えば、ゲート電極（17）形成後
に、ゲート電極（17）ごしに不純物を注入することによ
り高濃度拡散層を形成する場合などに、ゲート電極（1
7）と素子分離膜（２）とのパターンの間隔が不純物を
注入するのに十分必要となるのに対し、この発明では上
記したようにゲート電極（17）と素子分離膜（２）との
パターンの間隔は特に必要なく、ゲート電極（17）と素
子分離膜（２）とのパターンが重なり合っていたとして
も、高濃度拡散層（18）を形成することが可能であるた
め、微細化に適した装置を得ることができる。

〔発明の効果〕

以上のように、この発明の特許請求の範囲（１）によ
れば、半導体基板上に高濃度の不純物が注入されたポリ
シリコン膜を有する第１の導電膜にて形成されたソース
およびドレイン電極と、ソースおよびドレイン電極の上
面上およびソースおよびドレイン電極の対向する側面上
にそれぞれ形成された第１および第２の絶縁膜と、半導
体基板の、第２の絶縁膜の下部に、不純物と同一の導電
型を有する不純物が拡散されてなるソースおよびドレイ
ン領域としての低濃度拡散層と、半導体基板の、ソース
およびドレイン電極が半導体基板と接する位置に低濃度
拡散層と隣接して、不純物と同一の導電型を有する不純
物が低濃度拡散層の不純物の濃度より高濃度にて拡散さ
れてなるソースおよびドレイン領域としての高濃度拡散
層と、半導体基板の低濃度拡散層にて囲まれた部分に形
成された凹部と、凹部の底部に不純物と異なる導電型を
有する不純物が拡散されてなるチャネル領域と、凹部の
底面上および側面上に形成されたゲート酸化膜と、半導
体基板上にゲート絶縁膜および両絶縁膜を介して形成さ
れたゲート電極とを備え、又、特許請求の範囲（２）に
よれば、半導体基板上に高濃度の不純物が注入されてな
るポリシリコン膜を有する第１の導電膜、および第１の
絶縁膜を順次積層し、第１の導電膜および第１の絶縁膜
を所望の形状にパターニングすることにより第１の導電
膜にて成るソースおよびドレイン電極を形成し、パター
ニングされた第１の絶縁膜をマスクとして半導体基板に
不純物と同一の導電型を有する不純物を注入し低濃度拡
散層を形成し、第１の絶縁膜上に絶縁膜を積層し、異方
性エッチングによりソースおよびドレイン電極の対向す
る側面上に残すことにより第２の絶縁膜を形成し、両絶
縁膜をマスクとして半導体基板をエッチングして凹部を
形成し、低濃度拡散層をエッチングし第２の絶縁膜の下
部にソースおよびドレイン領域としての低濃度拡散層を
形成し、半導体基板の凹部の底部に不純物と異なる導電
型を有する不純物を注入しチャネル領域を形成し、半導
体基板の凹部表面を酸化してゲート酸化膜を形成し、ソ
ースおよびドレイン電極中の不純物を熱拡散させること
により半導体基板のソースおよびドレイン電極と半導体
基板と接する位置に低濃度拡散層の不純物の濃度より高
濃度に不純物を拡散させソースおよびドレイン領域とし
ての高濃度拡散層を形成し、両絶縁膜およびゲート絶縁
膜上に導電膜を積層させ所望の形状にパターニングする
ことによりゲート電極を形成するようにし、PSDトラン
ジスタにおいてもLDD構造を採用できるので、ホツトキ
ャリアの発生を抑え、信頼性の高い半導体装置および半
導体装置の製造方法を得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を模式的に示す半導体装置
の断面図、第２図は第１図の半導体装置の製造工程を模
式的に示す断面図、第３図は従来のPSDトランジスタの
概要構成を模式的に示す断面図である。 図において、（１）はシリコン基板、（２）は素子分離
膜、（３）はソースおよびドレイン電極、（11）は第１
の絶縁膜、（12）は低濃度拡散層、（13）は第２の絶縁
膜、（14）は凹部、（15）はチャネル領域、（16）はゲ
ート絶縁膜、（17）はゲート電極、（16）は高濃度拡散
層である。 なお、各図中、同一符号は同一又は相当部分を示す。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板上に高濃度の不純物が注入され
   たポリシリコン膜を有する第１の導電膜にて形成された
   ソースおよびドレイン電極と、上記ソースおよびドレイ
   ン電極の上面上および上記ソースおよびドレイン電極の
   対向する側面上にそれぞれ形成された第１および第２の
   絶縁膜と、上記半導体基板の、上記第２の絶縁膜の下部
   に、上記不純物と同一の導電型を有する不純物が拡散さ
   れてなるソースおよびドレイン領域としての低濃度拡散
   層と、上記半導体基板の、上記ソースおよびドレイン電
   極が上記半導体基板と接する位置に上記低濃度拡散層と
   隣接して、上記不純物と同一の導電型を有する不純物が
   上記低濃度拡散層の不純物の濃度より高濃度にて拡散さ
   れてなるソースおよびドレイン領域としての高濃度拡散
   層と、上記半導体基板の上記低濃度拡散層にて囲まれた
   部分に形成された凹部と、上記凹部の底部に上記不純物
   と異なる導電型を有する不純物が拡散されてなるチャネ
   ル領域と、上記凹部の底面上および側面上に形成された
   ゲート酸化膜と、上記半導体基板上に上記ゲート絶縁膜
   および上記両絶縁膜を介して形成されたゲート電極とを
   備えたことを特徴とする半導体装置。
2. 【請求項２】半導体基板上に高濃度の不純物が注入され
   てなるポリシリコン膜を有する第１の導電膜および第１
   の絶縁膜を順次積層する工程と、上記第１の導電膜およ
   び第１の絶縁膜を所望の形状にパターニングすることに
   より上記第１の導電膜にて成るソースおよびドレイン電
   極を形成する工程と、パターニングされた上記第１の絶
   縁膜をマスクとして上記半導体基板に上記不純物と同一
   の導電型を有する不純物を注入し低濃度拡散層を形成す
   る工程と、上記第１の絶縁膜上に絶縁膜を積層し、異方
   性エッチングにより上記ソースおよびドレイン電極の対
   向する側面上に残すことにより上記第２の絶縁膜を形成
   する工程と、上記両絶縁膜をマスクとして上記半導体基
   板をエッチングして凹部を形成し、上記低濃度拡散層を
   エッチングし上記第２の絶縁膜の下部にソースおよびド
   レイン領域としての上記低濃度拡散層を形成する工程
   と、上記半導体基板の凹部の底部に上記不純物と異なる
   導電型を有する不純物を注入しチャネル領域を形成する
   工程と、上記半導体基板の凹部表面を酸化してゲート酸
   化膜を形成する工程と、上記ソースおよびドレイン電極
   中の不純物を熱拡散させることにより上記半導体基板の
   上記ソースおよびドレイン電極と上記半導体基板と接す
   る位置に上記低濃度拡散層の不純物の濃度より高濃度に
   上記不純物を拡散させソースおよびドレイン領域として
   の高濃度拡散層を形成する工程と、上記両絶縁膜および
   上記ゲート絶縁膜上に導電膜を積層させ所望の形状にパ
   ターニングすることによりゲート電極を形成する工程と
   を備えたことを特徴とする半導体装置の製造方法。