JP2718931B2 - Method for manufacturing semiconductor memory device - Google Patents
Method for manufacturing semiconductor memory deviceInfo
- Publication number
- JP2718931B2 JP2718931B2 JP62245212A JP24521287A JP2718931B2 JP 2718931 B2 JP2718931 B2 JP 2718931B2 JP 62245212 A JP62245212 A JP 62245212A JP 24521287 A JP24521287 A JP 24521287A JP 2718931 B2 JP2718931 B2 JP 2718931B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明はMNOS（金属−窒化シリコン膜−酸化シリコン
膜−半導体）型電界効果トランジスタを備えた半導体記
憶装置の製造方法、特に、メモリ特性に関与するトラッ
プ量を自由にコントロールすることができる製造方法に
関するものである。
従来の技術
不揮発性記憶装置の代表的なものとして、MNOS構造の
半導体記憶装置がよく知られている。MNOS型半導体記憶
装置は、ゲート電極と半導体基板との間に比較的高い電
圧（15〜25V）を印加し、極薄の酸化シリコン膜と窒化
シリコン膜の界面付近、およびその近傍の窒化シリコン
膜中に存在するトラップに、半導体基板側から電荷をト
ンネリング注入してこれの蓄積を行い、トランジスタの
しきい値電圧を変化させて情報を記憶させることを原理
としている。したがって、MNOS型半導体記憶装置の製造
の際に、メモリ特性に関与するトラップ量のコントロー
ルが非常に重要である。メモリ特性に関与するトラップ
量のコントロールにあたり、従来はシランまたはジクロ
ルシランとアンモニアとの化学反応に基づく気相成長に
おける窒化シリコン膜の成長条件、すなわち、成長温
度，ガス流量比および圧力を変化させてコントロールす
る方法が採用されていた。
発明が解決しようとする問題点
ところで、窒化シリコン膜の成長条件のみでトラップ
量を自由にコントロールするためには、成長条件を極端
な範囲まで変化させなけれならない。しかしながら、こ
のような成長条件下で窒化シリコン膜を形成すると、ウ
エハ内およびウエハ間の膜厚，膜質のばらつきが大きく
なってしまい、トラップ量をウエハ内およびウエハ間で
均一性よく、しかも自由にコントロールすることが非常
に困難であった。
本発明は、かかる問題点の排除を目的とするものであ
って、メモリ特性に関与するトラップ量を容易にしかも
自由にコントロールすることができる半導体記憶装置の
製造方法を提供することにある。
問題点を解決するための手段
上記の目的を達成するためになされた本発明の特徴
は、一導電型の半導体基板面に酸化シリコン膜を選択形
成する工程と、前記酸化シリコン膜上に第１の窒化シリ
コン膜を50〜150Åの厚さに形成する工程と、同工程を
経た前記半導体基板に酸素、窒素または水素もしくはこ
れらの混合ガス雰囲気中で熱処理を施して前記第１の窒
化シリコン膜内のトラップ量を制御する工程と、前記第
１の窒化シリコン膜上に第２の窒化シリコン膜を形成す
る工程と、前記第２の窒化シリコン膜上にゲート電極を
形成する工程を備えたところにある。
作用
本発明の製造方法によれば、メモリ特性に関与するト
ラップのコントロールが、熱処理工程におけるガス雰囲
気の設定によって可能となる。
実施例
本発明の半導体記憶装置の製造方法は、メモリ特性に
関与する有効トラップは、酸化シリコン膜と、窒化シリ
コン膜との界面から50〜150Åまでの窒化シリコン膜バ
ルク中に存在すること、また、窒化シリコン膜中のトラ
ップは、窒化シリコン膜成長後に窒素ガス雰囲気中で熱
処理を施すと増加し、酸素ガス雰囲気中で熱処理を施す
とさらに増加するが、水素ガス雰囲気中で熱処理を施す
と逆に減少すること、さらに、これらの熱処理によるト
ラップの増減が、熱処理温度を窒化シリコン膜の成長温
度以上の温度に設定したとききわめて大となることなど
の現象の把握に基づいてなされたものである。すなわ
ち、窒化シリコン膜を有効トラップ量のコントロールに
使用すべく、膜厚をトラップとして有効に働く50〜150
Åの厚さの範囲に設定して成長させたのち、トラップ量
を増加させたい場合には窒素または酸素雰囲気中で熱処
理を施し、逆にトラップ量を減少させたい場合には水素
雰囲気中で熱処理を行うことにより、目的のトラップ量
を有するトラップ領域を形成し、さらに、この上に窒化
シリコン膜を形成して、所定の膜厚を得るものである。
以下に図面を参照して、本発明を詳細に説明する。
第１図〜第３図は、本発明の半導体記憶装置の製造方
法の実施例を説明するための工程順断面図である。
まず、第１図で示すように、不純物濃度が１×1015cm
-3のＰ型シリコン基板１の中に、周知の選択拡散技術を
採用してＮ型のソース領域２とドレイン領域３を作り込
み、さらに、この過程を経たシリコン基板の表面を覆っ
ている約6000Åの厚さの酸化シリコン膜４の所定の部分
に周知のフォトエッチング法で開孔を形成し、この開孔
内にトンネリング媒体となりうる極薄の酸化シリコン膜
５を形成する。なお、トンネリング効果を有効に利用す
るには膜厚を15〜25Å程度にする必要があり、本実施例
では800℃の酸素雰囲気中における酸化処理で、膜厚を2
0Åとした。
次いで、第２図に示すように、極薄の酸化シリコン膜
５上に第１の窒化シリコン膜６を形成する。本実施例で
はジクロルシラン（SiH2Cl2）と、アンモニア（NH3）と
の化学反応に基づく減圧気相成長法により、温度750
℃，NH3／SiH2Cl2＝10,圧力300mTorrの条件下で100Å厚
さに成長させた。
第１の窒化シリコン膜６を形成した後、トラップ量を
増加させたい場合には、窒素または酸素もしくはこれら
の混合ガス雰囲気中において第１の窒化シリコン膜の成
長温度以上の温度（本実施例では900℃）で熱処理を行
う。一方、トラップ量を減少させたい場合には、水素雰
囲気中において、第１の窒化シリコン膜の成長温度以上
の温度（本実施例では1000℃）で熱処理を行う。すなわ
ち、ガスの種類，温度，処理時間を適当に選び、このこ
とによって非常に広い範囲にわたるトラップ量、すなわ
ち、広範囲なメモリ窓幅（書込時のゲート閾値電圧と消
去時のゲート閾値電圧との差）のコントロールができ
る。
次いで、第３図に示すように、第１の窒化シリコン膜
６の上に第２の窒化シリコン膜７を、ジクロルシラン
（SiH2Cl2）とアンモニア（NH3）との化学反応に基づく
減圧気相成長法により、温度750℃，NH3／SiH2Cl2＝10,
圧力300mTorrの条件下で約400Åの厚さに形成した。
次に、アルミニウム膜を通常の真空蒸着法により被着
した後、パターンニングを行いゲート電極８を形成し
た。
以下、通常のMOSプロセスに従い、自由にトラップ量
をコントロールしたMNOS型半導体記憶装置を製作した。
なお、上記の熱処理の温度は、窒化シリコン膜の成長
温度以下としてもよいが、この成長温度以上であるとき
トラップ量を増加あるいは減少させる効果が大きくなる
ため、この温度に設定することが好ましい。さらに、ト
ラップ量の増加をもたらす酸素あるい窒素と、減少をも
たらす水素を混合することあるいはこれら三者の混合比
を選ぶことにより、トラップ量の増加あるいは減少をこ
れらを単独で用いたときよりも細かく制御することがで
きる。
発明の効果
本発明によれば、窒化シリコン膜の成長条件のみでト
ラップ量をコントロールする従来の製造方法のように成
長条件を極端な範囲まで変化させる必要はなく、トラッ
プ量の自由なコントロールがきわめて容易に行える。し
たがって、ウエハ内あるいはウエハ間で膜厚あるいは膜
質が大きくばらつく不都合が排除されるところとなり、
MNOS型半導体記憶装置の品質の向上、製造歩留りの向上
などの効果が奏される。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor memory device provided with an MNOS (metal-silicon nitride film-silicon oxide film-semiconductor) type field effect transistor, and particularly relates to memory characteristics. The present invention relates to a manufacturing method capable of freely controlling a trap amount. 2. Description of the Related Art As a typical nonvolatile memory device, a semiconductor memory device having an MNOS structure is well known. The MNOS type semiconductor memory device applies a relatively high voltage (15 to 25 V) between the gate electrode and the semiconductor substrate, and the silicon nitride film near the interface between the ultra-thin silicon oxide film and the silicon nitride film and the vicinity thereof It is based on the principle that charges are tunneled into a trap existing therein from the semiconductor substrate side and accumulated, and the information is stored by changing the threshold voltage of a transistor. Therefore, when manufacturing the MNOS type semiconductor memory device, it is very important to control the trap amount related to the memory characteristics. Conventionally, the amount of traps related to memory characteristics is controlled by changing the growth conditions of the silicon nitride film in vapor phase growth based on the chemical reaction between silane or dichlorosilane and ammonia, that is, by changing the growth temperature, gas flow ratio and pressure. The method was adopted. Problems to be Solved by the Invention Incidentally, in order to freely control the trap amount only by the growth condition of the silicon nitride film, the growth condition must be changed to an extreme range. However, when a silicon nitride film is formed under such growth conditions, the film thickness and film quality in the wafer and between the wafers vary greatly, and the trap amount is uniform and free between the wafers and between the wafers. It was very difficult to control. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a semiconductor memory device capable of easily and freely controlling the amount of traps related to memory characteristics. Means for Solving the Problems A feature of the present invention made in order to achieve the above object is a step of selectively forming a silicon oxide film on a surface of a semiconductor substrate of one conductivity type, and a first step on the silicon oxide film. Forming a silicon nitride film having a thickness of 50 to 150 °, and subjecting the semiconductor substrate having undergone the same process to a heat treatment in an atmosphere of oxygen, nitrogen or hydrogen or a mixed gas thereof to form a silicon nitride film in the first silicon nitride film. Controlling the amount of trapping, forming a second silicon nitride film on the first silicon nitride film, and forming a gate electrode on the second silicon nitride film. is there. Operation According to the manufacturing method of the present invention, it is possible to control traps related to memory characteristics by setting the gas atmosphere in the heat treatment step. In the method of manufacturing a semiconductor memory device according to the present invention, an effective trap relating to memory characteristics is present in a silicon nitride film bulk of 50 to 150 ° from an interface between a silicon oxide film and a silicon nitride film, The number of traps in the silicon nitride film increases when heat treatment is performed in a nitrogen gas atmosphere after the growth of the silicon nitride film, and increases when heat treatment is performed in an oxygen gas atmosphere. And the increase and decrease of traps due to these heat treatments are made based on the understanding of phenomena such as that the heat treatment temperature becomes extremely large when the heat treatment temperature is set to a temperature equal to or higher than the growth temperature of the silicon nitride film. . That is, in order to use the silicon nitride film for controlling the effective trap amount, the film thickness effectively functions as a trap 50 to 150.
After growing with the thickness set in the range of Å, heat treatment is performed in a nitrogen or oxygen atmosphere to increase the trap amount, and heat treatment is performed in a hydrogen atmosphere to decrease the trap amount. Is carried out to form a trap region having a desired trap amount, and a silicon nitride film is formed thereon to obtain a predetermined film thickness. Hereinafter, the present invention will be described in detail with reference to the drawings. 1 to 3 are cross-sectional views in the order of steps for explaining an embodiment of a method for manufacturing a semiconductor memory device according to the present invention. First, as shown in FIG. 1, the impurity concentration is 1 × 10 15 cm.
The N-type source region 2 and the drain region 3 are formed in the P-type silicon substrate 1 of -3 by using a known selective diffusion technique, and the surface of the silicon substrate that has undergone this process is covered. An opening is formed in a predetermined portion of the silicon oxide film 4 having a thickness of 6000 mm by a known photo-etching method, and an ultra-thin silicon oxide film 5 which can serve as a tunneling medium is formed in the opening. In order to effectively use the tunneling effect, the film thickness needs to be about 15 to 25 °. In this embodiment, the film thickness is reduced to 2 by oxidation treatment in an oxygen atmosphere at 800 ° C.
0 °. Next, as shown in FIG. 2, a first silicon nitride film 6 is formed on the ultra-thin silicon oxide film 5. In this embodiment, a temperature of 750 is obtained by a reduced-pressure vapor deposition method based on a chemical reaction between dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ).
It was grown to a thickness of 100 mm under the conditions of ° C, NH 3 / SiH 2 Cl 2 = 10, and pressure of 300 mTorr. If it is desired to increase the trap amount after the first silicon nitride film 6 is formed, the temperature is equal to or higher than the growth temperature of the first silicon nitride film in an atmosphere of nitrogen or oxygen or a mixed gas thereof (in this embodiment, 900 ℃). On the other hand, when it is desired to reduce the trap amount, heat treatment is performed in a hydrogen atmosphere at a temperature equal to or higher than the growth temperature of the first silicon nitride film (1000 ° C. in this embodiment). That is, the type, temperature, and processing time of the gas are appropriately selected, whereby the trap amount over a very wide range, that is, a wide memory window width (the gate threshold voltage at the time of writing and the gate threshold voltage at the time of erasing). Difference) can be controlled. Next, as shown in FIG. 3, a second silicon nitride film 7 is formed on the first silicon nitride film 6 by a reduced pressure gas based on a chemical reaction between dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ). By the phase growth method, the temperature was 750 ° C., NH 3 / SiH 2 Cl 2 = 10,
It was formed to a thickness of about 400 mm under a pressure of 300 mTorr. Next, after an aluminum film was applied by a normal vacuum deposition method, patterning was performed to form a gate electrode 8. Hereinafter, an MNOS type semiconductor memory device in which the trap amount is freely controlled according to a normal MOS process was manufactured. The temperature of the heat treatment may be lower than or equal to the growth temperature of the silicon nitride film. However, when the temperature is higher than the growth temperature, the effect of increasing or decreasing the trapping amount is increased. Further, by mixing oxygen or nitrogen that causes an increase in the trap amount and hydrogen that causes a decrease, or by selecting a mixing ratio of these three, the increase or decrease in the trap amount is more than when these are used alone. Can be finely controlled. According to the present invention, it is not necessary to change the growth condition to an extreme range unlike the conventional manufacturing method in which the trap amount is controlled only by the growth condition of the silicon nitride film. Easy to do. Therefore, the inconvenience of large variations in film thickness or film quality within or between wafers is eliminated,
Effects such as improvement of the quality of the MNOS type semiconductor memory device and improvement of the manufacturing yield are exhibited.
【図面の簡単な説明】
第１図〜第３図は本発明の半導体記憶装置の製造方法の
実施例を説明するための工程順断面図である。
１……Ｐ型シリコン基板、２……Ｎ型ソース領域、３…
…Ｎ型ドレイン領域、４……酸化シリコン膜、５……極
薄の酸化シリコン膜、６……第１の窒化シリコン膜、７
……第２の窒化シリコン膜、８……ゲート電極。BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1 to 3 are sectional views in the order of steps for explaining an embodiment of a method for manufacturing a semiconductor memory device according to the present invention. 1 ... P-type silicon substrate, 2 ... N-type source region, 3 ...
... N-type drain region, 4 ... silicon oxide film, 5 ... ultra-thin silicon oxide film, 6 ... first silicon nitride film, 7
... Second silicon nitride film, 8... Gate electrode.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code Agency reference number FI Technical display location H01L 29/792
Claims (1)
成する工程と、前記酸化シリコン膜上に第１の窒化シリ
コン膜を50〜150Åの厚さに形成する工程と、同工程を
経た前記半導体基板に酸素、窒素または水素もしくはこ
れらの混合ガス雰囲気中で熱処理を施して前記第１の窒
化シリコン膜内のトラップ量を制御する工程と、前記第
１の窒化シリコン膜上に第２の窒化シリコン膜を形成す
る工程と、前記第２の窒化シリコン膜上にゲート電極を
形成する工程を備えたことを特徴とする半導体記憶装置
の製造方法。 ２．熱処理の温度が第１の窒化シリコン膜の成長温度以
上であることを特徴とする特許請求の範囲第１項に記載
の半導体記憶装置の製造方法。(57) [Claims] A step of selectively forming a silicon oxide film on a surface of a semiconductor substrate of one conductivity type; a step of forming a first silicon nitride film to a thickness of 50 to 150 ° on the silicon oxide film; Subjecting the first silicon nitride film to a heat treatment in an atmosphere of oxygen, nitrogen or hydrogen or a mixed gas thereof to control the amount of trapping in the first silicon nitride film; and forming a second silicon nitride film on the first silicon nitride film. And a step of forming a gate electrode on the second silicon nitride film. 2. 2. The method according to claim 1, wherein a temperature of the heat treatment is equal to or higher than a growth temperature of the first silicon nitride film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62245212A JP2718931B2 (en) | 1987-09-29 | 1987-09-29 | Method for manufacturing semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62245212A JP2718931B2 (en) | 1987-09-29 | 1987-09-29 | Method for manufacturing semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489371A JPS6489371A (en) | 1989-04-03 |
| JP2718931B2 true JP2718931B2 (en) | 1998-02-25 |
Family
ID=17130300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62245212A Expired - Lifetime JP2718931B2 (en) | 1987-09-29 | 1987-09-29 | Method for manufacturing semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2718931B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010113928A1 (en) * | 2009-03-31 | 2010-10-07 | 東京エレクトロン株式会社 | Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus |
| JP7367440B2 (en) * | 2019-10-04 | 2023-10-24 | 住友電気工業株式会社 | High electron mobility transistor manufacturing method and high electron mobility transistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135973A (en) * | 1980-03-28 | 1981-10-23 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS5823482A (en) * | 1981-08-04 | 1983-02-12 | Seiko Epson Corp | Manufacture of semiconductor device |
| JP2649511B2 (en) * | 1986-02-05 | 1997-09-03 | 松下電子工業株式会社 | Semiconductor storage device |
-
1987
- 1987-09-29 JP JP62245212A patent/JP2718931B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489371A (en) | 1989-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11721733B2 (en) | Memory transistor with multiple charge storing layers and a high work function gate electrode | |
| US9553175B2 (en) | SONOS type stacks for nonvolatile charge trap memory devices and methods to form the same | |
| US5464792A (en) | Process to incorporate nitrogen at an interface of a dielectric layer in a semiconductor device | |
| US10079314B2 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| US5407870A (en) | Process for fabricating a semiconductor device having a high reliability dielectric material | |
| US5258333A (en) | Composite dielectric for a semiconductor device and method of fabrication | |
| US6344403B1 (en) | Memory device and method for manufacture | |
| US5767558A (en) | Structures for preventing gate oxide degradation | |
| US9741803B2 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| JP2001502115A (en) | Novel process for reliable ultra-thin oxynitride formation | |
| JP4617574B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| CN111180525B (en) | Oxide nitride oxide stack with multiple oxynitride layers | |
| US20190319104A1 (en) | Nonvolatile charge trap memory device having a deuterated layer in a multi-layer charge-trapping region | |
| TW201403719A (en) | Semiconductor structure and germanium structure | |
| JP2718931B2 (en) | Method for manufacturing semiconductor memory device | |
| US20060105582A1 (en) | Semiconductor device and method for fabricating same | |
| US7005393B2 (en) | Method of fabricating a semiconductor device containing nitrogen in an oxide film | |
| JPH0888286A (en) | Manufacture of semiconductor memory device | |
| JPH06349821A (en) | Semiconductor device and its manufacture | |
| KR100304980B1 (en) | Method for forming tunnelling oxide and method for manufacturing nonvolatile memory device using the same | |
| JPH0590602A (en) | Semiconductor memory cell and manufacture thereof | |
| JPH0422031B2 (en) | ||
| JP2003133540A (en) | Method for forming dot unit and method for manufacturing semiconductor device | |
| JPS6170763A (en) | Manufacture of semiconductor memory storage | |
| JPH0665232B2 (en) | Method of manufacturing semiconductor memory device |