JP2716785B2 - ラテラルバイポーラトランジスタ型半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［概要］ ラテラルバイポーラトランジスタ型半導体装置に関
し、 パンチスルーを起すことなく、大きなコレクタ電流領
域まで高い電流増幅率を実現することのできるラテラル
バイポーラトランジスタ型半導体装置を提供することを
目的とし、 エミッタ領域、ベース領域、コレクタ領域が基板表面
に沿って横方向に並びエミッタ領域上にエミッタ電極が
接触するラテラルバイポーラトランジスタ型半導体装置
において、前記エミッタ電極のエミッタ領域との接触面
が、コレクタ領域と対向していない部分を少なくとも１
部除去した形状を有するように構成する。

［産業上の利用分野］ 本発明は、半導体装置に関し、特にラテラルバイポー
ラトランジスタ型半導体装置に関する。

ラテラル（横型）バイポーラトランジスタは、ベース
領域となる１導電型領域の表面部分に逆導電型のエミッ
タ領域とコレクタ領域が横方向に対向して形成された構
造を有する。製造プロセスがバーチカル（縦型）バイポ
ーラトランジスタと較べて簡単であるが、エミッタ領域
からコレクタ領域に向かう電流通路が一様な条件になら
ないため、各構成要素の形状が性能に複雑な影響を及ぼ
す。

［従来の技術］ 第２図（Ａ）〜（Ｄ）に従来技術によるラテラルバイ
ポーラトランジスタの例を示す。第２図（Ａ）におい
て、例えばｎ型シリコンである素子領域31は、例えば厚
い酸化シリコン膜であるアイソレーション領域38によっ
て画定されており、その中にラテラルバイポーラトラン
ジスタを形成する。ｐ型のエミッタ領域32の周囲をｐ型
のコレクタ領域33がコの字形に囲んでいる。エミッタ領
域32とコレクタ領域33の間に挾まれた領域34がベース領
域となる。エミッタ領域32の中にエミッタ電極がコンタ
クトする領域35cが、絶縁膜中の開口等として、画定さ
れており、コレクタ領域33の中にコレクタ電極がコンタ
クトする領域36cが画定されている。ベース領域に対す
るコンタクトはエミッタ領域32の側方37cでとられてい
る。なお、エミッタ領域とコレクタ領域の配置はこの例
に限らず種々ある。

第２図（Ｂ）に別の形のラテラルバイポーラトランジ
スタの配置を示す。この例においては、コレクタ領域33
aがベース領域34aを介してエミッタ領域32に完全にを取
り囲んで、ロの字形の配置をしている。その他の点は第
２図（Ａ）とほぼ同様である。

主電流であるコレクタ電流を構成する正孔流はエミッ
タ電極コンタクト領域35cを通ってエミッタ領域32、ベ
ース領域34、34a、コレクタ領域33、33aを介しコレクタ
電極コンタクト領域36cを通ってコレクタ電極から引き
出される。一方、駆動電流であるベース電流はベース電
極からベース電極コンタクト領域37cを通ってベース領
域34、34aを通りエミッタ領域32、エミッタ電極コンタ
クト領域35cを介しエミッタ電極から引き出される。

このようなラテラルバイポーラトランジスタにおいて
電流増幅率を向上させるためには、通常以下のような手
法が知られている。

第１の方法は、第２図（Ｃ）に示すようにベース幅Ｗ
Bを減少することである。第２図（Ｃ）においてエミッ
タ領域32とコレクタ領域33に挾まれたベース領域34が幅
ＷBを有する。ベース幅ＷBがベース領域34内の少数キャ
リアの拡散長に比較して小さいほどエミッタ領域32から
注入されたキャリアがコレクタ領域33に到達する確率が
増加し、電流増幅率が向上する。

他の手法は第２図（Ｄ）に示すように、エミッタ領域
32内のエミッタ電極コンタクト領域35cの面積を縮小す
ることで、経験的に知られている。

［発明が解決しようとする課題］ 以上述べたように、従来技術によれば、ラテラルバイ
ポーラトランジスタの電流増幅率を改善する方法として
は、ベース幅の減少とエミッタ電極面積の縮小が知られ
ていた。しかしながら、いずれの手法によってもそれぞ
れ問題があった。

すなわち、ベース幅の減少を用いる場合には第３図
（Ｃ）に示すようにパンチスルーを起こし易くなり、エ
ミッタ電極面積の縮小を用いる場合には第３図（Ｅ）に
示すようにコレクタ電流の増大と共に電流増幅率βが減
少してしまった。

本発明の目的は、パンチスルーを起すことなく、大き
なコレクタ電流領域まで高い電流増幅率を実現すること
のできるラテラルバイポーラトランジスタ型半導体装置
を提供することである。

［従来技術の解析］ 以下従来技術を解析する。第３図（Ａ）に従来のラテ
ラルバイポーラトランジスタを模式的に示す。pnpトラ
ンジスタの型で示すが導電型を逆にしたnpn型トランジ
スタでも同様である。第３図（Ａ）において、ｐ型基板
39上にｎ型エピタキシャル層31が成長されており、ｎ型
エピタキシャル層31の表面に高濃度ｐ型領域32、33が形
成されている。ｐ型領域31、32間に挾まれたｎ型領域34
がベース領域となる。エミッタ領域32、コレクタ領域33
にはそれぞれエミッタ電極41、コレクタ電極43が形成さ
れ、ｎ型エピタキシャル層31の離れた場所にベース電極
42が形成されている。エミッタ領域32からベース領域34
に注入されるキャリアがコレクタ領域33に到達して主電
流を形成する。一方ベース領域34からエミッタ領域32に
逆注入されるキャリアはベース電流を構成する。エミッ
タ領域32からベース領域34ないしｎ型エピタキシャル層
31に注入されたが、コレクタ領域31に到達せずにベース
電極42に引き出される電流もベース電流となる。エミッ
タ領域32からベース領域34に注入されたキャリアの内コ
レクタ領域33に到達するものの割合はベース幅ＷBに依
存する。従って、小数キャリアの拡散長に較べＷBが小
さいほどコレクタ領域に到達するキャリアの割合が増
え、電流増幅率が増大する。

第３図（Ｂ）に示すようにエミッタ領域32とコレクタ
領域31との間の距離ＷBを小さくしすぎると、エミッタ
領域32とコレクタ領域31の間でパンチスルーといわれる
現象が生ずる。すなわちベース領域34内で電位障壁の高
さを確保できなくなりコレクタ電圧の増大と共にベース
領域内の電位障壁が降下しコレクタ電流が制御不能な形
で増大してしまう。

第３図（Ｃ）にパンチスルーを起す場合のコレクタ電
流対コレクタ電圧の特性を示す。コレクタ電流が一旦飽
和した後、コレクタ電圧ＶCEの増大と共に再び急激に増
大する傾向を見せているのがパンチスルーである。すな
わちベース領域幅ＷBを小さくしすぎると低いコレクタ
電圧ＶCEでもパンチスルーを起すようになるので動作領
域が狭くなりトランジスタの使用範囲が狭くなってしま
う。

一方、ベース領域34ないしｎ型エピタキシャル層31か
らエミッタ領域32に注入され、エミッタ電極41から引き
出されるベース電流の量はエミッタ電極41のコンタクト
面積ＳECの大きさに関係する。

エミッタ電極コンタクト面積ＳECが小さいほど電流増
幅率は大きくなる。この電流増幅率βとエミッタ電極コ
ンタクト面積ＳECとの関係を測定した１例を第３図
（Ｄ）に示す。電流増幅率βはエミッタ電極コンタクト
面積ＳECの増大と共に減少している。

しかしながら、エミッタ電極コンタクト面積ＳECを小
さくすると別の問題が生じる。

第３図（Ｅ）はコレクタ電流ＩCと電流増幅率βとの
関係を示す。エミッタ電極コンタクト面積ＳECが小さい
場合、コレクタ電流を増加させていくと電流増幅率が図
示のように減少してしまう。従ってエミッタ電極コンタ
クト面積ＳECは小さくしすぎると大きなコレクタ電流を
取れないという問題を生じる。

上に述べた現象は、以下のように考えることができる
であろう。

電流増幅率βは、ベース電流ＩBに対するコレクタ電
流の比 β＝ＩC/IB で表せされる。

ベース電流ＩBはエミッタからベースに注入されるキ
ャリアとベースからエミッタに逆注入されるキャリアの
和であり、pnp型トランジスタの場合 ＩB＝Ｉhole（注入）＋Ｉele（逆注入） と表すことができる。

例えば、第２図（Ｂ）の平面図と第３図（Ａ）の断面
図を参照して、エミッタ領域32が周辺長ｌE、深さｄE、
底面積ＳEを有し、エミッタ電極のコンタクト領域
（窓）35cの面積がＳECであるとすると、エミッタ領域3
2からベース領域34に注入されるキャリアは、 Ｉ（注入）≒Ａ×ｌE×ｄE＋Ｃ×ＳE と表せるであろう。一方、ベース領域からエミッタ領域
に逆注入されるキャリアは、 Ｉ（逆注入）≒Ｂ×ＳEC となることが知られている。すると電流増幅率は β＝Ｉc／［Ａ（ｌE×ｄE）＋Ｂ・ＳEC ＋Ｃ・ＳE］ と表せる。拡散プロファイルを定めれば、Ａ、Ｂ、Ｃは
定数として扱える。なお、コレクタ電流ＩCはベース幅
ＷBエミッタ領域のコレクタ領域対向長、エミッタ電極
のコレクタ領域対向長ｌEC等に依存する。

第２図（Ｃ）に示すベース幅ＷB減少は、コレクタ電
流を増加させることによって電流増幅率βを増加させる
手法と考えられる。

第２図（Ｄ）に示すエミッタ電極面積縮小は、ベース
電流ＩBの内Ｂ・ＳECの項を減少させることによって電
流増幅率βを増加させる手法と考えられる。

そして、第３図（Ｅ）に示す大コレクタ電流での電流
増幅率βの低下は、エミッタ電極のコレクタ領域対向長
ｌECの減少による（電流が流れる際のIR電圧降下等によ
る）コレクタ電流ＩCの低下等が関係していると考えら
れる。

［課題を解決するための手段］ 本発明によれば、エミッタ電極のコレクタ領域対向長
ｌECは減ずることなくエミッタ電極コンタクト面積ＳEC
を減少させる 第１図（Ａ）〜（Ｃ）に本発明の原理説明図を示す。
第１図（Ａ）において、例えばｐ型である半導体基板１
の表面にｎ型であるエミッタ領域２、コレクタ領域３が
形成され、ラテラルバイポーラトランジスタ構造を構成
している。ｐ型半導体基板１の表面の１部にコンタクト
領域が形成され、ベース電極７が形成されている。エミ
ッタ領域２の１部にエミッタ電極５が接触し、コレクタ
領域３の表面にコレクタ電極６が接触している。ここで
エミッタ電極５とエミッタ領域２の接触する面積がコレ
クタ領域３とは対向している部分で少なくとも１部除去
されている。すなわち、エミッタ電極５のコレクタ領域
対向長は変らないがエミッタ電極５のコンタクト面積は
小さくされている。

この基本的概念を実現する平面構成を第１図（Ｂ）、
（Ｃ）に例示する。第１図（Ｂ）、（Ｃ）は上面概略図
を示す。半導体表面上の領域を破線で示す。エミッタ領
域２を囲んでコレクタ領域３が形成されており、エミッ
タ領域２とコレクタ領域３に挾まれた領域４がベース領
域となる。半導体表面上には第１図（Ａ）に示すように
絶縁物層９が形成されており、絶縁物層９の中に形成さ
れたエミッタ電極コンタクト領域を第１図（Ｂ）、
（Ｃ）に実線で示す。

第１図（Ｂ）においてエミッタ電極コンタクト領域5c
はコの字形をしており、左辺ら中央部に切欠きされた部
分を有する。

第１図（Ｃ）において、エミッタ電極コンタクト領域
5cはロの字形をしており中央部に切欠き部分を有する。

［作用］ 以上説明したように、本発明によれば、エミッタ電極
コンタクト領域がコレクタ領域と対向しない部分におい
て少なくとも１部除去されているので、エミッタ電極コ
ンタクト面積が減少されている。一方エミッタ電極のコ
レクタ領域対向長は所望の長さに維持されている。

このため、パンチスルーを起すことなく大きなコレク
タ電流の領域まで高い電流増幅率βを実現することがで
きる。

［実施例］ 第４図（Ａ）〜（Ｅ）に本発明の実施例を示す。

第４図（Ａ）において、アイソレーション領域18で囲
まれた例えばｎ型の素子領域11の内にｐ型のエミッタ領
域12、ｐ型のコレクタ領域13が形成されている。不純物
濃度の高いｎ＋型ベース電極コンタクト領域17cが素子
領域11の一部に形成されている。絶縁膜中の開口部等に
より、エミッタ領域12の表面の１部にコの字形のエミッ
タ電極コンタクト領域15c、コレクタ領域13の表面の一
部にコレクタ電極コンタクト領域16cが形成されてい。
コの字形エミッタ電極コンタクト領域15cは一様にコレ
クタ領域13と対向する外側周辺を有し、コレクタ領域13
が存在しない左方から内部に向かって切欠いた部分を有
する。

第４図（Ｂ）は他の実施例を示す。アイソレーション
領域28に画定された、例えばｎ型の素子領域21の内にロ
の字形配置をしたラテラルバイポーラトランジスタが形
成されている。ｐ型のエミッタ領域22、ｐ型のコレクタ
領域23が素子領域21中に形成され、コレクタ領域23の外
側にベース電極コンタクト領域27cが形成されている。
エミッタ領域22上に、中空部を設けたエミッタ電極コン
タクト領域25cが形成されている。コレクタ領域23の右
方にはコレクタ電極コンタクト領域26cが形成されてい
る。エミッタ電極コンタクト領域25cは一様にコレクタ
領域23と対向する外周部を有する。エミッタ電極コンタ
クト領域25cの中央部は切欠かれており外周辺長を減ず
ることなくエミッタ電極コンタクト領域の面積を減少さ
せている。

第４図（Ａ）、（Ｂ）に示すように、エミッタ電極コ
ンタクト領域15c、25cはコレクタ領域に対向するエミッ
タ電極の対向辺の長さを減ずることなくその面積を切欠
きによって減少させている。

例えば、比抵抗0.5〜30Ωcm、厚さ１〜数10μｍのｎ
型エピタキシャル層に約１〜20μｍのベース幅ＷBを挾
んでシート抵抗50〜500Ω／□、深さ0.1〜５μｍのｐ型
エミッタ領域とｐ型エミッタ領域を形成し、エミッタ領
域上に上述のようなエミッタ電極コンタクト領域を画定
する。１例として、エピタキシャル層は2.5Ωcmで10μ
ｍ厚であり、ベース幅ＷBが10μｍ、エミッタ及びコレ
クタ領域のシート抵抗が150Ω／□程度である。これら
のパラメータは、例えば５〜数100Vの耐圧に応じて変化
する。

エミッタ電極コンタクト領域切欠きの形状は第４図
（Ａ）、（Ｂ）に示すものに限らない。第４図（Ｃ）、
（Ｄ）、（Ｅ）にエミッタ電極コンタクト領域の他の形
状を示す。

第４図（Ｃ）は平行な２本のエミッタ電極コンタクト
領域を示す。エミッタ電極の両側にコレクタ領域が存在
する場合にコレクタ領域に対向する部分に幅の狭いエミ
ッタ電極コンタクト領域を設ける場合などに採用できる
形状である。

第４図（Ｄ）は円形のエミッタ領域とエミッタ領域を
囲む環状のコレクタ領域を有する場合等に適用できる形
状であり、エミッタ領域の内でエミッタ電極コレクタ領
域が環状に形成されている。

第４図（Ｅ）は第４図（Ｄ）に示す配置の１つの変型
である。円形のエミッタ領域を囲んで円周の１部分を除
いてＣ字形コレクタ領域が形成されている場合に適用で
きる。コレクタ領域と対向する部分のみにＣ字形環状の
エミッタ電極コンタクト領域を設けてある。

エミッタ電極コンタクト領域の形状は、以上に示した
ものに限らないことは当業者に自明であろう。なお、半
導体領域の導電型を全て反転してもよいことも自明であ
ろう。

第５図にこの様に切欠き部を設けたエミッタ電極コン
タクト領域を有するラテラルバイポーラトランジスタに
おいて測定した電流増幅率とコレクタ電流との関係を示
す。曲線ｐが本発明の実施例によるものであり、曲線ｃ
が従来構造によるものを示す。従来構造による電流増幅
率と較べ本発明の実施例による電流増幅率はかなり高い
値を保っている。

例えば、長方形のエミッタ領域を使用した場合、第６
図（Ａ）に示すような従来構造によるエミッタ電極コン
タクト面積として14μｍ×16μｍを用いて電流増幅率3.
78を得た。本発明による実施例に従い、第６図（Ｂ）に
示すように同一の外周を有し、一方の辺から内部に向か
って10μｍ×14μｍの切欠き部を設けたエミッタ電極コ
ンタクト面積を用いた場合、電流増幅率は6.31に増加し
た。

この様にコレクタ領域対向辺長を減ずることなくエミ
ッタ電極コンタクト電極の面積を減少させることによ
り、電流増幅率を増大させることができた。

以上、実施例に沿って説明したが、本発明はこれらに
制限されるものではない。例えば種々の変形、変更、組
合わせ等が可能なことは当業者に自明であろう。

［発明の効果］ 以上説明したように、本発明によれば、横方向型トラ
ンジスタの素子領域寸法、パンチスルーを起さない最大
定格電圧等を守りつつ、電流増幅率を増加させることが
可能となる。

高集積化を求められる半導体装置の性能向上に寄与す
るところが大きい。

【図面の簡単な説明】

第１図（Ａ）〜（Ｃ）は本発明の原理説明図であり、第
１図（Ａ）は基本的概念を示す断面図、第１図（Ｂ）、
（Ｃ）は平面構成の２例を示す平面図、 第２図（Ａ）〜（Ｄ）は従来技術を示し、第２図
（Ａ）、（Ｂ）は従来技術による２つの平面配置形状を
示す平面図、第２図（Ｃ）はベース幅減少の概念を示す
概略平面図、第２図（Ｄ）はエミッタ電極面積減少の概
念を示す概略平面図、 第３図（Ａ）〜（Ｅ）は従来技術の解析を示し、第３図
（Ａ）は模式的断面図、第３図（Ｂ）はベース領域幅Ｗ
Bを示す概略平面図、第３図（Ｃ）はパンチスルー現象
を示すコレクタ電極ＩC対エミッタ・コレクタ間電圧ＶC
Eの関係を示すグラフ、第３図（Ｄ）は電流増幅率対エ
ミッタ電極面積の関係を示すグラフ、第３図（Ｅ）は電
流増幅率対コレクタ電流の関係を示すグラフ、 第４図（Ａ）〜（Ｅ）は本発明の実施例を示す概略平面
図であり、第４図（Ａ）はコの字形配置を示す概略平面
図、第４図（Ｂ）はロの字形配置を示す概略平面図、第
４図（Ｃ）〜（Ｅ）は他の３つの配置例を示す部分的概
略平面図、 第５図は従来技術による構造と比較して本発明の実施例
によるサンプルの実験結果を示す電流増幅率対コレクタ
電流のグラフ、 第６図（Ａ）、（Ｂ）は比較サンプルの平面図である。 図において、 １……半導体基板 ２……エミッタ領域 ３……コレクタ領域 ４……ベース領域 ５……エミッタ電極 5c……エミッタ電極接触面 ６……コレクタ電極 ７……ベース電極 ９……絶縁物層 11……素子領域 12……エミッタ領域 13……コレクタ領域 14……ベース領域 15c……エミッタ電極コンタクト領域 16c……コレクタ電極コンタクト領域 17c……ベース領域コンタクト領域 18……アイソレーション領域 21……素子領域 22……エミッタ領域 23……コレクタ領域 24……ベース領域 25c……エミッタ電極コンタクト領域 26c……コレクタ電極コンタクト領域 27c……ベース領域コンタクト領域 28……アイソレーション領域 31……素子領域 32……エミッタ領域 33、33a……コレクタ領域 34、34a……ベース領域 35c……エミッタ電極コンタクト領域 36c……コレクタ電極コンタクト領域 37c……ベース電極コンタクト領域 38……アイソレーション領域

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】エミッタ領域（２）、ベース領域（４）、
   コレクタ領域（３）が基板表面に沿って横方向に並び、
   エミッタ領域（２）上にエミッタ電極（５）が接触する
   ラテラルバイポーラトランジスタ型半導体装置におい
   て、 前記エミッタ電極（５）のエミッタ領域（２）との接触
   面（5c）が、コレクタ領域（３）と対向していない部分
   を少なくとも１部除去した形状を有することを特徴とす
   るラテラルバイポーラトランジスタ型半導体装置。