JP2715976B2 - 圧電素子駆動回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧電素子を用いたイン
クオンデマンド型インクジェットプリンタの圧電素子駆
動回路に関し、特に圧電素子の充電時、放電抵抗による
損失を生じない圧電素子駆動回路に関するものである。

【０００２】インクジェットプリンタにおいては、噴射
ヘッドにおける複数のノズルに対応してそれぞれ圧電素
子を備え、圧電素子にパルスからなる駆動電圧を印加す
ることによって、ノズルからインクを噴射させるように
なっている。

【０００３】このような噴射ヘッドの圧電素子駆動回路
は、圧電素子の放電抵抗が不要であって、圧電素子の充
電時、放電抵抗による損失を生じないものであることが
望ましい。

【０００４】

【従来の技術】インクジェットプリンタの噴射ヘッドに
おいては、圧電素子に対する駆動パルスの立ち上がりが
急峻な場合、圧電素子の高調波振動に起因して、噴射さ
れたインクが飛散し、印字スポットの周囲にサテライト
（飛沫）を生じるという現象がある。また駆動パルスの
立ち下がりが急峻な場合には、噴射ヘッド内のインクの
急激な膨張のため、圧力室内に空気が混入して、次のイ
ンク噴射時、印字スポットが欠けたり、淡くなったりす
るという現象がある。従来、このような問題を回避する
ものとして、圧電素子に放電抵抗を付加する方法が知ら
れている。

【０００５】図４は、従来の圧電素子駆動回路を示した
ものである。図中、Ｐ１，Ｐ２，…，Ｐｎは圧電素子、
Ｑ１，Ｑ２，…，Ｑｎは、各圧電素子Ｐ１，Ｐ２，…，
Ｐｎに対応して設けられた圧電素子選択トランジスタで
ある。各圧電素子Ｐ１，Ｐ２，…，Ｐｎは、それぞれ並
列に放電抵抗Ｒ１，Ｒ２，…，Ｒｎを有しているととも
に、直列に充電抵抗Ｒ１１，Ｒ１２，…，Ｒ１ｎを有し
ている。またＱ１１は、各圧電素子に電源Ｖｈを供給す
る電源供給トランジスタである。

【０００６】また図５は、図４に示された圧電素子駆動
回路における各部信号を示したものであって、従来の圧
電素子駆動回路の動作を説明するものである。

【０００７】図４に示された従来の圧電素子駆動回路に
おいては、図５に示すように、電源供給トランジスタＱ
１１に電源供給信号を印加した状態で、各圧電素子選択
トランジスタのベースに圧電素子選択信号を与えること
によって、各圧電素子選択トランジスタのオン，オフに
応じて、対応する圧電素子に、図示のような波形を有す
る圧電素子印加電圧が加えられる。

【０００８】この際、圧電素子印加電圧の立ち上がり
は、圧電素子の静電容量Ｃｐと充電抵抗値Ｒｃの時定数
によって制御され、立ち下がりは、圧電素子の静電容量
Ｃｐと放電抵抗値Ｒｄの時定数によって制御されること
によって、図示のように立ち上がりと立ち下がりが緩や
かに制御されて、サテライトの発生防止と、噴射ヘッド
への空気混入防止が実現される。

【０００９】なお類似の技術として、例えば特開昭５８
−５９８５５号公報には、電源側に直列にインダクタン
スを備え、このインダクタンスにおける電流遮断時の逆
起電力を、圧電素子印加電圧として用いることによっ
て、電源昇圧回路を不要にする圧電素子駆動回路が記載
されているが、この公知例においても、圧電素子の放電
時の立ち下がり特性は、圧電素子に並列に接続された放
電抵抗によって定められるようになっている。

【００１０】

【発明が解決しようとする課題】従来の圧電素子駆動回
路では、充電時に、圧電素子と並列に接続された放電抵
抗に流入する電流Ｉｄによって、Ｉｄ×Ｖｈの損失が生
じる。プリンタにおける高速印字の要求に応じて、圧電
素子を高速駆動することが必要になるが、これに伴っ
て、圧電素子印加電圧の立ち上がり，立ち下がり時間を
短くしなければならない。そのため時定数の短縮に伴っ
て、充電抵抗および放電抵抗の値も小さくしなければな
らず、高速駆動の場合ほど、特に放電抵抗における損失
が大きくなるという問題がある。

【００１１】本発明は、このような従来技術の課題を解
決しようとするものであって、圧電素子駆動回路におい
て、充電時における、圧電素子の放電抵抗による損失の
発生を防止することによって、高速駆動時の、損失の増
大を回避した圧電素子駆動回路を提供することを目的と
している。

【００１２】

【課題を解決するための手段】図１は、本発明の原理的
構成を示したものであって、本発明はこのような構成を
とることによって、前述した目的を達成しようとするも
のである。

【００１３】(1) 複数の圧電素子を用いてインクを噴射
して印字するインクジェットプリンタの圧電素子駆動回
路において、各圧電素子Ｐの一方の端子を逆方向のダイ
オードＤと圧電素子選択部１とを並列にして接地し、各
圧電素子Ｐの他方の端子を並列にして電源供給部２を経
て電源に接続するとともに、放電回路３を経て接地し、
放電回路３の制御端子を放電コンデンサＣｄを介して接
地するとともに、放電コンデンサ充電部４を経て電源に
接続し、さらに放電コンデンサＣｄの両端に放電コンデ
ンサ放電部５を接続して圧電素子駆動回路を構成する。

【００１４】(2) (1) の場合に、各圧電素子選択部１
を、電流帰還を行なわれた増幅素子（Ｑ１，Ｑ２，…，
Ｑｎ）から構成する。

【００１５】(3) (1) または (2)の場合に、放電コンデ
ンサ放電部５を、電流帰還を行なわれた増幅素子Ｑ１４
から構成する。

【００１６】

【作用】圧電素子Ｐのオン時には、放電コンデンサ充電
部４をオンにして、電源から放電コンデンサＣｄに充電
を開始し、次に、所望の圧電素子を駆動する圧電素子選
択部１をオンにしたのち、電源供給部２をオンにして、
圧電素子に電源Ｖｈを印加すると、圧電素子選択部１を
構成する増幅素子（Ｑ１，Ｑ２，…，Ｑｎ）のエミッタ
に接続されている抵抗（Ｒ２１，Ｒ２２，…，Ｒ２ｎ）
の電流帰還作用によって、圧電素子選択部１に流れる電
流は一定であって、圧電素子Ｐは一定の電流で充電さ
れ、圧電素子の電圧は一定の立ち上がりとなる。

【００１７】圧電素子Ｐの充電終了時、電源供給部２，
圧電素子選択部１，放電コンデンサ充電部４を順次，オ
フにして、充電シーケンスを終了する。

【００１８】充電シーケンスの終了後、放電コンデンサ
放電部５を構成する増幅素子（Ｑ１４）をオンにする
と、放電コンデンサＣｄの放電に伴って、放電回路３の
制御端子の電圧が低下して、圧電素子Ｐの電荷が放電さ
れる。このとき、放電コンデンサ放電部５を構成する増
幅素子（Ｑ１４）のエミッタに接続されている抵抗（Ｒ
３）の電流帰還作用によって、放電コンデンサ放電部５
に流れる電流は一定であって、圧電素子Ｐは一定の電流
で放電されるので、圧電素子Ｐの電圧は一定の立ち下が
りとなる。

【００１９】本発明によれば、圧電素子に並列に放電抵
抗を接続しなくても、放電を緩やかにすることができ、
従って、放電抵抗による、圧電素子充電時の損失の発生
を防止することができる。

【００２０】

【実施例】図２は、本発明の一実施例の回路構成を示し
たものである。Ｐ１，Ｐ２，…，Ｐｎは、図１において
Ｐで代表して示された圧電素子である。Ｑ１，Ｑ２，
…，Ｑｎは、図１において圧電素子選択部１で代表して
示された圧電素子選択トランジスタ、Ｑ１１は図１の電
源供給部２に対応する電源供給トランジスタである。

【００２１】また、Ｑ１２は各圧電素子Ｐ１，Ｐ２，
…，Ｐｎに共通に設けられた放電トランジスタであっ
て、図１の放電回路３に対応する。Ｃｄは、放電トラン
ジスタＱ１２のベース側に接続された放電コンデンサで
ある。Ｑ１３は放電コンデンサＣｄに電源Ｖｈを充電す
る放電コンデンサ充電トランジスタであって、図１の放
電コンデンサ充電部４に対応する。Ｑ１４は放電コンデ
ンサＣｄの放電を制御する放電コンデンサ放電トランジ
スタであって、図１の放電コンデンサ放電部５に対応す
る。

【００２２】Ｒ２１，Ｒ２２，…，Ｒ２ｎは、各圧電素
子選択トランジスタＱ１，Ｑ２，…，Ｑｎのエミッタ側
に接続された充電抵抗であって、それぞれの圧電素子に
対する充電電流を制限する。Ｒ３は、放電コンデンサ放
電トランジスタＱ１４のエミッタ側に接続された放電抵
抗であって、放電コンデンサＣｄの放電電流を制限す
る。

【００２３】図３は、図２に示された実施例の回路にお
ける各部信号を示したものであって、本発明の圧電素子
駆動回路の動作を説明するものである。以下、図２およ
び図３に基づいて、本発明の圧電素子駆動回路の動作を
説明する。なお、圧電素子および関連回路については、
圧電素子Ｐ１，圧電素子選択トランジスタＱ１の動作を
代表として説明する。

【００２４】電源供給トランジスタＱ１１によって、各
圧電素子に電源を供給するのに先立って、放電コンデン
サ充電信号を与えることによって、放電コンデンサ充電
トランジスタＱ１３をオンにする。これによって、電源
Ｖｈから放電コンデンサＣｄに充電が開始される。

【００２５】次に駆動すべき圧電素子、例えばＰ１に対
応する圧電素子選択トランジスタＱ１に圧電素子選択信
号を与えてこれをオンにしたのち、電源供給制御信号を
与えて電源供給トランジスタＱ１１をオンにして、圧電
素子Ｐ１に電源Ｖｈを印加する。

【００２６】このとき、圧電素子選択トランジスタＱ１
のエミッタ側に接続されている充電抵抗Ｒ２１に充電電
流が流れるが、圧電素子選択トランジスタＱ１の電流帰
還作用によって、充電抵抗Ｒ２１に流れる電流Ｉｅは、
Ｖｂ＝ＩｅＲ＋Ｖｂｅであるから、

【００２７】Ｉｅ＝（Ｖｂ−Ｖｂｅ）／Ｒ

【００２８】となって一定である。ここで、Ｖｂは圧電
素子選択トランジスタのベース電圧、Ｒは充電抵抗値、
Ｖｂｅは圧電素子選択トランジスタのベース−エミッタ
電圧である。

【００２９】従って圧電素子Ｐ１に対して、一定の電流
で充電することができる。また、このとき圧電素子Ｑ１
に印加される電圧の立ち上がりの傾斜ｄＶ／ｄｔは、 Ｉｅ＝ｄＱ／ｄｔ＝ＣｐｄＶ／ｄｔ ｄＶ／ｄｔ＝（Ｖｂ−Ｖｂｅ）／ＣｐＲ となって、圧電素子の電圧は一定の立ち上がりとなる。

【００３０】圧電素子Ｐ１への充電が終了したとき、電
源供給制御信号，圧電素子選択信号および放電コンデン
サ充電信号を順次停止して、電源供給トランジスタＱ１
１，圧電素子選択トランジスタＱ１および放電コンデン
サ充電トランジスタＱ１３を相次いでオフにする。

【００３１】このような充電シーケンスの終了後、放電
コンデンサ放電信号を印加して、放電コンデンサ放電ト
ランジスタＱ１４をオンにすると、放電コンデンサＣｄ
に蓄積された電荷の放電に伴って、放電トランジスタＱ
１２のベース電圧が降下するので、これに追従して放電
トランジスタＱ１２のエミッタ電圧も低下し、圧電素子
Ｐ１に蓄積された電荷が放電される。

【００３２】このとき、前述の圧電素子の立ち上がり時
と同様の電流帰還作用によって、放電コンデンサＣｄの
の放電電流は、放電抵抗Ｒ３によって一定に制限される
ので、放電コンデンサＣｄの電圧降下は一定になる。圧
電素子Ｐ１に印加されている電圧の立ち下がりは、放電
コンデンサＣｄの電位の立ち下がりと同じになるので、
圧電素子Ｐ１の負荷の変動に無関係に、圧電素子Ｐ１の
印加電圧は、一定の時間に一定の電圧降下を行なうよう
になる。

【００３３】このように、図２に示された回路では、圧
電素子Ｐ１の印加電圧の立ち上がりと立ち下がりを緩や
かにすることができるとともに、放電回路の動作は圧電
素子の状態と無関係に行なわれるので、圧電素子の負荷
の変動に関係なく、一定の電圧降下を行なうことができ
る。なお、以上の説明は、圧電素子Ｐ１とこれに関連す
る回路について行なったが、他の圧電素子についても同
様である。

【００３４】

【発明の効果】以上説明したように本発明によれば、イ
ンクジェットプリンタの圧電素子駆動回路において、圧
電素子の充電時、放電抵抗による損失を生じない圧電素
子駆動回路を実現することができるとともに、圧電素子
の放電経路となる放電回路を独立に設けたので、圧電素
子の負荷と無関係に、一定の電圧降下を行なうことがで
きるという、従来にない優れた効果を有する圧電素子駆
動回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理的構成を示すブロック図である。

【図２】本発明の一実施例の回路構成を示す回路図であ
る。

【図３】図２に示された圧電素子駆動回路における各部
信号を示すタイムチャートである。

【図４】従来の圧電素子駆動回路を示す回路図である。

【図５】図４に示された圧電素子駆動回路における各部
信号を示すタイムチャートである。

【符号の説明】

１ 圧電素子選択部 ２ 電源供給部 ３ 放電回路 ４ 放電コンデンサ充電部 ５ 放電コンデンサ放電部 Ｐ 圧電素子 Ｄ ダイオード Ｃｄ 放電コンデンサ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の圧電素子を用いてインクを噴射し
   て印字するインクジェットプリンタの圧電素子駆動回路
   において、 各圧電素子の一方の端子を逆方向のダイオードと圧電素
   子選択部とを並列にして接地し、 各圧電素子の他方の端子を並列にして電源供給部を経て
   電源に接続するとともに、放電回路を経て接地し、 該放電回路の制御端子を放電コンデンサを介して接地す
   るとともに、放電コンデンサ充電部を経て電源に接続
   し、 さらに該放電コンデンサの両端に放電コンデンサ放電部
   を接続してなることを特徴とする圧電素子駆動回路。
2. 【請求項２】 前記各圧電素子選択部が、電流帰還を行
   なわれた増幅素子からなることを特徴とする請求項１に
   記載の圧電素子駆動回路。
3. 【請求項３】 前記放電コンデンサ放電部が、電流帰還
   を行なわれた増幅素子からなることを特徴とする請求項
   １または２に記載の圧電素子駆動回路。