JP2712162B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2712162B2
JP2712162B2 JP62013224A JP1322487A JP2712162B2 JP 2712162 B2 JP2712162 B2 JP 2712162B2 JP 62013224 A JP62013224 A JP 62013224A JP 1322487 A JP1322487 A JP 1322487A JP 2712162 B2 JP2712162 B2 JP 2712162B2
Authority
JP
Japan
Prior art keywords
output
electrode
mosfet
type
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62013224A
Other languages
Japanese (ja)
Other versions
JPS63181524A (en
Inventor
正美 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP62013224A priority Critical patent/JP2712162B2/en
Publication of JPS63181524A publication Critical patent/JPS63181524A/en
Application granted granted Critical
Publication of JP2712162B2 publication Critical patent/JP2712162B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路における出力駆動回路の静電
気破壊を防止する回路に関する。 〔従来の技術〕 従来の出力駆動回路の静電気破壊の防止対策としては
第7図のように出力駆動回路の出力配線に直列抵抗を入
れて静電気による急激な電圧上昇を防いで保護したり、
第8図のように出力駆動回路を構成する絶縁ゲート電界
効果型トランジスタ(以下MOSFETと略す)の形状を大き
くして静電気の吸収能力を増大させ静電気破壊を防いで
いた。なお第6図はMOSFETの断面図を表わしていてN型
MOSFETの場合には101,102はN拡散によってソース電極
もしくはドレイン電極となり、103はゲート電極、104は
P型の基板、105,106はアルミ配線、107は酸化膜を示し
ている。ここでN拡散101もしくは102とP基板104の組
合せによってダイオードが形成される。またMOSFETのチ
ャンネル直下においてN拡散101,P基板104,N拡散102のN
PN構造が出来る。これらダイオードやNPN構造は静電気
の吸収経路となっていて第8図のようにMOSFETの形状を
大きくすれば吸収能力は増大するので一般的に静電気破
壊に対しては強くなる。なお入力端子については前述し
た理由によりMOSFETを静電気吸収経路として用いた例は
あるが出力端子については出力駆動回路を構成するMOSF
ETが静電気吸収経路を兼ねるので特にその為にMOSFETを
追加する例はなかった。 〔発明が解決しようとする問題点〕 さて前述した従来回路例である第7図の回路では出力
配線に抵抗がつくので出力駆動回路としての駆動能力が
低下する。つまりインピーダンスが高くなったり、過渡
応答において応答性が低下するという問題点がある。ま
た第8図の回路のようにMOSFETの形状を大きくすること
によって対処する場合、大きくしすぎると駆動能力が過
大となり、動作時に多大な過渡電流が流れ電源変動や雑
音となって他の回路に影響を及ほし誤動作の原因となる
という問題点があった。 そこで本発明はこのような問題点を解決するもので、
その目的とするところは駆動能力を低下させることな
く、また過大電流による電源変動や雑音を増加させるこ
となく、静電気破壊に対して強い出力駆動回路を提供す
ることにある。 さらに、複数の出力駆動回路に対して、静電気破壊の
強さを一定の特性に保証できる構成を提供することを目
的とする。 〔問題点を解決する為の手段〕 本発明の半導体装置は、出力駆動用トランジスタ部と
静電気吸収用トランジスタ部とを有する出力駆動回路が
複数設けられた半導体装置であって、前記複数の出力駆
動回路のうち、第1出力駆動用トランジスタ部を構成し
第1の信号制御線が接続されるゲート電極と第1電源の
電位に接続される電極と出力端子に接続される電極とか
らなる第1トランジスタと、前記第1出力駆動用トラン
ジスタ部を構成し第2の信号制御線が接続されるゲート
電極と第2の電源電位に接続される電極と前記出力端子
に接続される電極とからなる第2トランジスタと、前記
第1出力駆動用トランジスタ部に並列かつオフ状態で接
続される第1静電気吸収用トランジスタ部と、を有する
第1出力駆動回路と、前記複数の出力駆動回路のうち、
第2出力駆動用トランジスタ部と、前記第2出力駆動用
トランジスタ部に並列かつオフ状態で接続される第2静
電気吸収用トランジスタ部と、を有する第2出力駆動回
路と、を含み、前記第1出力駆動用トランジスタ部のチ
ャネル幅と前記第1静電気吸収用トランジスタ部のチャ
ネル幅との合計値が、前記第2出力駆動用トランジスタ
部のチャネル幅と前記第2静電気吸収用トランジスタ部
のチャネル幅との合計値と同じであることを特徴とする
半導体装置。 〔作用〕 本発明の上記の構成によれば出力駆動回路としてのMO
SFET以外に常にオフであるMOSFETを設けているので雑音
源となることもなく静電気を吸収する経路となるダイオ
ードやチャネルが増大し、静電気破壊に対し強くなる。
また、複数の出力駆動回路のそれぞれが、一定の静電気
破壊の強さを有する。 〔実施例〕 第1図は本発明の第1の実施例を示す回路図である。
第1図においてN型MOSFET11の第1電極は正極の電源電
位である+VDDに接続され、N型MOSFET12のソース電極
は負極の電源電位である−VSSに接続され、N型MOSFET1
1の第2電極とN型MOSFET12のドレイン電極は互いに接
続され、かつ出力端子15に接続されている。またMOSFET
11,12のそれぞれのゲート電極16,17にはそれぞれ制御信
号が加わり、N型MOSFET11,12によって出力駆動回路が
形成されている。N型MOSFET13の第1電極及び第2電極
はN型MOSFET11の第1電極,第2電極にそれぞれ接続さ
れ、ゲート電極は−VSSに接続されている。さてN型MOS
FET13がない場合でN型MOSFET11の形状が小さくドレイ
ン電極によるダイオード面積やドレイン・ソース間の吸
収経路面積が小さいと出力端子15と+VDDの間、かつ+V
DDより高い電圧が出力端子15に加わると静電気の吸収が
すみやかに行なわれず静電気破壊が起るが、第1図の回
路のようにN型MOSFET13を設け、かつその形状を充分に
大きくすればドレイン電極によるダイオード面積とドレ
イン・ソース間の吸収経路を増大させることが出来て静
電気破壊が防止される。またN型MOSFET13のゲート電極
は−VSSに接続されているのでMOSFET13は常にオフとな
り、動作にともなう雑音の発生もなく、またMOSFET11と
12からなる出力駆動回路の動作にも影響を与えない。し
たがって第1図の回路は雑音を増大させることなく静電
気破壊に対して強い出力駆動回路となっていることがわ
かる。 第2図は本発明の第2の実施例を示す回路図である。
第2図においてN型MOSFET21の第1電極は−VSSに接続
され、N型MOSFET22の第2電極は+VDDに接続され、N
型MOSFET21の第2電極とN型MOSFET22の第1電極は互い
に接続され、かつ出力端子25に接続されている。またMO
SFET21,22のそれぞれのゲート電極26,27にはそれぞれ制
御信号が加わり、N型MOSFET21,22によって出力駆動回
路が形成されている。N型MOSFET23の第1電極及び第2
電極はN型MOSFET21の第1電極,第2電極にそれぞれ接
続され、ゲート電極は−VSSに接続されている。以上の
回路構成は第1図の回路における+VDDと出力端子15に
接続された静電気吸収用のMOSFET13を第2図の回路にお
いて静電気吸収用のMOSFET23を−VSSと出力端子25の間
に設けたものであり、基本的動作、及び原理は第1図の
回路の場合と同様である。 第3図は本発明の第3の実施例を示す回路図である。
第3図においてN型MOSFET31の第1電極は+VDDに接続
され、N型MOSFET32のソース電極は−VSSに接続され、
N型MOSFET31の第2電極とN型MOSFET32のドレイン電極
は互いに接続され、かつ出力端子35に接続されている。
またMOSFET31,32のそれぞれのゲート電極36,37にはそれ
ぞれ制御信号が加わり、N型MOSFET31,32によって出力
駆動回路が形成されている。N型MOSFET33の第1電極及
び第2電極はN型MOSFET31の第1電極,第2電極にそれ
ぞれ接続され、N型MOSFET34のソース電極及びドレイン
電極はN型MOSFET32のソース電極,ドレイン電極にそれ
ぞれ接続され、N型MOSFET33,34のゲート電極はともに
−VSSに接続されている。以上の回路構成は静電気吸収
用のMOSFETを+VDD側としてN型MOSFET33を、−VSS側と
してN型MOSFET34を設けたものである。第1図,第2図
の回路においては+VDD側もしくは−VSS側の一方にしか
設けていなかった静電気吸収用MOSFETを第3図の回路に
おいては+VDD,−VSSの両方に設け、静電気吸収能力の
増大を図っている。 第4図は本発明の第4の実施例を示す回路図である。
第4図においてP型MOSFET41の第1電極は−VSSに接続
され、P型MOSFET42のソース電極は+VDDに接続され、
P型MOSFET41の第2電極とP型MOSFET42のドレイン電極
は互いに接続され、かつ出力端子45に接続されている。
またMOSFET41,42のそれぞれのゲート電極46,47にはそれ
ぞれ制御信号が加わり、P型MOSFET41,42によって出力
駆動回路が形成されている。P型MOSFET43の第1電極及
び第2電極はP型MOSFET41の第1電極,第2電極にそれ
ぞれ接続され、ゲート電極は+VDDに接続されている。
以上の回路構成は第1図の回路における各N型MOSFETを
P型MOSFETに置き換え、静電気吸収用のMOSFETを−VSS
と出力端子45の間に設けたもので基本的動作、及び原理
は第1図の回路と場合と同様である。 第5図は本発明の第5の実施例を示す回路図である。
第5図においてP型MOSFET51のソース電極は+VDDに接
続され、N型MOSFET52のソース電極は−VSSに接続さ
れ、P型MOSFET51のドレイン電極とN型MOSFET52のドレ
イン電極は互いに接続され、かつ出力端子55に接続され
ている。またMOSFET51,52のそれぞれのゲート電極56,57
にはそれぞれ制御信号が加わり、P型MOSFET51とN型MO
SFET52によって出力駆動回路が形成されている。P型MO
SFET53のソース電極及びドレイン電極はP型MOSFET51の
ソース電極,ドレイン電極にそれぞれ接続され、ゲート
電極は+VDDに接続されている。N型MOSFET54のソース
電極及びドレイン電極はN型MOSFET52のソース電極,ド
レイン電極にそれぞれ接続され、ゲート電極は−VSS
接続されている。以上の回路構成は相補型(CMOS)の場
合の例を示したもので基本的動作及び原理は同様であ
る。 さて、P型MOSFET53がない場合には、P型MOSFET51の
形状が小さく、ドレイン電極によるダイオード面積やド
レイン電極とソース電極間の吸収経路面積が小さいと出
力端子55と+VDDの間、かつ+VDDより高い電圧が出力端
子55に加わると静電気の吸収がすみやかに行われず静電
気破壊が起こる。しかし、P型MOSFET53を設け、かつそ
の形状を充分大きくすればドレイン電極によるダイオー
ド面積とドレイン・ソース間の吸収経路を増大させるこ
とが出来て静電気破壊が防止される。また、P型MOSFET
のゲート電極は+VDDに接続されているので、P型MOSFE
Tは常にオフとなり、動作にともなう雑音の発生もな
く、またP型MOSFET51とN型もSFETからなる出力駆動回
路の動作にも影響を与えない。また、同様に出力端子55
と−VSSの間、かつ−VSSより低い電圧の静電気に対し
て、N型MOSFET54を設けることにより静電気破壊が防止
される。従って、第5図の回路によれば、雑音を増大さ
せることなく正極性、および負極性の静電気破壊に対し
てともに静電気吸収能力を有する出力駆動回路となって
いる。 さて以上の回路例は単なる例であって本発明の本質は
出力駆動回路の構成要素であるMOSFETにオフ状態である
MOSFETを並列に接続することにあって、それにより雑音
源とならずに静電気の吸収能力を増加するものであるの
で実施例は前記の例に限らない。 また、幾つかの出力駆動回路であって、オフ状態であ
るMOSFETを並列に付加する際に、出力駆動回路を構成す
るMOSFETとオフ状態であるMOSFETの形状の合計値が各々
の出力駆動回路で等しくなるように構成して、各出力駆
動回路の静電気破壊に対する強さを一定とすることも出
来る。 本明細書でMOSFETの形状とは、MOSFETのチャネル幅を
意味する。 〔発明の効果〕 以上述べたように本発明によれば出力駆動回路の構成
要素であるMOSFETにオフ状態であるMOSFETを並列に接続
しているので出力駆動回路としての駆動能力を低下させ
ることなしに、また過大電流による電源変動や雑音を増
加させることもなく、静電気の吸収経路が増加して静電
気破壊に対して強い出力駆動回路が実現するという効果
がある。また出力駆動回路を構成するMOSFETの形状が異
なり、駆動能力や静電気吸収能力が異なる幾つかの出力
駆動回路に対しては、オフ状態にあるMOSFETを並列に付
加する際に駆動回路としてのMOSFETとオフ状態であるMO
SFETの形状の合計値を同じにすることで、駆動能力の異
なる出力駆動回路に対しても静電気破壊に対する強さを
一定の特性に容易に保証できるという効果がある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for preventing an output drive circuit in a semiconductor integrated circuit from being damaged by static electricity. [Prior art] As a countermeasure for preventing electrostatic breakdown of a conventional output drive circuit, as shown in FIG. 7, a series resistor is inserted into an output wiring of an output drive circuit to prevent a sudden voltage rise due to static electricity and protect the output drive circuit.
As shown in FIG. 8, the shape of an insulated gate field effect transistor (hereinafter abbreviated as MOSFET) constituting the output drive circuit is increased to increase the ability to absorb static electricity and prevent electrostatic breakdown. FIG. 6 shows a cross-sectional view of the MOSFET, and is an N-type.
In the case of a MOSFET, 101 and 102 become source or drain electrodes by N diffusion, 103 is a gate electrode, 104 is a P-type substrate, 105 and 106 are aluminum wirings, and 107 is an oxide film. Here, a diode is formed by a combination of the N diffusion 101 or 102 and the P substrate 104. The N diffusion 101, the P substrate 104, and the N diffusion
PN structure is possible. These diodes and NPN structures are paths for absorbing static electricity. If the shape of the MOSFET is increased as shown in FIG. 8, the absorption capacity is increased, so that the structure is generally strong against electrostatic breakdown. As for the input terminal, there is an example in which a MOSFET is used as an electrostatic absorption path for the above-mentioned reason, but as for the output terminal, a MOSF constituting an output drive circuit is used.
Since ET also serves as an electrostatic absorption path, there has been no particular example of adding a MOSFET for that purpose. [Problems to be Solved by the Invention] In the circuit of FIG. 7 which is an example of the conventional circuit described above, the output wiring has a resistance, so that the driving capability as an output driving circuit is reduced. That is, there is a problem that the impedance is increased and the responsiveness is reduced in the transient response. In the case where the size of the MOSFET is increased as in the circuit shown in FIG. 8, if the size is excessively increased, the driving capability becomes excessive. There is a problem in that it causes an influence and causes a malfunction. Therefore, the present invention solves such a problem,
It is an object of the present invention to provide an output drive circuit that is resistant to electrostatic breakdown without lowering the driving capability and without increasing power supply fluctuation and noise due to excessive current. It is still another object of the present invention to provide a configuration capable of guaranteeing a certain characteristic of a plurality of output drive circuits with a certain level of electrostatic damage. [Means for Solving the Problems] The semiconductor device of the present invention is a semiconductor device provided with a plurality of output driving circuits each having an output driving transistor section and an electrostatic absorption transistor section, wherein the plurality of output driving circuits are provided. In the circuit, a first output driving transistor section, a first electrode including a gate electrode connected to the first signal control line, an electrode connected to the potential of the first power supply, and an electrode connected to the output terminal. A transistor, a gate electrode that forms the first output driving transistor section and is connected to a second signal control line, and includes an electrode connected to a second power supply potential and an electrode connected to the output terminal. A first output driving circuit having two transistors, a first static electricity absorbing transistor section connected in parallel and in an off state to the first output driving transistor section, and the plurality of output driving circuits. Out of the road
A second output drive circuit comprising: a second output drive transistor section; and a second electrostatic absorption transistor section connected in parallel and in an off state to the second output drive transistor section; The sum of the channel width of the output driving transistor section and the channel width of the first static electricity absorbing transistor section is equal to the channel width of the second output driving transistor section and the channel width of the second static electricity absorbing transistor section. A semiconductor device, which is equal to the sum of [Operation] According to the above configuration of the present invention, the MO as the output drive circuit
Since a MOSFET that is always off is provided in addition to the SFET, the number of diodes and channels serving as a path for absorbing static electricity increases without becoming a noise source, thereby increasing resistance to static electricity damage.
In addition, each of the plurality of output driving circuits has a certain electrostatic breakdown strength. Embodiment FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
In FIG. 1, the first electrode of the N-type MOSFET 11 is connected to the positive power supply potential + V DD , the source electrode of the N-type MOSFET 12 is connected to the negative power supply potential −V SS ,
The first second electrode and the drain electrode of the N-type MOSFET 12 are connected to each other and to the output terminal 15. Also MOSFET
A control signal is applied to each of the gate electrodes 16 and 17 of the transistors 11 and 12, and the N-type MOSFETs 11 and 12 form an output drive circuit. First and second electrodes of the N-type MOSFET13 first electrode of the N-type MOSFET 11, respectively connected to the second electrode, the gate electrode is connected to the -V SS. Well N-type MOS
Without the FET13, if the shape of the N-type MOSFET 11 is small and the diode area by the drain electrode or the absorption path area between the drain and source is small, between the output terminal 15 and + V DD and + V
When a voltage higher than DD is applied to the output terminal 15, static electricity is not immediately absorbed and static electricity is destroyed. However, if the N-type MOSFET 13 is provided as shown in the circuit of FIG. The area of the diode by the electrode and the absorption path between the drain and source can be increased, thereby preventing electrostatic breakdown. Since the gate electrode of the N-type MOSFET 13 is connected to the -V SS MOSFET 13 is always turned off, no generation of noise due to operation and MOSFET11 and
It does not affect the operation of the output drive circuit consisting of 12 elements. Therefore, it can be understood that the circuit shown in FIG. 1 is an output drive circuit which is strong against electrostatic breakdown without increasing noise. FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
A first electrode of the N type MOSFET21 in Figure 2 is connected to the -V SS, the second electrode of the N type MOSFET22 are connected to + V DD, N
The second electrode of the MOSFET 21 and the first electrode of the N-type MOSFET 22 are connected to each other and to the output terminal 25. Also MO
A control signal is applied to each of the gate electrodes 26 and 27 of the SFETs 21 and 22, and an output drive circuit is formed by the N-type MOSFETs 21 and 22. First electrode and second electrode of N-type MOSFET 23
Electrode the first electrode of the N-type MOSFET 21, respectively connected to the second electrode, the gate electrode is connected to the -V SS. In the above circuit configuration, the electrostatic absorption MOSFET 13 connected to + V DD and the output terminal 15 in the circuit of FIG. 1 is provided between the −V SS and the output terminal 25 in the circuit of FIG. The basic operation and principle are the same as those of the circuit of FIG. FIG. 3 is a circuit diagram showing a third embodiment of the present invention.
In FIG. 3, the first electrode of the N-type MOSFET 31 is connected to + V DD , the source electrode of the N-type MOSFET 32 is connected to −V SS ,
The second electrode of the N-type MOSFET 31 and the drain electrode of the N-type MOSFET 32 are connected to each other and to the output terminal 35.
A control signal is applied to each of the gate electrodes 36 and 37 of the MOSFETs 31 and 32, and the N-type MOSFETs 31 and 32 form an output drive circuit. The first and second electrodes of the N-type MOSFET 33 are connected to the first and second electrodes of the N-type MOSFET 31, respectively, and the source and drain electrodes of the N-type MOSFET 34 are connected to the source and drain electrodes of the N-type MOSFET 32, respectively. is, the gate electrode of the N-type MOSFET33,34 are both connected to the -V SS. Above circuit configuration is the N type MOSFET33 the MOSFET-static absorbed as + V DD side, is provided with a N-type MOSFET34 as -V SS side. Figure 1, provided with a MOSFET for electrostatic absorption was not provided only on one of the + V DD side or -V SS side in the circuit of FIG. 2 in the circuit of Figure 3 + V DD, to both -V SS, The aim is to increase the ability to absorb static electricity. FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention.
A first electrode of the P-type MOSFET41 in Figure 4 is connected to the -V SS, the source electrode of the P-type MOSFET42 are connected to + V DD,
The second electrode of the P-type MOSFET 41 and the drain electrode of the P-type MOSFET 42 are connected to each other and to the output terminal 45.
A control signal is applied to each of the gate electrodes 46 and 47 of the MOSFETs 41 and 42, and the P-type MOSFETs 41 and 42 form an output drive circuit. The first and second electrodes of the P-type MOSFET 43 are connected to the first and second electrodes of the P-type MOSFET 41, respectively, and the gate electrode is connected to + VDD .
In the above circuit configuration, each N-type MOSFET in the circuit of FIG. 1 is replaced with a P-type MOSFET, and the MOSFET for absorbing static electricity is replaced by −V SS
The basic operation and principle are the same as those of the circuit of FIG. FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention.
The source electrode of the P-type MOSFET51 in Figure 5 is connected to + V DD, the source electrode of the N type MOSFET52 are connected to -V SS, the drain electrode of the drain electrode and the N-type MOSFET52 of P type MOSFET51 are connected to each other, and Connected to output terminal 55. In addition, respective gate electrodes 56, 57 of MOSFETs 51, 52
Control signal is applied to each of the P-type MOSFET 51 and the N-type MO.
An output drive circuit is formed by the SFET 52. P-type MO
The source electrode and the drain electrode of the SFET 53 are connected to the source electrode and the drain electrode of the P-type MOSFET 51, respectively, and the gate electrode is connected to + VDD . The source electrode and the drain electrode of the N-type MOSFET54 source electrode of the N-type MOSFET 52, is connected to the drain electrode, a gate electrode is connected to the -V SS. The above circuit configuration shows an example of a complementary type (CMOS), and the basic operation and principle are the same. When the P-type MOSFET 53 is not provided, if the P-type MOSFET 51 has a small shape and the diode area by the drain electrode or the absorption path area between the drain electrode and the source electrode is small, it is higher than + VDD between the output terminal 55 and + VDD. When a voltage is applied to the output terminal 55, the static electricity is not immediately absorbed and the static electricity is destroyed. However, if the P-type MOSFET 53 is provided and its shape is made sufficiently large, the diode area by the drain electrode and the absorption path between the drain and source can be increased, thereby preventing electrostatic breakdown. In addition, P-type MOSFET
Since the gate electrode is connected to + VDD, P-type MOSFET
T is always off, there is no noise associated with the operation, and the P-type MOSFET 51 and the N-type do not affect the operation of the output drive circuit composed of SFETs. Similarly, output terminal 55
By providing the N-type MOSFET 54 for static electricity having a voltage between -VSS and lower than -VSS, electrostatic breakdown is prevented. Therefore, according to the circuit shown in FIG. 5, the output drive circuit has both a positive polarity and a negative polarity electrostatic breakdown without increasing noise. The above circuit example is merely an example, and the essence of the present invention is that the MOSFET which is a component of the output drive circuit is off.
The embodiment is not limited to the above-described example because the parallel connection of the MOSFETs increases the ability to absorb static electricity without causing a noise source. Also, in some output drive circuits, when the MOSFETs in the off state are added in parallel, the total value of the shapes of the MOSFETs constituting the output drive circuit and the MOSFETs in the off state is determined by each output drive circuit. By making them equal, the strength of each output drive circuit against electrostatic destruction can be made constant. In this specification, the shape of the MOSFET means the channel width of the MOSFET. [Effects of the Invention] As described above, according to the present invention, the off-state MOSFET is connected in parallel to the MOSFET which is a component of the output drive circuit, so that the drive capability of the output drive circuit is not reduced. In addition, there is an effect that the output path of static electricity is increased and an output drive circuit that is strong against electrostatic breakdown is realized without increasing power supply fluctuation and noise due to excessive current. In addition, for some output drive circuits with different shapes of MOSFETs that make up the output drive circuit and different drive capacity and static electricity absorption capacity, when the MOSFET in the off state is added in parallel with the MOSFET as the drive circuit, MO in off state
By making the total value of the shapes of the SFETs the same, there is an effect that the resistance to electrostatic breakdown can be easily assured to a constant characteristic even for output driving circuits having different driving capabilities.

【図面の簡単な説明】 第1図は本発明の第1の実施例を示す回路図、 第2図は本発明の第2の実施例を示す回路図、 第3図は本発明の第3の実施例を示す回路図、 第4図は本発明の第4の実施例を示す回路図、 第5図は本発明の第5の実施例を示す回路図、 第6図はMOSFETの構造を示す断面図、 第7図、第8図はともに従来の出力駆動回路の例を示す
回路図である。 11,12,13,21,22,23,31,32,33,34,52,54……N型MOSFET 41,42,43,51,53……P型MOSFET 15,25,35,45,55……出力端子
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the present invention, and FIG. FIG. 4 is a circuit diagram showing a fourth embodiment of the present invention, FIG. 5 is a circuit diagram showing a fifth embodiment of the present invention, and FIG. 7 and 8 are circuit diagrams each showing an example of a conventional output drive circuit. 11,12,13,21,22,23,31,32,33,34,52,54 ... N-type MOSFET 41,42,43,51,53 ... P-type MOSFET 15,25,35,45, 55 …… Output terminal

Claims (1)

(57)【特許請求の範囲】 1.出力駆動用トランジスタ部と静電気吸収用トランジ
スタ部とを有する出力駆動回路が複数設けられた半導体
装置であって、 前記複数の出力駆動回路のうち、第1出力駆動用トラン
ジスタ部を構成し第1の信号制御線が接続されるゲート
電極と第1電源の電位に接続される電極と出力端子に接
続される電極とからなる第1トランジスタと、前記第1
出力駆動用トランジスタ部を構成し第2の信号制御線が
接続されるゲート電極と第2の電源電位に接続される電
極と前記出力端子に接続される電極とからなる第2トラ
ンジスタと、前記第1出力駆動用トランジスタ部に並列
かつオフ状態で接続される第1静電気吸収用トランジス
タ部と、を有する第1出力駆動回路と、 前記複数の出力駆動回路のうち、第2出力駆動用トラン
ジスタ部と、前記第2出力駆動用トランジスタ部に並列
かつオフ状態で接続される第2静電気吸収用トランジス
タ部と、を有する第2出力駆動回路と、 を含み、前記第1出力駆動用トランジスタ部のチャネル
幅と前記第1静電気吸収用トランジスタ部のチャネル幅
との合計値が、前記第2出力駆動用トランジスタ部のチ
ャネル幅と前記第2静電気吸収用トランジスタ部のチャ
ネル幅との合計値と同じであることを特徴とする半導体
装置。
(57) [Claims] A semiconductor device provided with a plurality of output drive circuits each including an output drive transistor portion and an electrostatic absorption transistor portion, wherein a first output drive transistor portion of the plurality of output drive circuits constitutes a first output drive transistor portion. A first transistor including a gate electrode connected to a signal control line, an electrode connected to a potential of a first power supply, and an electrode connected to an output terminal;
A second transistor comprising a gate electrode connected to a second signal control line and constituting an output driving transistor portion, an electrode connected to a second power supply potential, and an electrode connected to the output terminal; A first output driving circuit having a first static electricity absorbing transistor section connected in parallel and off to the one output driving transistor section; and a second output driving transistor section of the plurality of output driving circuits. And a second output driving circuit having a second static electricity absorbing transistor portion connected in parallel and in an off state to the second output driving transistor portion, wherein a channel width of the first output driving transistor portion is provided. And the sum of the channel width of the first static electricity absorbing transistor portion and the channel width of the second output driving transistor portion is equal to the channel width of the second static electricity absorbing transistor portion. Wherein a is the same as the sum of the channel width.
JP62013224A 1987-01-22 1987-01-22 Semiconductor device Expired - Lifetime JP2712162B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62013224A JP2712162B2 (en) 1987-01-22 1987-01-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62013224A JP2712162B2 (en) 1987-01-22 1987-01-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS63181524A JPS63181524A (en) 1988-07-26
JP2712162B2 true JP2712162B2 (en) 1998-02-10

Family

ID=11827205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62013224A Expired - Lifetime JP2712162B2 (en) 1987-01-22 1987-01-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2712162B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6269660A (en) * 1985-09-24 1987-03-30 Toshiba Corp Electrostatic protective circuit
JP2573574B2 (en) * 1986-06-03 1997-01-22 ソニー株式会社 Output buffer circuit

Also Published As

Publication number Publication date
JPS63181524A (en) 1988-07-26

Similar Documents

Publication Publication Date Title
JPH02138773A (en) Mosfet
US6239958B1 (en) Electrostatic damage protection circuit and dynamic random access memory
KR102462819B1 (en) Semiconductor device
JP2002217305A (en) Esd protection circuit for semiconductor device with multifinger structure
US5128823A (en) Power semiconductor apparatus
JP3320872B2 (en) CMOS integrated circuit device
JP3559075B2 (en) Polarity reversal protection device for integrated electronic circuits in CMOS technology
KR100226508B1 (en) Semiconductor device having pull-up or pull-down resistor
JP3499578B2 (en) Semiconductor integrated circuit
JP2712162B2 (en) Semiconductor device
US6084272A (en) Electrostatic discharge protective circuit for semiconductor device
JPH07335894A (en) Semiconductor device
JPH044755B2 (en)
KR100554328B1 (en) Semiconductor device
JP3355651B2 (en) Electrostatic protection circuit and semiconductor device
JP2014053497A (en) Esd protection circuit
JPS63316475A (en) Input protective circuit
JPS63301558A (en) Semiconductor integrated circuit device
JP2659269B2 (en) Static electricity protection circuit
JPH03102912A (en) Static electricity protecting circuit
KR19980028442A (en) Electrostatic protection device
JP3038744B2 (en) CMOS type semiconductor integrated circuit device
JP4076261B2 (en) Semiconductor device
JPS61285751A (en) Cmos type semiconductor device
JP2571434B2 (en) CMOS type semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term