JP2695508B2 - カラー光電変換装置 - Google Patents
カラー光電変換装置Info
- Publication number
- JP2695508B2 JP2695508B2 JP2092052A JP9205290A JP2695508B2 JP 2695508 B2 JP2695508 B2 JP 2695508B2 JP 2092052 A JP2092052 A JP 2092052A JP 9205290 A JP9205290 A JP 9205290A JP 2695508 B2 JP2695508 B2 JP 2695508B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- pixel
- color
- pixels
- color photoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Color Television Image Signal Generators (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、カラー光電変換装置に係り、特に複数のカ
ラーフィルターが設けられた複数の画素を有し、この複
数の画素が主走査方向に配列されてなるカラー光電変換
素子が、主走査方向に複数個配列されたカラー光電変換
装置に関する。
ラーフィルターが設けられた複数の画素を有し、この複
数の画素が主走査方向に配列されてなるカラー光電変換
素子が、主走査方向に複数個配列されたカラー光電変換
装置に関する。
［従来の技術及び発明が解決しようとする課題］ カラー画像処理装置に用いるカラー光電変換装置の中
に、カラー光電変換素子となる半導体センサチップを複
数配列させたカラー光電変換装置がある。このカラー光
電変換装置には、各半導体センサチップのそれぞれに複
数の受光窓が設けられ、この受光窓にカラーフィルター
が設けられる。
に、カラー光電変換素子となる半導体センサチップを複
数配列させたカラー光電変換装置がある。このカラー光
電変換装置には、各半導体センサチップのそれぞれに複
数の受光窓が設けられ、この受光窓にカラーフィルター
が設けられる。
第10図（Ａ）は従来のカラー光電変換装置に使用され
る半導体センサチップの一例の配置を示す説明図であ
る。
る半導体センサチップの一例の配置を示す説明図であ
る。
第10図（Ｂ）は第10図（Ａ）のＣ部拡大図であり、上
記半導体センサチップのカラーフィルターの配置を示す
説明図である。
記半導体センサチップのカラーフィルターの配置を示す
説明図である。
第10図（Ａ）に示すように、基板１上に半導体センサ
チップ２−１〜２−ｎが一列に整列して配列されてお
り、第10図（Ｂ）に示すように、情報は各チップに配さ
れたカラーフィルターＲ（Red）,G（Green）,B（Blue）
部分からカラー情報信号として読み出される。
チップ２−１〜２−ｎが一列に整列して配列されてお
り、第10図（Ｂ）に示すように、情報は各チップに配さ
れたカラーフィルターＲ（Red）,G（Green）,B（Blue）
部分からカラー情報信号として読み出される。
しかしながら、かかるカラー光電変換装置は各半導体
センサチップ間の継ぎ目において、不感帯が発生し、モ
アレが発生するという課題があった。
センサチップ間の継ぎ目において、不感帯が発生し、モ
アレが発生するという課題があった。
第11図（Ａ）は従来のカラー光電変換装置に使用され
る半導体センサチップの他の例の配置を示す説明図であ
る。
る半導体センサチップの他の例の配置を示す説明図であ
る。
第11図（Ｂ）は第11図（Ａ）のＣ部拡大図であり、上
記半導体センサチップのカラーフィルターの配置を示す
説明図である。
記半導体センサチップのカラーフィルターの配置を示す
説明図である。
第11図（Ａ）に示すような基板１上に複数のチップを
交互に配置させたセンサの配置を千鳥配置と呼ぶが、こ
のような千鳥配置のセンサは、チップの継ぎ目部分の情
報でも、カラーフィルターのピッチを変えることがない
ため、チップの継ぎ目でも解像度の変化がないという特
徴を有する。
交互に配置させたセンサの配置を千鳥配置と呼ぶが、こ
のような千鳥配置のセンサは、チップの継ぎ目部分の情
報でも、カラーフィルターのピッチを変えることがない
ため、チップの継ぎ目でも解像度の変化がないという特
徴を有する。
しかしながら、千鳥配置のセンサはカラーフィルター
のピッチｘよりもかなり広いセンサ間スペースｄがあ
り、センサ間出力信号の同時化のためには多くのメモリ
が必要であった。
のピッチｘよりもかなり広いセンサ間スペースｄがあ
り、センサ間出力信号の同時化のためには多くのメモリ
が必要であった。
［課題を解決するための手段］ 本発明のカラー光電変換装置は、複数のカラーフィル
ターが設けられた複数の画素を有し、この複数の画素が
主走査方向に配列されてなるカラー光電変換素子が、主
走査方向に複数個配列されたカラー光電変換装置におい
て、 隣接するカラー光電変換素子の主走査方向に配列され
たそれぞれの画素列の端部に、二以上の画素を主走査方
向について並列に配置し、 並列に配置された二以上の画素の内の少なくとも一つ
の画素から出力信号を、隣接するカラー光電変換素子か
らそれぞれ出力し、カラー光電変換素子の継ぎ目に相当
する領域の出力信号としたことを特徴とする。
ターが設けられた複数の画素を有し、この複数の画素が
主走査方向に配列されてなるカラー光電変換素子が、主
走査方向に複数個配列されたカラー光電変換装置におい
て、 隣接するカラー光電変換素子の主走査方向に配列され
たそれぞれの画素列の端部に、二以上の画素を主走査方
向について並列に配置し、 並列に配置された二以上の画素の内の少なくとも一つ
の画素から出力信号を、隣接するカラー光電変換素子か
らそれぞれ出力し、カラー光電変換素子の継ぎ目に相当
する領域の出力信号としたことを特徴とする。
［作用］ 本発明は、隣接するカラー光電変換素子の主走査方向
（画素の配列方向）に配列されたそれぞれの画素列の端
部に、二以上の画素を主走査方向について並列に配置
し、並列に配置された二以上の画素の内の一つを除いた
他の画素からの出力信号を、隣接するカラー光電変換素
子からそれぞれ出力し、カラー光電変換素子の継ぎ目に
相当する領域の出力信号とすることで、継ぎ目に相当す
る領域の情報の読み取りを可能としたものである。
（画素の配列方向）に配列されたそれぞれの画素列の端
部に、二以上の画素を主走査方向について並列に配置
し、並列に配置された二以上の画素の内の一つを除いた
他の画素からの出力信号を、隣接するカラー光電変換素
子からそれぞれ出力し、カラー光電変換素子の継ぎ目に
相当する領域の出力信号とすることで、継ぎ目に相当す
る領域の情報の読み取りを可能としたものである。
なお、本願において、画素とはカラーフィルター、光
電変換領域等を含むセンサの一構成単位をいう。
電変換領域等を含むセンサの一構成単位をいう。
［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明す
る。
る。
第１図は、本発明のカラー光電変換装置における半導
体センサチップの第１実施例の画素配置を示す説明図で
ある。
体センサチップの第１実施例の画素配置を示す説明図で
ある。
なお、半導体センサチップの配置は、第10図（Ａ）に
示したものと同様な配置である。
示したものと同様な配置である。
第１図に示すように、隣接する半導体センサチップ11
と半導体センサチップ12との間には、画素のない不感帯
領域がある。なお、ここでは、不感帯領域の幅は画素ピ
ッチ（カラーフィルターのピッチ）ｘの二倍の2xとなっ
ている。すなわち不感帯領域は画素二個分に相当し、第
１図においては、不感帯領域A1,A2として図示した。不
感帯領域A1,A2に対応する補間用の画素が、それぞれ画
素R3,B3である。
と半導体センサチップ12との間には、画素のない不感帯
領域がある。なお、ここでは、不感帯領域の幅は画素ピ
ッチ（カラーフィルターのピッチ）ｘの二倍の2xとなっ
ている。すなわち不感帯領域は画素二個分に相当し、第
１図においては、不感帯領域A1,A2として図示した。不
感帯領域A1,A2に対応する補間用の画素が、それぞれ画
素R3,B3である。
第１図に示すように、本実施例では、不感帯領域A1に
対応する画素R3を、半導体センサチップ11の画素列の端
部について画素の配列方向（主走査方向、図中Ｙ方向）
に直角な方向（副走査方向）に配置しており、画素B2と
画素R3とは画素の配列方向について並列に配置されてい
る。また、不感帯領域A2に対応する画素B3を半導体セン
サチップ12の画素列の端部について画素の配列方向（主
走査方向）に直角な方向（副走査方向）に配置してお
り、画素G3と画素B3とは画素の配列方向について並列に
配置されている。
対応する画素R3を、半導体センサチップ11の画素列の端
部について画素の配列方向（主走査方向、図中Ｙ方向）
に直角な方向（副走査方向）に配置しており、画素B2と
画素R3とは画素の配列方向について並列に配置されてい
る。また、不感帯領域A2に対応する画素B3を半導体セン
サチップ12の画素列の端部について画素の配列方向（主
走査方向）に直角な方向（副走査方向）に配置してお
り、画素G3と画素B3とは画素の配列方向について並列に
配置されている。
各原色毎の画素ピッチ（例えばR1−R2間）は、不感帯
領域の幅2xの1.5倍（3x）であり、画素R3と画素B3との
画像サンプリング位置が距離ｘずれても、その影響は小
さい。この影響をさらに小さくするには、距離1.5xの光
路ずれを生ずる光学的フィルターを素子上に設ければよ
い。あるいは、画素開口部を空間周波数が低下するよう
にすれば良い。
領域の幅2xの1.5倍（3x）であり、画素R3と画素B3との
画像サンプリング位置が距離ｘずれても、その影響は小
さい。この影響をさらに小さくするには、距離1.5xの光
路ずれを生ずる光学的フィルターを素子上に設ければよ
い。あるいは、画素開口部を空間周波数が低下するよう
にすれば良い。
本実施例の場合のセンサ信号出力方法は、第１図に示
すようにカラー受光要素（画素R,G,B）の中央部の画素
Ｇの信号に画素R,Bの信号位相を一致させて読み出す方
法である。
すようにカラー受光要素（画素R,G,B）の中央部の画素
Ｇの信号に画素R,Bの信号位相を一致させて読み出す方
法である。
第２図は、本発明のカラー光電変換装置における半導
体センサチップの第２実施例の画素配置を示す説明図で
ある。
体センサチップの第２実施例の画素配置を示す説明図で
ある。
本実施例においては、補間用の画素として画素B2,R3
をもちいており、本実施例の場合のセンサ信号出力方法
は、チップの継ぎ目部分については、画素G3の信号に他
の画素R3,B3の信号位相を一致させて読み出している。
をもちいており、本実施例の場合のセンサ信号出力方法
は、チップの継ぎ目部分については、画素G3の信号に他
の画素R3,B3の信号位相を一致させて読み出している。
以下、カラー光電変換装置の構成及び動作について説
明する。
明する。
第３図は、カラー光電変換装置の信号読出回路の回路
構成図である。
構成図である。
第４図は、上記信号読出回路の動作を説明するための
タイミングチャートである。
タイミングチャートである。
第３図に示すように、光電変換センサはバイポーラ型
のセンサであって、一つのカラー受光要素Ｓは例えば破
線で囲ったようにセンサS R2,S G2,S B2から構成され
る。なお、半導体センサチップの画素列の端部では、第
１図に示した第１実施例のように、二画素が並列的に配
置され、R3の画素の出力は、次の半導体センサチップの
G3,B3画素の出力と同時に出力される。ここでは、簡易
化のため、センサS R2,S G2,S B2に関する信号読出回路
の構成のみについて説明する。
のセンサであって、一つのカラー受光要素Ｓは例えば破
線で囲ったようにセンサS R2,S G2,S B2から構成され
る。なお、半導体センサチップの画素列の端部では、第
１図に示した第１実施例のように、二画素が並列的に配
置され、R3の画素の出力は、次の半導体センサチップの
G3,B3画素の出力と同時に出力される。ここでは、簡易
化のため、センサS R2,S G2,S B2に関する信号読出回路
の構成のみについて説明する。
各センサS R2,S G2,S B2のベース領域には、それぞれ
カラーフィルターR,G,Bを通った照射光に対応する光電
荷が蓄積される。この光電荷に対応して増幅された信号
電荷は、それぞれ、センサS R2,S G2,S B2のエミッタか
ら、MOSトランジスタMT21,MT22,MT23を介して一時蓄積
容量C21,C22,C23に蓄積される。一時蓄積容量C21,C22,C
23へ転送された信号は、走査回路からのパルスφHnによ
って制御されるMOSトランジスタMH21,MH22,MH23を介し
て、水平出力線HL1,HL2,HL3に転送され、R,G,Bの三画素
毎の出力信号Rout,Gout,Boutとして同時に出力される。
カラーフィルターR,G,Bを通った照射光に対応する光電
荷が蓄積される。この光電荷に対応して増幅された信号
電荷は、それぞれ、センサS R2,S G2,S B2のエミッタか
ら、MOSトランジスタMT21,MT22,MT23を介して一時蓄積
容量C21,C22,C23に蓄積される。一時蓄積容量C21,C22,C
23へ転送された信号は、走査回路からのパルスφHnによ
って制御されるMOSトランジスタMH21,MH22,MH23を介し
て、水平出力線HL1,HL2,HL3に転送され、R,G,Bの三画素
毎の出力信号Rout,Gout,Boutとして同時に出力される。
PMOSトランジスタMB21,MB22,MB23は、それぞれセンサ
S R2,S G2,S B2のベースを電位VBBにリセットするため
のものであり、パルスφRCにより制御される。MOSトラ
ンジスタMV21,MV22,MV23は、それぞれ垂直出力線VL21,V
L22,VL23を電位VVCにリセットするためのものであり、
パルスφVCにより制御される。MOSトランジスタMC21,M
C22,MC23は、それぞれ一時蓄積容量C21,C22,C23を所定
の電位（ここではGND）にリセットするためのものであ
り、パルスφTCにより制御される。MOSトランジスタM
HC21,MHC22,MHC23は、それぞれ水平出力線SL1,SL2,SL3
を所定の電位（ここではGND）にリセットするためのも
のであり、パルスφHCにより制御される。
S R2,S G2,S B2のベースを電位VBBにリセットするため
のものであり、パルスφRCにより制御される。MOSトラ
ンジスタMV21,MV22,MV23は、それぞれ垂直出力線VL21,V
L22,VL23を電位VVCにリセットするためのものであり、
パルスφVCにより制御される。MOSトランジスタMC21,M
C22,MC23は、それぞれ一時蓄積容量C21,C22,C23を所定
の電位（ここではGND）にリセットするためのものであ
り、パルスφTCにより制御される。MOSトランジスタM
HC21,MHC22,MHC23は、それぞれ水平出力線SL1,SL2,SL3
を所定の電位（ここではGND）にリセットするためのも
のであり、パルスφHCにより制御される。
なお、画素G,R,Bの三画素毎の出力信号Rout,Gout,B
outが出力された後に、走査回路のパルスφHn+1により
補間用の画素R3からの出力が出力信号線に転送される
が、この時、次の半導体センサチップからの画素G3,B3
も同時に出力する必要がある。そのため、次の半導体セ
ンサチップの走査回路もパルスφHn+1に同期して駆動さ
せる必要がある。本実施例においては、次の半導体セン
サチップの走査回路をパルスφHn+1より以前に出力され
るパルス、例えば、図示したパルスφoutで駆動状態と
するよう構成されている。
outが出力された後に、走査回路のパルスφHn+1により
補間用の画素R3からの出力が出力信号線に転送される
が、この時、次の半導体センサチップからの画素G3,B3
も同時に出力する必要がある。そのため、次の半導体セ
ンサチップの走査回路もパルスφHn+1に同期して駆動さ
せる必要がある。本実施例においては、次の半導体セン
サチップの走査回路をパルスφHn+1より以前に出力され
るパルス、例えば、図示したパルスφoutで駆動状態と
するよう構成されている。
なお、前述した第２実施例のカラー光電変換装置の画
素配置及びセンサ信号出力方法でも、走査回路と、一時
蓄積容量からのMOSトランジスタへの接続方法を変えて
やれば、本実施例の信号読出回路を用いることができ
る。
素配置及びセンサ信号出力方法でも、走査回路と、一時
蓄積容量からのMOSトランジスタへの接続方法を変えて
やれば、本実施例の信号読出回路を用いることができ
る。
次に、上記信号読出回路の動作について第４図を用い
て説明する。
て説明する。
同図において、期間T1は、光電変換部たるセンサのベ
ースをリセットする期間であり、パルスφRCをハイレベ
ルからロウレベルに立ち下げると、PMOSトランジスタM
B21,MB22,MB23はON状態となり、それぞれセンサS R2,S
G2,S B2のベースを電位VBBにリセットする。
ースをリセットする期間であり、パルスφRCをハイレベ
ルからロウレベルに立ち下げると、PMOSトランジスタM
B21,MB22,MB23はON状態となり、それぞれセンサS R2,S
G2,S B2のベースを電位VBBにリセットする。
期間T2は、センサの過渡リフレッシュ期間であり、パ
ルスφVCをロウレベルからハイレベルに立ち上げると、
MOSトランジスタMV21,MV22,MV23はON状態となり、垂直
出力線VL21,VL22,VL23は電位VVCにリセットされ、各セ
ンサのエミッタも電位VVCにリセットされる。この時、
ベースに残留した電荷はエミッタに放出される（これを
過渡リフレッシュという）。
ルスφVCをロウレベルからハイレベルに立ち上げると、
MOSトランジスタMV21,MV22,MV23はON状態となり、垂直
出力線VL21,VL22,VL23は電位VVCにリセットされ、各セ
ンサのエミッタも電位VVCにリセットされる。この時、
ベースに残留した電荷はエミッタに放出される（これを
過渡リフレッシュという）。
期間T3は、f1期間に蓄積された信号を出力する期間で
あって、第５図（Ａ）に示すように配列された各半導体
センサチップの一時蓄積容量から蓄積された信号を出力
する。一時蓄積容量にはf1期間に蓄積された信号が一時
蓄積されている。期間T3内の期間T31,T32,T33,・・・は
それぞれ半導体センサチップ２−1,2−2,2−3,・・・か
らの信号を出力する期間を示す。
あって、第５図（Ａ）に示すように配列された各半導体
センサチップの一時蓄積容量から蓄積された信号を出力
する。一時蓄積容量にはf1期間に蓄積された信号が一時
蓄積されている。期間T3内の期間T31,T32,T33,・・・は
それぞれ半導体センサチップ２−1,2−2,2−3,・・・か
らの信号を出力する期間を示す。
期間T4は、一時蓄積容量の残留電荷をクリアする期間
であって、パルスφTCをロウレベルからハイレベルに立
ち上げると、MOSトランジスタMC21,MC22,MC23はON状態
となり、一時蓄積容量C21,C22,C23の残留電荷はクリア
される。
であって、パルスφTCをロウレベルからハイレベルに立
ち上げると、MOSトランジスタMC21,MC22,MC23はON状態
となり、一時蓄積容量C21,C22,C23の残留電荷はクリア
される。
期間T5は、f2期間に蓄積された各半導体センサチップ
の光電変換部の信号を電荷増幅して、一時蓄積容量に転
送する期間である。
の光電変換部の信号を電荷増幅して、一時蓄積容量に転
送する期間である。
なお、本発明のカラー光電変換装置における半導体セ
ンサチップの画素配置は、次に示すようなものも可能で
ある。
ンサチップの画素配置は、次に示すようなものも可能で
ある。
第５図は、本発明のカラー光電変換装置における半導
体センサチップの第３実施例の画素配置を示す説明図で
ある。
体センサチップの第３実施例の画素配置を示す説明図で
ある。
本実施例は画素Ｇのサンプリングの等ピッチを重視し
たものであり、補間用の画素B3,R4はそれぞれ、主走査
方向に直角な方向（副走査方向）の画素G3,G4上（画素G
3,G4下でもよい）に配置されている。
たものであり、補間用の画素B3,R4はそれぞれ、主走査
方向に直角な方向（副走査方向）の画素G3,G4上（画素G
3,G4下でもよい）に配置されている。
なお、以上説明した第１〜第３実施例は、不感帯領域
が画素ピッチ（カラーフィルターのピッチ）ｘの二倍に
対応している場合であるが、不感領域がこれより大きい
場合には、三以上の画素を主走査方向について並列に配
置し、並列に配置された三以上の画素の内の一つを除い
た他の画素からの出力信号を、カラー光電変換素子の継
ぎ目に相当する領域の出力信号とすればよい。
が画素ピッチ（カラーフィルターのピッチ）ｘの二倍に
対応している場合であるが、不感領域がこれより大きい
場合には、三以上の画素を主走査方向について並列に配
置し、並列に配置された三以上の画素の内の一つを除い
た他の画素からの出力信号を、カラー光電変換素子の継
ぎ目に相当する領域の出力信号とすればよい。
また、不感帯領域が画素ピッチ（カラーフィルターの
ピッチ）ｘの奇数倍に対応している場合には、隣接する
半導体センサチップの一方の半導体センサチップに主走
査方向について並列に配置する画素の数と、他方の半導
体センサチップ主走査方向について並列に配置する画素
の数を変えることも可能である。
ピッチ）ｘの奇数倍に対応している場合には、隣接する
半導体センサチップの一方の半導体センサチップに主走
査方向について並列に配置する画素の数と、他方の半導
体センサチップ主走査方向について並列に配置する画素
の数を変えることも可能である。
第６図（Ａ）（Ｂ）は、本発明のカラー光電変換装置
における半導体センサチップの第４実施例及び第５実施
例の画素配置を示す説明図である。
における半導体センサチップの第４実施例及び第５実施
例の画素配置を示す説明図である。
不感帯領域が画素ピッチｘの三倍に対応している場合
には、第６図（Ａ）に示すように、一方の半導体センサ
チップ画素G3上（画素G3下でもよい）に不感帯領域A1,A
2に対応する補間用の画素R3,B3を配置し、他方の半導体
センサチップの画素G4上（画素G4下でもよい）に不感帯
領域A3に対応する補間用の画素R4を配置すればよい。な
お、画素R3,B3,は、第６図（Ｂ）に示すように、画素G3
の両側にそれぞれ配置してもよい。
には、第６図（Ａ）に示すように、一方の半導体センサ
チップ画素G3上（画素G3下でもよい）に不感帯領域A1,A
2に対応する補間用の画素R3,B3を配置し、他方の半導体
センサチップの画素G4上（画素G4下でもよい）に不感帯
領域A3に対応する補間用の画素R4を配置すればよい。な
お、画素R3,B3,は、第６図（Ｂ）に示すように、画素G3
の両側にそれぞれ配置してもよい。
第７図は、本発明のカラー光電変換装置における半導
体センサチップの第６実施例の画素配置を示す説明図で
ある。
体センサチップの第６実施例の画素配置を示す説明図で
ある。
本実施例は、不感帯領域が画素ピッチｘの四倍に対応
している場合の一実施例の画素配置を示すものである。
している場合の一実施例の画素配置を示すものである。
同図に示すように、本実施例では、一方の半導体セン
サチップの画素G3の両側に不感帯領域A1,A2に対応する
補間用の画素R3,B3を配置し、他方の半導体センサチッ
プの画素G4の両側に不感帯領域A3,A4に対応する補間用
の画素R4,B4を配置している。
サチップの画素G3の両側に不感帯領域A1,A2に対応する
補間用の画素R3,B3を配置し、他方の半導体センサチッ
プの画素G4の両側に不感帯領域A3,A4に対応する補間用
の画素R4,B4を配置している。
また、以上説明した実施例は、カラー色がR,G,Bの三
色の場合を示したが、二色あるいは四色以上であっても
本発明を適用することができる。
色の場合を示したが、二色あるいは四色以上であっても
本発明を適用することができる。
第８図（Ａ）（Ｂ）は、本発明のカラー光電変換装置
における半導体センサチップの第７実施例及び第８実施
例の画素配置を示す説明図である。
における半導体センサチップの第７実施例及び第８実施
例の画素配置を示す説明図である。
本実施例はカラー色が二色の場合の一実施例の画素配
置を示すものである。
置を示すものである。
なお、ここでは二色のカラー色をL,Mで示す。
第８図（Ａ）においては、画素L4,画素M4及び画素L5,
画素M5の中間が、主走査方向に配列された他の画素の中
心と一致するように配置したが、第８図（Ｂ）において
は、画素M4を主走査方向に配列された他の画素と同様に
配置し、画素L4,L5を画素M4,M5の上部に配置している
（画素M4,M5の下部に配置してもよい）。
画素M5の中間が、主走査方向に配列された他の画素の中
心と一致するように配置したが、第８図（Ｂ）において
は、画素M4を主走査方向に配列された他の画素と同様に
配置し、画素L4,L5を画素M4,M5の上部に配置している
（画素M4,M5の下部に配置してもよい）。
第９図（Ａ）（Ｂ）は、本発明のカラー光電変換装置
における半導体センサチップの第９実施例及び第10実施
例の画素配置を示す説明図である。
における半導体センサチップの第９実施例及び第10実施
例の画素配置を示す説明図である。
本実施例はカラー色が四色の場合の一実施例の画素配
置を示すものである。
置を示すものである。
なお、ここでは四色のカラー色をK,L,M,Nで示す。
第９図（Ａ）は、画素N2の上側にそれぞれ画素L2,画
素M2を配置した場合を示し（画素N2の下部に配置しても
よい）、第９図（Ｂ）においては、画素M2の両側にそれ
ぞれ四色の内の二色の画素L2,画素N2を配置した場合を
示す。
素M2を配置した場合を示し（画素N2の下部に配置しても
よい）、第９図（Ｂ）においては、画素M2の両側にそれ
ぞれ四色の内の二色の画素L2,画素N2を配置した場合を
示す。
［発明の効果］ 以上詳細に説明したように、本発明のカラー光電変換
装置によれば、隣接するカラー光電変換素子の一方のカ
ラー光電変換素子の、主走査方向に配列された画素列の
端部に、二以上の画素を主走査方向について並列に配置
し、 並列に配置された二以上の画素の内の少なくとの一つ
の画素からの出力信号を、カラー光電変換素子の継ぎ目
に相当する領域の出力信号とすることで、カラー光電変
換素子の継ぎ目に相当する領域に発生するモアレを軽減
することができる。なお、本発明においては、各画素は
主走査方向に一列に配され、千鳥配置とする必要がない
ので特別なメモリは不要である。
装置によれば、隣接するカラー光電変換素子の一方のカ
ラー光電変換素子の、主走査方向に配列された画素列の
端部に、二以上の画素を主走査方向について並列に配置
し、 並列に配置された二以上の画素の内の少なくとの一つ
の画素からの出力信号を、カラー光電変換素子の継ぎ目
に相当する領域の出力信号とすることで、カラー光電変
換素子の継ぎ目に相当する領域に発生するモアレを軽減
することができる。なお、本発明においては、各画素は
主走査方向に一列に配され、千鳥配置とする必要がない
ので特別なメモリは不要である。
したがって、安価で、性能の優れたカラー光電変換装
置を提供することができる。
置を提供することができる。
第１図は、本発明のカラー光電変換装置における半導体
センサチップの第１実施例の画素配置を示す説明図であ
る。 第２図は、本発明のカラー光電変換装置における半導体
センサチップの第２実施例の画素の配置を示す説明図で
ある。 第３図は、カラー光電変換装置の信号読出回路の回路構
成図である。 第４図は、上記信号読出回路の動作を説明するためのタ
イミングチャートである。 第５図は、本発明のカラー光電変換装置における半導体
センサチップの第３実施例の画素配置を示す説明図であ
る。 第６図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第４実施例及び第５実施例
の画素配置を示す説明図である。 第７図は、本発明のカラー光電変換装置における半導体
センサチップの第６実施例の画素配置を示す説明図であ
る。 第８図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第７実施例及び第８実施例
の画素配置を示す説明図である。 第９図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第９実施例及び第10実施例
の画素配置を示す説明図である。 第10図（Ａ）は従来のカラー光電変換装置に使用される
半導体センサチップの一例の配置を示す説明図である。 第10図（Ｂ）は第10図（Ａ）のＣ部拡大図であり、上記
半導体センサチップのカラーフィルターの配置を示す説
明図である。 第11図（Ａ）は従来のカラー光電変換装置に使用される
半導体センサチップの他の例の配置を示す説明図であ
る。 第11図（Ｂ）は第11図（Ａ）のＣ部拡大図であり、上記
半導体センサチップのカラーフィルターの配置を示す説
明図である。 1:基板、11,12,2−１〜２−n,2−１〜２−m,3−１〜３
−m:半導体センサチップ。
センサチップの第１実施例の画素配置を示す説明図であ
る。 第２図は、本発明のカラー光電変換装置における半導体
センサチップの第２実施例の画素の配置を示す説明図で
ある。 第３図は、カラー光電変換装置の信号読出回路の回路構
成図である。 第４図は、上記信号読出回路の動作を説明するためのタ
イミングチャートである。 第５図は、本発明のカラー光電変換装置における半導体
センサチップの第３実施例の画素配置を示す説明図であ
る。 第６図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第４実施例及び第５実施例
の画素配置を示す説明図である。 第７図は、本発明のカラー光電変換装置における半導体
センサチップの第６実施例の画素配置を示す説明図であ
る。 第８図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第７実施例及び第８実施例
の画素配置を示す説明図である。 第９図（Ａ）（Ｂ）は、本発明のカラー光電変換装置に
おける半導体センサチップの第９実施例及び第10実施例
の画素配置を示す説明図である。 第10図（Ａ）は従来のカラー光電変換装置に使用される
半導体センサチップの一例の配置を示す説明図である。 第10図（Ｂ）は第10図（Ａ）のＣ部拡大図であり、上記
半導体センサチップのカラーフィルターの配置を示す説
明図である。 第11図（Ａ）は従来のカラー光電変換装置に使用される
半導体センサチップの他の例の配置を示す説明図であ
る。 第11図（Ｂ）は第11図（Ａ）のＣ部拡大図であり、上記
半導体センサチップのカラーフィルターの配置を示す説
明図である。 1:基板、11,12,2−１〜２−n,2−１〜２−m,3−１〜３
−m:半導体センサチップ。
Claims (2)
- 【請求項１】複数のカラーフィルターが設けられた複数
の画素を有し、この複数の画素が主走査方向に配列され
てなるカラー光電変換素子が、主走査方向に複数個配列
されたカラー光電変換装置において、 隣接するカラー光電変換素子の主走査方向に配列された
それぞれの画素列の端部に、二以上の画素を主走査方向
について並列に配置し、 並列に配置された二以上の画素の内の少なくとも一つの
画素からの出力信号を、隣接するカラー光電変換素子か
らそれぞれ出力し、カラー光電変換素子の継ぎ目に相当
する領域の出力信号としたことを特徴とするカラー光電
変換装置。 - 【請求項２】請求項１記載のカラー光電変換装置におい
て、 隣接するカラー光電変換素子の一方のカラー光電変換素
子に主走査方向について並列に配置する画素の数と、他
方のカラー光電変換素子に主走査方向について並列に配
置する画素の数が異なるカラー光電変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092052A JP2695508B2 (ja) | 1990-04-09 | 1990-04-09 | カラー光電変換装置 |
| US07/680,692 US5315412A (en) | 1990-04-06 | 1991-04-04 | Multi-chip color image sensor with light-receiving windows arranged to provide sensor output signals corresponding to the gap between adjacent sensors |
| US08/180,317 US5587814A (en) | 1990-04-06 | 1994-01-12 | Color image sensor including plural light-receiving windows and color filters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2092052A JP2695508B2 (ja) | 1990-04-09 | 1990-04-09 | カラー光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03291048A JPH03291048A (ja) | 1991-12-20 |
| JP2695508B2 true JP2695508B2 (ja) | 1997-12-24 |
Family
ID=14043742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2092052A Expired - Fee Related JP2695508B2 (ja) | 1990-04-06 | 1990-04-09 | カラー光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2695508B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4018585B2 (ja) | 2002-04-26 | 2007-12-05 | キヤノン株式会社 | 画像読取装置 |
| JP4850040B2 (ja) * | 2006-11-28 | 2012-01-11 | 株式会社リコー | 画像処理装置、画像処理方法、画像処理プログラム、画像形成装置、画像形成方法およびコンピュータに読み取り可能な記録媒体 |
-
1990
- 1990-04-09 JP JP2092052A patent/JP2695508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03291048A (ja) | 1991-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587814A (en) | Color image sensor including plural light-receiving windows and color filters | |
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| US6236434B1 (en) | Solid state image pickup device | |
| US6522356B1 (en) | Color solid-state imaging apparatus | |
| US6166831A (en) | Spatially offset, row interpolated image sensor | |
| US7733398B2 (en) | Photoelectric converting film stack type solid-state image pickup device | |
| EP1564813A2 (en) | Solid state imaging device with increased vertical resolution in interlace scanning method | |
| US4897728A (en) | Charge transfer device for solid state image pickup apparatus and method of driving the same | |
| JP2695508B2 (ja) | カラー光電変換装置 | |
| JP3102348B2 (ja) | カラーリニアイメージセンサおよびその駆動方法 | |
| JP2695507B2 (ja) | カラー光電変換装置 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| US20060164532A1 (en) | Solid state imaging apparatus and driving method for the solid stateimaging apparatus | |
| US5998815A (en) | CCD linear sensor | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| JPS5838026B2 (ja) | 色彩信号発生装置 | |
| JP2001244448A (ja) | リニアイメージセンサおよびその使用方法 | |
| JP3208791B2 (ja) | Ｃｃｄ撮像素子及びその駆動方法 | |
| JP3988886B2 (ja) | カラー固体撮像装置 | |
| JP2001060681A (ja) | 固体撮像装置およびその駆動方法 | |
| JP4741173B2 (ja) | 多重バケットブリゲ−ド回路 | |
| JPS63108876A (ja) | 固体撮像装置 | |
| JPH0560303B2 (ja) | ||
| JPH07147683A (ja) | 固体撮像素子 | |
| JPH06252376A (ja) | 固体撮像素子の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070912 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |