JP2692804B2 - Method of forming crystalline deposited film - Google Patents

Method of forming crystalline deposited film

Info

Publication number
JP2692804B2
JP2692804B2 JP62085516A JP8551687A JP2692804B2 JP 2692804 B2 JP2692804 B2 JP 2692804B2 JP 62085516 A JP62085516 A JP 62085516A JP 8551687 A JP8551687 A JP 8551687A JP 2692804 B2 JP2692804 B2 JP 2692804B2
Authority
JP
Japan
Prior art keywords
ndl
nucleation
forming
nucleation surface
deposited film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62085516A
Other languages
Japanese (ja)
Other versions
JPS6344720A (en
Inventor
裕 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CA000534415A priority Critical patent/CA1329756C/en
Priority to DE3752203T priority patent/DE3752203T2/en
Priority to AU71439/87A priority patent/AU7143987A/en
Priority to EP87303224A priority patent/EP0241316B1/en
Priority to AT87303224T priority patent/ATE168821T1/en
Publication of JPS6344720A publication Critical patent/JPS6344720A/en
Priority to AU70290/91A priority patent/AU651806B2/en
Application granted granted Critical
Publication of JP2692804B2 publication Critical patent/JP2692804B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、結晶性堆積膜の形成方法に係り、特に堆積
面材料の種類による堆積材料の核形成密度の差を利用し
て作成される単結晶乃至粒径が制御された多結晶の堆積
膜の形成方法に関する。 本発明は、例えば半導体集積回路、光集積回路、磁気
回路等や電子素子、光素子、磁気素子、圧電素子或いは
表面音響素子等に使用される単結晶や多結晶等の結晶性
堆積膜の形成に適用される。 〔従来技術及びその問題点〕 従来、半導体電子素子や光素子等に用いられる単結晶
薄膜は、単結晶基板上にエピタキシヤル成長させる事で
形成されていた。例えば、Si単結晶基板(シリコンウエ
ハ)上には、Si,Ge,GaAs等を液相、気相又は固相からエ
ピタキシヤル成長することが知られており、またGaAs単
結晶基板上にはGaAs,GaAlAs等の単結晶がエピタキシヤ
ル成長することが知られている。このようにして形成さ
れた半導体薄膜を用いて、半導体素子および集積回路、
半導体レーザやLED等の発光素子等が作製される。 又、最近、二次元電子ガスを用いた超高速トランジス
タや、量子井戸を利用した超格子素子等の研究開発が盛
んであるが、これらを可能にしたのは、例えば超高真空
を用いたMBE(分子線エピタキシー)やMOCVD(有機金属
化学気相法)等の高精度エピタキシヤル技術である。 この様な単結晶基板上のエピタキシヤル成長では、基
板の単結晶材料とエピタキシヤル成長層との間に、格子
定数と熱膨張係数とを整合をとる必要がある。例えば絶
縁物単結晶基板であるサフアイア上にSi単結晶薄膜をエ
ピタキシヤル成長させる事は可能であるが、格子定数の
ずれによる界面での結晶格子欠陥及びサフアイアの成分
であるアルミニウムのエピタキシヤル層への拡散等が電
子素子や回路への応用上の問題となっている。 この様に、エピタキシヤル成長による従来の単結晶薄
膜の形成方法は、その基板材料に大きく依存する事が分
る。Mathews等は、基板材料とエピタキシヤル成長層と
の組合せを調べている(EPITAXIAL GROWTH.Academic Pr
ess,New York,1975 ed.by J.W.Mathews)。 また、基板の大きさは、現在Siウエハで6インチ程度
であり、GaAs,サフアイア基板の大型化は更に遅れてい
る。加えて、単結晶基板は製造コストが高いために、チ
ツプ当りのコストが高くなる。 このように、従来の方法によって、良質な素子が作製
可能な単結晶層を形成するには、基板材料の種類が極め
て狭い範囲に限定されるという問題点を有していた。 一方、半導体素子を基板の法線方向に積層形成し、高
集積化および多機能化を達成する三次元集積回路の研究
開発が近年盛んに行われており、また安価なガラス上に
素子をアレー状に配列する太陽電池や液晶画素のスイツ
チングトランジスタ等の大面積半導体装置の研究開発も
年々盛んになりつつある。 これら両者に共通することは、半導体薄膜を非晶質絶
縁物上に形成し、そこにトランジスタ等の電子素子を形
成する技術を必要とすることである。その中でも特に、
非晶質絶縁物上に高品質の単結晶半導体を形成する技術
が望まれている。 一般的に、SiO2等の非晶質絶縁物基板上に薄膜を堆積
させると、基板材料の長距離秩序の欠如によって堆積膜
の結晶構造は非晶質又は多結晶となる。ここで非晶質膜
とは、最近接原子程度の近距離秩序は保存されるが、そ
れ以上の長距離秩序はない状態のものであり、多結晶膜
とは、特定の結晶方位を持たない単結晶粒が粒界で隔離
されて集合したものである。 例えば、SiO2上にSiをCVD法によって形成する場合、
堆積温度が約600℃以下であれば非晶質シリコンとな
り、それ以上の温度であれば粒径が数百〜数千Åの間に
分布した多結晶シリコンとなる。但し、多結晶シリコン
の粒径及びその分布は形成方法によって大きく変化す
る。 さらに、非晶質または多結晶膜をレーザや棒状ヒータ
等のエネルギビームによって溶融固化させることによっ
て、ミクロンあるいはミリメートル程度の大粒径の多結
晶薄膜が得られている(Single−Crystal silicon on n
on−single−crystal insulators,Journal of crystal
Growth vol,63,No.3,October,1983 edited by G.W.Cull
en)。 このようにして形成された各結晶構造の薄膜にトラン
ジスタを形成し、その特性から電子易動度を測定する
と、非晶質シリコンでは0.1cm2/V・sec、数百Åの粒径
を有する多結晶シリコンでは1〜10cm2/V・sec、溶融固
化による大粒径の多結晶シリコンでは単結晶シリコンの
場合と同程度の易動度が得られている。 この結果から、結晶粒内の単結晶領域に形成された素
子と、粒界にまたがって形成された素子とは、その電気
的特性に大きな差異のあることが分る。すなわち、従来
法で得られていた非晶質上の堆積膜は、非晶質又は粒径
分布をもった多結晶構造となり、そこに作成された素子
は、単結晶層に作製された素子に比べて、その性能が大
きく劣るものとなる。そのために、用途としては簡単な
スイツチング素子、太陽電池、光電変換素子等に限られ
る。 また、溶融固化によって大粒径の多結晶薄膜を形成す
る方法は、ウエハごとに非晶質又は単結晶薄膜をエネル
ギービームで走査するために、大粒径化に多大な時間を
要し、量産性に乏しく、また大面積化に向かないという
問題点を有していた。 更に、近年、ダイヤモンド薄膜成長の研究が盛んにな
りつつある。ダイヤモンド薄膜は、特に半導体としてバ
ンドギヤツプが5.5eVと広く、従来の半導体材料であるS
i,Ge,GaAs等に比べて高温(〜500℃)で動作させる事が
できる。又、キヤリア易動度は電子、正孔共にSiのそれ
を上回っており(電子は1800cm2/V・sec,正孔は1600cm2
/V・sec)、熱伝導度も非常に高い。このために、発熱
量の大きい大消費電力型の半導体素子への応用が有望視
されている。 しかしながら、従来では、気相成長によって、ダイヤ
モンド基板上にダイヤモンド薄膜をエピタキシヤル成長
させた報告はあるが(N.Fujimoto,T.Imai and A.Doi Pr
o.of Int.Couf.IPAT)、ダイヤモンド基板以外の基板上
にヘテロエピタキシヤル成長させた成功例の報告はな
い。 一般的には、マイクロ波による励起を利用し、CH4
炭化水素系のガスを用い、熱フイラメントや電子線照射
によりダイヤモンド核を生成するのであるが、一般に核
形成密度が低く、連続な薄膜にはなりにくい。たとえ連
続薄膜になったとしても粒径分布が大きい多結晶構造で
あり、半導体素子への応用には困難がある。 また、ダイヤモンド基板を用いる限り、当然高価格と
なり、大面積化にも問題があり、実用化には適さない。 以上述べたように、従来の結晶成長方法およびそれに
よって形成される結晶では、三次元集積化や大面積化が
容易ではなく、デバイスへの実用的な応用が困難であ
り、優れた特性を有するデバイスを作製するために必要
とされる単結晶および多結晶等の結晶を容易に、かつ低
コストで形成することができなかった。 他方、従来、機能性膜、殊に結晶質の半導体膜は、所
望される物理的特性や用途等の視点から個々に適した成
膜方法が採用されている。 例えば、必要に応じて、水素原子(H)やハロゲン原
子(X)等の補償剤で不対電子が補償された非晶質や多
結晶質の非単結晶シリコン[以後「NON−Si(H,X)」と
略記し、その中でも殊に非晶質シリコンを示す場合には
「A−Si(H,X)」、多結晶質シリコンを示す場合には
「poly−Si(H,X)」と記す。]膜等のシリコン系堆積
膜[尚、俗に言う微結晶シリコンは、A−Si(H,X)の
範囲のものであることはいうまでもない。]の形成に
は、真空蒸着法,プラズマCVD法,熱CVD法,熱CVD法,
反応スパツタリング法,イオンプレーテイング法,光CV
D法などが試みられており、一般的にはプラズマCVD法が
至適なものとして用いられ、企業化もされているところ
である。 而乍ら、従来から一般化されているプラズマCVD法に
よるシリコン系堆積膜の形成における反応プロセスは、
従来のCVD法に比較してかなり複雑であり、その反応機
構も不明な点が多々ある。又、その堆積膜の形成パラメ
ータも、例えば基体温度,導入ガスの流量と比,形成時
の圧力,高周波電力,電極構造,反応容器の構造,排気
の速度,プラズマ発生方式など多くあり、これらの多く
のパラメータの組合せによるため、時にはプラズマが不
安定な状態になり、形成された堆積膜に著しい悪影響を
与えることが少なくなかった。そのうえ、装置特有のパ
ラメータを装置ごとに選定しなければならず、したがっ
て製造条件を一般化することがむずかしいというのが実
状であった。 又、プラズマCVD法において結晶質のシリコン系堆積
膜を形成する場合には、成膜用の基体の配されている成
膜空間に於て高出力の高周波或いはマイクロ波等によっ
てプラズマを生成させるため、これにより発生する電子
や多数のイオン種が成膜過程に於て膜にダメージを与
え、膜品質の低下,膜品質の不均一化をもたらしてしま
ったりする。その上、堆積膜の結晶化の条件が狭く、し
たがって特性の安定した多結晶質の堆積膜を生産するこ
とは困難とされている。 ところで、シリコン,ゲルマニウム,II−VI族及びIII
−V族の半導体等のエピタキシヤル堆積膜の形成には、
大きく分けて気相エピタキシー及び液相エピタキシーが
用いられている(一般にエピタキシーの厳密な定義とし
ては、単結晶上へその単結晶軸と結晶軸のそろった単結
晶を成長させることであるが、ここではやや広義にエピ
タキシーを解釈することにし、単結晶基板上への成長に
限られるものではない。)。 液相エピタキシーは、溶かして液体にした金属の溶媒
中に半導体用の原料を高温で過飽和状態まで溶解させ、
溶液を冷却させることにより基板上に半導体結晶を析出
させる方法である。この方法によると、結晶は各種のエ
ピタキシー技術の中で最も熱平衡に近い状態で作成され
る為、完全性の高い結晶が得られる反面、量産性が悪く
表面状態が悪い為、薄くかつ厚さが均一なエピタキシヤ
ル層を必要とする光デバイスなどでは、デバイス製作上
の歩留りやデバイスの特性に影響を及ぼす等の問題をと
もなうことから、あまり用いられていない。 他方、気相エピタキシーは真空蒸着法,スパツタリン
グ法などの物理的方法又は金属塩化物の水素還元法,有
機金属又は金属水素化物の熱分解法などの化学的方法に
より試みられている。中でも真空蒸着法の一種である分
子線エピタキシーは超高真空下でのドライプロセスであ
る為、結晶の高純度化,低温成長が可能であり、組成や
濃度の制御性が良く比較的平坦な堆積膜が得られるとい
う利点があるが、成膜装置に甚大な費用がかかることに
加えて、表面欠陥密度が大きいこと、そして分子線の指
向性の有効な制御法が未開発であり、そしてまた大面積
化が困難であること及び量産性があまり良くないなど多
くの問題があることから、企業化されるには至っていな
い。 金属塩化物の水素還元法あるいは有機金属又は金属水
素化物の熱分解法は、一般的にはハライドCVD法,ハイ
ドライドCVD法,MO−CVD法と呼ばれるものであり、これ
らについては成膜装置が比較的容易に作製でき、原料と
される金属塩化物,金属水素化物及び有機金属について
純度の高いものが容易に入手出来るようになったことか
ら、現在では幅広く研究され各種デバイスへの応用も検
討されている。 而乍ら、これらの方法にあっては、基体温度を還元反
応又は熱分解反応が起る程度以上の高温に加熱する必要
があり、したがって基体材料の選択範囲が制限され、又
原料の分解が不十分であると炭素あるいはハロゲン等の
不純物による汚染が惹起されやすく、ドーピングの制御
性が悪いなどの欠点を有している。そしてまた堆積膜の
応用用途によっては、大面積化,膜厚均一化,膜品質の
均一性を十分満足させ、しかも高速成膜によって再現性
のある量産化を図るという要望があるところ、そうした
要望を満足する実用可能な特性を維持しながらの量産化
を可能にする技術は、未だ確立されていないのが実情で
ある。 〔目的〕 本発明の主たる目的は、上記従来の問題点を解決した
結晶性堆積膜の形成方法を提供することである。本発明
の別の目的は下地材料に制約されることなく、例えば基
板の材料,構成,大きさ等に制約されることなく、粒界
を含まない単結晶および粒界制約させた多結晶等の良質
の結晶の形成方法を提供することにある。 本発明の更に別の目的は、特別な装置を用いず、簡単
な工程で効率良く上記結晶を形成する方法を提供するこ
とにある。 本発明の更に別の目的は、省エネルギー化を図ると同
時に膜品質の管理が容易で大面積に亘って所望の特性の
半導体性の結晶質の堆積膜が得られる堆積膜形成法を提
供することにある。 本発明の更に他の目的は、生産性,量産性に優れ、高
品質で電気的,光学的,半導体的等の物理特性に優れた
結晶質の堆積膜を簡便にして効率的に形成できる堆積膜
形成法を提供する事にある。 〔問題点を解決するための手段〕 前記目的を達成する本発明の結晶性堆積膜の形成方法
は、活性化空間(A)によりSi2F6を活性化した活性種
(A)と、活性化空間(B)によりH2を活性化した活性
種(B)と、を夫々別々に10:1〜1:10の流量比で、核形
成密度の小さい非核形成面(SNDS)と単一核のみより結
晶成長するに充分小さい面積を有し前記非核形成面(S
NDS)の核形成密度(NDS)より大きい核形成密度(N
DL)を有する核形成面(SNDL)とを隣接して配された自
由表面を有する基体が配された成膜空間に導入し化学的
反応させることによって前記基体上の核形成面(SNDL
に単一の核を形成し、該核より単結晶を成長させること
を特徴とする。 〔作用〕 前記構成の本発明の堆積膜の形成方法は、堆積膜形成
用の原料ガスに放電エネルギー等を作用させてプラズマ
放電を形成する従来のプラズマCVD法に代えて、活性種
を用いることによりプラズマ反応を介する事なく堆積膜
を形成することを1つの特徴としており、この事により
成膜中のエツチングあるいは異常放電等による悪影響を
受ける事がない。 また、本発明の堆積膜の形成方法は、ケイ素とハロゲ
ンとを含む化合物(SX)を分解して得られる堆積膜の構
成元素となる構成元素を含む活性種(A)と成膜用化学
物質より生成される活性種(B)との反応を利用し、堆
積に高温を必要としない為、熱による構造の乱れがな
く、生産時に於る加熱設備とその稼動に伴う経費が不用
であり、デバイスの低コスト化が可能である。そして耐
熱性に依らない広範囲な基体材料の選択が可能となる。 又、本発明の堆積膜の形成方法は、活性種(A)と活
性種(B)との反応により堆積膜を作成する為の基体の
形状,大きさに依らず大面積化が可能であると同時に、
原料もごくわずかであり成膜空間を小さくできる為、収
率を飛躍的に向上させる事が出来る。 また、本発明の堆積膜形成法は結晶成長の核を任意に
基体上に配することで結晶粒の大きさを決定でき、目的
に合わせた特性の結晶質の堆積膜を所望の領域に堆積す
ることが出来る。 又、前述のごとき構成の本発明の堆積膜形成法によれ
ば、堆積膜形成における省エネルギー化を図ると同時
に、膜品質の管理が容易で大面積に亘って均一な膜質及
び特性を有する良好な結晶質の堆積膜の形成が可能とな
る。更に生産性及び量産性に優れ、高品質で電気的,光
学的,半導体的等の諸特性に優れた結晶質の堆積膜を効
率的に得ることができる。 〔実施態様例の説明〕 本発明では、成膜空間に導入される活性化空間(A)
からの活性種(A)は生産性及び取扱い易さなどの点か
ら、その寿命が0.1秒以上、より好ましくは1秒以上、
最適には10秒以上あるものが所望に従って選択されて使
用され、この活性種(A)の構成要素が成膜空間で形成
される堆積膜を構成する成分を構成するものとなる。
又、成膜用の化学物質は活性化空間(B)に於て活性化
エネルギーを作用されて活性化され活性種(B)となっ
て成膜空間に導入され、堆積膜を形成する際、同時に活
性化空間(A)から導入され、形成される堆積膜の構成
成分となる構成要素を含む活性種(A)と化学的に相互
作用する。 活性化空間(A)に導入されるケイ素とハロゲンを含
む化合物としては、例えば鎖状または環状シラン化合物
の水素原子の一部乃至全部をハロゲン原子で置換した化
合物が用いられ、具体的には、例えば、SiuY2u+2(uは
1以上の正数、YはF,Cl,Br及びIより選択される少な
くとも一種の元素である。)で示される鎖状ハロゲン化
ケイ素、SivY2V(vは3以上の正数、Yは前述の意味を
有する。)で示される環状ハロゲン化ケイ素、SiuHxYy
(u及びYは前述の意味を有する。x+y=2u又は2u+
2である。)で示される鎖状又は環状化合物などが挙げ
られる。 具体的には、例えばSiF4,(SiF25,(SiF26
(SiF24,Si2F6,Si3F8,SiHF3,SiH2F2,SiCl4,(S
iCl25,SiBr4,(SiBr25,Si2Cl6,Si2Br6,SiHC
l3,SiH3Cl,SiH2Cl2,SiHBr3,SiHi3,Si2Cl3F3などの
ガス状態の又は容易にガス化し得るものが挙げられる
が、本発明においてはSi2F6が用いられる。 活性種(A)を生成させるためには、前記ケイ素とハ
ロゲンを含む化合物に加えて、必要に応じてケイ素単体
や他のケイ素化合物,水素,ハロゲン化合物(例えばF2
ガス、Cl2ガス、ガス化したBr2,I2等)などを併用する
ことができる。 本発明において、活性化空間(A)で活性種(A)を
生成させる方法としては各々の条件,装置を考慮してマ
イクロ波,RF,低周波,DC等の電気エネルギー,ヒータ加
熱,赤外線加熱等による熱エネルギー,光エネルギーな
どの活性化エネルギーが使用される。 活性化空間(B)に於て、活性種(B)を生成させる
前記成膜用の化学物質としては、水素ガス及び/又はハ
ロゲンガス(例えばF2ガス、Cl2ガス、ガス化したBr2
I2等)が有利に用いられるが本発明においてはH2が用い
られる。また、これらの成膜用の化学物質に加えて、例
えばヘリウム,アルゴン,ネオン等の不活性ガスを用い
ることができる。これらの成膜用の化学物質の複数を用
いる場合には、予め混合して活性化空間(B)内にガス
状態で導入することもできるし、あるいはこれらの成膜
用の化学物質をガス状態で夫々独立した供給源から各個
別に活性化空間(B)に導入することもできるし、又夫
々独立の活性化空間に導入して、夫々個別に活性化する
ことも出来る。 本発明において、成膜空間に導入される前記活性種
(A)と前記活性種(B)との量の割合は、成膜条件、
活性種の種類などで適宜所望に従って決められるが、好
ましくは10:1〜1:10(導入流量比)が適当であり、より
好ましくは8:2〜4:6とされるのが望ましい。 また本発明の方法により形成される堆積膜は、成膜中
又は成膜後に所謂半導体分野で云う不純物元素でドーピ
ングすることが可能である。使用する不純物元素として
は、p型不純物として、周期律表第III族Aの元素、例
えばB,Al,Ga,In,Tl等が好適なものとして挙げられ、n
型不純物としては、周期律表第V族Aの元素、例えばP,
As,Sb,Bi等が好適なものとして挙げられるが、特にB,G
a,P,Sb等が最適である。ドーピングされる不純物の量
は、所望される電気的・光学的特性に応じて適宜決定さ
れる。 かかる不純物元素を成分として含む物質(不純物導入
用物質)としては、常温常圧でガス状態であるから、あ
るいは少なくとも活性化条件下で気体であり、適宜の気
化装置で容易に気化し得る化合物を選択するものが好ま
しい。この様な化合物としてはPH3,P2H4,PF3,PF5,P
Cl3,AsH3,AsF3,AsF5,AsCl3,SbH3,SbF5,SiH3,BF
3,BCl3,BBr3,B2H6,B4H10,B5H9,B5H11,B6H10,B6
H12,AlCl3等を挙げることができる。不純物元素を含む
化合物は、1種用いても2種以上併用してもよい。 不純物元素を成分として含む化合物は、ガス状態で直
接成膜空間内に導入しても差支えないし、或いは、予め
活性化空間(A)乃至は活性化空間(B),又は第3の
活性化空間(C)で活性化してその後、成膜空間に導入
することも出来るSi又はSiを含む多結晶成長時には成長
速度の面方位依存性がある。これは膜堆積方法や堆積条
件により異なるが、本発明の方法では(110)>(111)
>(100)が優勢であることが本発明者によって明らか
にされた。この条件下で堆積膜形成条件を適当に選択す
ることにより、より強い配向性,即ち(110)≫(111)
≫(100)となる条件を実現することが出来る。本発明
に於ては特に基体上に核形成を促進する部分を設置する
ことにより、前記配向性をより強く、成長速度をより速
くすることが可能である。そして、(110)面のみに配
向したグレインサイズの大きな多結晶膜の形成が可能で
あるばかりか核の大きさ,形,間隔,材料などを選択す
ることにより単結晶をも成長することが可能である。 本発明の方法において、所望の結晶質の堆積膜を選択
的に形成させる為には、あらかじめ結晶核が選択的に形
成し得る材料を基体表面に目的に応じた形で配置する必
要がある。 結晶形成面形成材料の種類による結晶形成材料の核形
成密度の差を利用して、基体上に所望のパターンで核形
成面を離散的に配置におくことによって、選択的に所望
の結晶質の堆積膜を成膜することができる。 例えば、シリコン単結晶をシリコン酸化膜で覆って選
択的に下地シリコン単結晶を露出したもの、或いはシリ
コン結晶の成長性の小さいSiO2基体上に窒化シリコン薄
膜を微小面積で選択的に配置したものが使用される。さ
らに前述の様にこのシリコン結晶の代わりにシリコンと
異なる種類の結晶を核として使用できるが、これらの結
晶の材料には次の様な条件が必要である。 1.基体表面の結晶材料の格子定数が堆積膜の格子定数と
一致しているか、きわめて近いこと。 2.基体表面の結晶材料と堆積膜の熱膨張係数が一致して
いるか、きわめて近いこと。 故に、結晶質Siの堆積膜を得る為に適当な基体の表面
を構成すべき材料としてはGaF2,ZnS,Yb,Mn3Ga,NaCo
F3,Ni3Sn,Fe3C,NiTex(x<0.7),CoMnO3,NiMnO3
MaZn3,CuCl,AlP,Siなどが挙げられる。 更に前述の2つの条件から略々の外れた場合でも、堆
積条件をより適切に選ぶ事によって結晶質の堆積膜を得
る事も可能であり、本発明の堆積膜形成法は上述の材料
に限定されるものではない。 例えば、本発明に於てSi結晶を得る為に用いられる基
体としては、例えばSiO2膜上にSi3N4を離散的に配置し
たもの、或いはSi3N4膜上をSiO2で覆い、部分的に下地S
i3N4を露出させたものが使用される。 これはシリコン結晶核がSi3N4上で生成し易く、SiO2
上で生成し難い性質を利用したもので、本発明の堆積膜
形成法に於ては核形成の生成に難易差を有する材料であ
れば非晶質,結晶質に依らず使用することが可能であ
る。 成膜時の基体温度(TS)は、形成する堆積膜の種類及
び用いる基板の種類により適宜設定される。 次に本発明をより良く理解するために、金属や半導体
の一般的な薄膜形成過程を説明する。 堆積面が飛来する原子と異なる種類の材料、特に非晶
質材料である場合、飛来する原子は基板表面を自由に拡
散し、又は再蒸発(脱離)する。そして原子同志の衝突
の末、核が形成され、その自由エネルギGが最大となる
ような核(臨界核)の大きさrc(=−2σ0/gv)以上に
なると、Gは減少し、核は安定に三次元的に成長を続
け、島状となる。rcを越えた大きさの核を「安定核」と
呼び以降の本発明の基本的な説明に於て、何等断わるこ
となしに「核」と記した場合は、この「安定核」を示す
ものとする。 また、「安定核」の中rの小さいものを「初期核」と
呼ぶ。核を形成することによって生ずる自由エネルギG
は、 G=4πf(θ)(σ0r2+1/3・gv・r3) f(θ)=1/4(2−3cosθ+cos2θ) ただし、r :核の曲率半径 θ :核の接触角 gv :単位堆積当りの自由エネルギ δ:核と真空間の表面エネルギ と表わされる。Gの変化の様子を第1図に示す。同図に
おいて、Gが最大値であるときの安定核の曲率半径がrc
である。 このように核が成長して島状になり、更に成長して島
同志の接触が進行し、場合によっては合体が起こり、網
目状構造を経て最後に連続膜となって基板表面を完全に
覆う。このような過程を経て基板上に薄膜が堆積する。 上述したような堆積過程において、基板表面の単位面
積当りに形成される核の密度,核の大きさ,核形成速度
は、堆積の系の状態で決定され、特に飛来原子と基板表
面物質との相互作用が重要な因子となる。また、堆積物
質と基板との界面の界面エネルギの結晶面に対する異方
位によってある特定の結晶方位が基板に平行に成長する
が、基板が非晶質である場合には、基板平面内での結晶
方位は一定ではない。このために、核あるいは島同志の
衝突により粒界が形成され、特にある程度の大きさ以上
の島同志の衝突であれば合体が起きるとそのまま粒界が
形成される。形成された粒界は固相では移動しにくいた
めに、その時点で粒径が決定される。 次に、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ,付
着係数、脱離係数,表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。 第2図(A)および(B)は選択堆積法の説明図であ
る。まず同図(A)に示すように、基板1上に、基板1
と上記因子の異なる材料から成る薄膜2を所望部分に形
成する。そして、適当な堆積条件によって適当な材料か
ら成る薄膜の堆積を行うと、薄膜3は薄膜2上にのみ成
長し、基板1上には成長しないという現象を生じさせる
ことができる。この現象を利用することで、自己整合的
に成形された薄膜3を成長させることができ、従来のよ
うなレジストを用いたリソグラフイ工程の省略が可能と
なる。 この様な選択形成法による堆積を行う事ができる材料
としては例えば基板1としてSiO2、薄膜2としてSi,GaA
s,窒化シリコン,そして堆積させる薄膜3としてSi,W,G
aAs,InP等がある。 第3図は、SiO2の堆積面と窒化シリコンの堆積面との
核形成密度(ND)の経時変化を示すグラフである。 同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度(ND)は103cm-2以下で飽和し、20分
後でもその値はほとんど変化しない。 それに対して窒化シリコン(Si3N4)上では、約4×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。 この様な現象は、SiO2および窒化シリコンの材料表面
のSiに対する吸着係数、離脱係数、表面拡散係数等の差
によるところが大きいが、Si原子自身によってSiO2が反
応し、蒸気圧が高い一酸化シリコンが生成される事でSi
O2自身がエツチングされ、他方窒化シルコン上ではこの
様なエツチング現象は生じないということも選択堆積を
生じさせる原因となっていると考えられる(T.Yonehar
a,S.Yoshioka,S.Miyazawa Journal of Applied physics
53,6839,1982)。 このように堆積面の材料としてSiO2および窒化シルコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように充分に大きな核形成密度差(ΔND)
を得ることができる。なお、ここでは堆積面の材料とし
てSiO2が望ましいが、これに限らずSiOx(0<x<2)
であっても充分実用的な核形成密度差(ΔND)を得るこ
とができる。 勿論、これらの材料に限定されるものではなく、核形
成密度の差(ΔND)が同グラフで示すように核の密度で
103倍以上であれば十分であり、後に例示するような材
料によっても堆積膜の十分な選択形成を行うことができ
る。 この核形成密差(ΔND)を得る他の方法としては、Si
O2面に局所的にSiやN等をイオン注入して過剰にSiやN
等を有する領域を形成してもよい。 本発明は、このような核形成密度差(ΔND)に基く、
選択的堆積法を利用するものであって、堆積面の材料よ
り核形成密度の十分大きい異種材料から成る堆積面を単
一の核だけが成長するように十分微細に形成することに
よって、その微細な異種材料の存在する箇所だけに単結
晶を選択的に成長させるものである。 なお、単結晶の選択的成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料(たとえばSiO2)はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。 以下、本発明を図面に基づいて詳細に説明する。 第4図(A)〜(D)は、本発明による結晶の形成方
法の第1実施態様例を示す形成工程図であり、第5図
(A)および(B)は、第4図(A)および(D)にお
ける基板の斜視図である。 まず、第4図(A)及び第5図(A)に示すように、
基板4上に、選択核形成を可能にする核形成密度の小さ
い薄膜5[非核形成面(SNDS)]を形成し、その上に核
形成密度の小さい薄膜5を形成する材料とは異種の材料
を薄く堆積させ、リソグラフイ等によってパターニング
する事で異種材料から成る核形成面(SNDL)(又は「Se
ed」と呼ぶ)6を十分微細に形成する。但し基板4の大
きさ、結晶構造及び組成は任意のものでよく、通常の半
導体技術で作成した機能素子が形成された基板であって
もよい。また異種材料から成る核形成面(SNDL)6と
は、上述した様にSiやN等を薄膜5にイオン注入して形
成される過剰にSiやN等を有する変質領域も含めるもの
とする。 次に、FOCVD法で適当な堆積条件を選択することによ
って結晶性堆積膜を形成する。即ち、先ず、核形成面
(SNDL)6だけに薄膜材料の単一の核が形成される。核
形成面(SNDL)6の大きさは、材料の種類によって異な
るが、数ミクロン以下であればよい。更に核は単結晶構
造を保ちながら成長し、第4図(B)に示すように島状
の単結晶粒7となる。島状の単結晶粒7が形成されるた
めには、すでに述べたように、薄膜5上で全く核形成が
起こらないように条件を決めることが望ましいものであ
る。 島状の単結晶粒7は単結晶構造を保ちながら、核形成
面(SNDL)6を中心にして更に成長し(later alovergr
owth)、同図(C)に示すように薄膜5全体を覆うこと
が出来る。(単結晶7A)。 続いて、必要に応じてエツチング又は研磨によって単
結晶7Aを平坦化し、第4図(D)及び第5図(B)に示
す様に、所望の素子を形成する事ができる単結晶層8が
薄膜5上に形成される。 この様にし非核形成面(SNDS)を形成する薄膜5が基
板4上に形成されている為に、支持体となる基板4は任
意の材料を使用する事ができる。更にこの様な場合には
基板4に通常の半導体技術によって機能素子等が形成さ
れたものであっても、その上に容易に単結晶層8を形成
する事ができる。 なお、上記実施態様例では非核形成面(SNDS)を薄膜
5で形成したが、勿論第6図に示すように、選択核形成
を可能にする核形成密度(ND)の小さい材料から成る基
板をそのまま用いて、核形成面(SNDL)を所望に応じた
任意位置に設けて、単結晶層を同様に形成してもよい。 第6図(A)〜(D)は、本発明の第二実施態様例を
示す結晶の形成工程図である。同図に示すように、選択
核形成を可能にする核形成密度(ND)の小さい材料から
成る基板9上に、核形成密度(ND)の大きい材料からな
る核形成面(SNDL)6を十分微小に形成することで、第
一実施態様例と同様にして単結晶層8を形成することが
できる。 第7図(A)〜(D)は、本発明による結晶の形成方
法の第三実施態様例を示す形成工程図であり、第8図
(A)及び(B)は、第7図(A)および(D)におけ
る基板の斜視図である。 第7図(A)および第8図(A)に示すように、非晶
質絶縁物基板11上に、距離lを隔てて上記選択核形成を
可能とする基板11とは異種の材料で核形成面(SNDL)12
−1,12−2を十分に小さく配置する。この距離lは、た
とえば半導体素子又は素子群を形成するために必要とさ
れる単結晶領域の大きさと同じか又はそれ以上に設定さ
れる。 次に、適当な結晶形成条件を選択することによって、
核形成面(SNDL)12−1,12−2だけに結晶形成材料の核
の唯一が形成される。即ち、核形成面12−1,12−2は単
一の核のみが形成される程度に十分微細な大きさ(面
積)に形成する必要がある。核形成面(SNDL)12−1,12
−2の大きさは、材料の種類によって異なるが、数ミク
ロン以下であればよい。更に、核は単結晶構造を保ちな
がら成長し、第7図(B)に示すように島状の単結晶粒
で13−1,13−2となる。島状の単結晶粒13−1,13−2が
形成されるためには、すでに述べたように、基板11上の
核形成面(SNDL)以外の表面で全く核の形成が起こらな
いように条件を決めることが望ましいものである。 島状の単結晶粒13−1,13−2の基板11の法線方向の結
晶方位は、基板11の材料および核を形成する材料の界面
エネルギを最小にするように一定に決まる。なぜなら
ば、表面あるいは界面エネルギは結晶面によって異法性
を有するからである。しかしながら、すでに述べたよう
に、非晶質基板における基板面内の結晶方位は決定され
ない。 島状の単結晶粒13−1,13−2はさらに成長して、単結
晶13A−1,13A−2となり、第7図(C)に示す様に隣り
の単結晶13A−1,13A−2が互いに接触するが、基板面内
の結晶方位は一定ではないために、核形成面(SNDL)12
−1と12−2の中間位置に結晶粒界14が形成される。 続いて、単結晶13A−1,13A−2は三次元的に成長する
が、成長速度の遅い結晶面がフアセツトとして現われ
る。その為に、エツチング又は研磨によって単結晶13A
−1,13A−2の表面の平坦化を行い、更に粒界14の部分
を除去して、第7図(D)及び第8図(B)に示すよう
に粒界を含まない単結晶の薄膜15−1,15−2,15を格子状
に形成する。この単結晶薄膜15−1,15−2,15の大きさ
は、上述したように核形成面(SNDL)12の間隔lによっ
て決定される。すなわち、核形成面(SNDL)12の形成パ
ターンを適当に定めることによって、粒界の位置を制御
することができ、所望の大きさの単結晶を所望の配列で
形成することができる。 第9図(A)〜(D)は、本発明の第四実施態様例を
示す結晶の形成工程図である。同図に示すように、第一
実施態様例と同様に所望の基板4上に、選択核形成を可
能にする核形成密度(ND)の小さい材料から成る薄膜状
の非核形成面(SNDS)5を形成し、その上に問題lで核
形成密度(ND)の大きい異種材料からなる核形成面(S
NDL)12を形成し、上記第三実施態様例と同様にして単
結晶15を形成することができる。 第10図(A)〜(C)は、本発明による結晶の形成方
法の第五実施態様例を示す形成工程図であり、第11図
(A)及び(B)は、第10図(A)及び(C)における
基板の斜視図である。 まず、第10図(A)及び第11図(A)に示すように、
非晶質絶縁物基板11に所望の大きさおよび形状の凹部16
を形成し、その中に単一核のみが形成され得るに充分微
小サイズの核形成面(SNDL)12を形成する。 続いて、第10図(B)に示すように、第一実施態様例
と同様にして島状の単結晶粒13を成長させる。 そして、第10図(C)および第11図(B)に示すよう
に、単結晶粒13が凹部16を埋めるまで成長させ、単結晶
層17を形成する。 本実施例では、凹部16内に単結晶粒13が成長するため
に、平坦化および粒界部分の除去工程が不要となる。 第12図(A)〜(C)は、本発明の第六実施態様例を
示す結晶の形成工程図である。同図に示すように、第一
実施態様例と同様の任意の基板4上に、選択核形成を可
能にする核形成密度(ND)の小さい材料から成る薄膜状
の非核形成面(SNDS)18を形成し、そこに所望の大きさ
および形状の凹部16を形成する。そして、その中に非核
形成面(SNDS)を形成する材料とは、異種材料であっ
て、核形成密度(ND)の大きい材料から成る核形成面
(SNDL)12を微小に形成し、第五実施態様例と同様にし
て単結晶層17を形成する。 第13図(A)〜(C)は、本発明の第七実施態様例を
示す結晶の形成工程図である。所望の基板19に凹部を形
成した後、選択核形成を可能にするに充分核形成密度
(ND)の小さい材料から成る薄膜状の非核形成面
(SNDS)20を形成し、以下前記の例と同様にして単結晶
層17を形成することができる。 第14図は、本発明の第一実施態様例を用いて製造され
た多層構造の半導体電子デバイスの一例を示す概略的断
面図である。 同図において、Si又はGaAsの半導体基板1401には、通
常の製造プロセスによってトランジスタ1402やその他の
半導体素子又は光素子等が形成され、その上にCVD法や
スパツタ法によって、例えば非核形成面(SNDS)1404を
有するSiO2層1403が形成されている。そして、既に述べ
たように、単一核のみが形成され得るに十分微小な面積
を有する核形成面(SNDL)1405を有する薄膜1406を例え
ばSi3N4で形成し、該核形成面(SNDL)1405から単結晶
を成長させ、Si単結晶層1407を形成する。 続いて、単結晶層1407にトランジスタ1408やその他半
導体素子又は光素子を形成し、SiO2層1403を通して基板
1401とSi単結晶層1047とに夫々形成された素子を電気的
に接続する。こうして、たとえば第一層(基板1401)の
トランジスタ1402と第二層(単結晶層1404)のトランジ
スタ1408とを夫々MOSトランジスタとして形成し、これ
等を接続してCMOSを形成すれば、相互作用の全くないCM
OSを製造することができる。また、上記と同様の技術に
よって発光素子と、その駆動回路を一体化して形成する
こともでき、高集積化を達成することができる。 更に、本実施例を繰返すことで、SiO2層1403を挟んで
幾層にも単結晶層1407を形成することができ、容易に多
層構造の半導体電子デバイスを形成することができる。 第15図(A)〜(D)は、本発明の第8実施態様例を
示す結晶の形成工程図である。 同図(A)〜(C)は第7図の(A)〜(C)と同じ
である。すなわち、核形成面12を間隔lをおいて複数個
(図では2ケ)形成し、核形成面12上にovergrowthさせ
た単結晶粒13を形成する。この単結晶粒13を更に成長さ
せて単結晶13Aを形成することによって核形成面
(SNDL)12のほぼ中央に粒界14が形成され、単結晶13A
の表面を平坦化することで第15図(D)に示すような粒
径が略々lに揃った多結晶層21を得ることができる。 この多結晶層21の粒径は核形成面(SNDL)12の間隔l
によって決定されるために、多結晶の粒径制御が可能と
なる。従来では、多結晶の粒径は形成方法や形成温度等
の複数の要因によって変化し、且つ大きい粒径の多結晶
を作成する場合には、平成り幅をもった粒径分布を有す
るものであったが、本発明によれば核形成面12の間隔l
によって制御性良く粒径及び粒径分布が決定される。 勿論、第9図に示すように、所望基板4上に核形成密
度(ND)の小さい非核形成面(SNDS)5と核形成密度
(ND)の大きい核形成面(SNDL)12−1,12−2を形成し
て、上記多結晶層21を形成してもよい。この場合は、既
に述べたように、基板材料や構造等に制約されることな
く、多結晶層21を粒径と粒径分布を制約して形成するこ
とができる。 次に、上記各実施態様例における単結晶層の又は多結
晶層の具体的形成方法を第7図に示す第3実施態様例お
よび第15図に示す第8実施態様例を中心により具体的、
より詳細に説明する。 Si単結晶ウエハを熱酸化して表面にSiO2層を形成する
事で表面が非核形成面(SNDS)化された基板11とする。
勿論、核形成密度(ND)の小さい材料である石英基板を
基板11として用いてもよいし、金属,半導体,磁性体,
圧電体,絶縁体等の任意の下地基板表面上に、スパツタ
法,CVD法,真空蒸着法等を用いてSiO2層を形成して核形
成面(SNDS)を設けてもよい。また、非核形成面
(SNDS)を形成する材料としてはSiO2が望ましいが、Si
Ox(0<x<1)としてXの値を変化させたものであっ
てもよい。 こうして形成されたSiO2層を表面に有する基板11のSi
O2層上に減圧気相成長法によって窒化シリコン層(例え
ばSi3N4)層又は多結晶シリコン層を堆積させ、次いで
通常のリソグラフイ技術又はX線、電子線若しくはイオ
ン線を用いたリソグラフイ技術で窒化シリコン層又は多
結晶シリコン層をパターニングし、好ましくは10μ以
下、より好ましくは数ミクロン以下、最適には1μm以
下の微小な面積を有する核形成面(SNDL)12を形成す
る。 続いて、例えば、前記したガス種の中適当なガスを選
択して使用し、FOCVD法によって上記基体11上に例えばS
i単結晶を選択的に成長させる。その際の基体温度,圧
力等は所望に応じて適宜決定されるが基板温度として
は、好ましくは100〜600℃とされるのが望ましい。 数十分程度の時間で、SiO2層上の窒化シリコン層又は
多結晶シリコン層から成る核形成面(SNDS)12を中心と
して最適の成長条件を選択することで単結晶のSiの粒13
が成長し、その大きさは数十μm以上に成長する。 続いてSiとSiO2との間のエツチング速度差を利用した
反応性イオンエツチング(RIE)法によって、Siのみを
選択的にエツチングして単結晶13Aの表面を平坦化する
ことで、粒径が制御された多結晶シリコン層21が形成さ
れる(第15図(D))。更に粒界部分を除去して島状の
単結晶シリコン層15が形成される(第7図(D))。な
お、単結晶粒13の表面の凹凸が大きい場合は、機械的研
磨を行った後にエツチングを行っても良い。 このようにして形成された大きさ数十μm以上で粒界
を含まない単結晶シリコン層15に、通常の半導体素子作
成技術によって電界効果トランジスタを形成すると、単
結晶シリコンウエハに形成したものに劣らない特性を示
す。 又、隣接する単結晶シリコン層15同志はSiO2等の電気
的絶縁物によって電気的に分離しておけば、相補型電界
効果トランジスタ(C−MOS)を構成しても、相互の干
渉を防止することが出来る。また、形成する素子の活性
層の厚さが、Siウエハを用いた場合より薄いために、放
射線を照射された時に発生する電荷による誤動作がなく
なる。更に、寄生容量が低下するために、素子の高速化
が図れる。また、任意の基板が使用できるために、Siウ
エハを用いるよりも、大面積基板上に単結晶層を低コス
トで形成することができる。更に、他の半導体,圧電
体,誘電体等の基板上にも単結晶層を形成できるため
に、多機能の三次元集積回路を実現することができる。 この様に本発明は数々の優れた効果を示す。 (窒化シリコンの組成) これまで述べてきた様な非核形成面(SNDS)形成材料
(MS)と核形成面(SNDL)形成材料(ML)との十分な核
形成密度差(ΔND)を得るには、多結晶シリコンやSiO2
に対して核形成面(SNDS)形成材料としてはSi3N4に限
定されるものではなく、窒化シリコンでもその化学組成
比を変化させたものを使用してもよい。 窒化シリコンの化学組成比を変化させるには、例えば
次の様にする。 RFプラズマ中でSiH4ガスとNH3ガスと分解させて低温
で窒化シリコン膜を形成するプラズマCVD法では、SiH4
ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとNの組成比を大幅に変化させる
ことができる。 第16図は、SiH4とNH3の流量比と形成された窒化シリ
コン膜中のSiおよびNの組成比との関係の一例を示した
グラフである。 この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガ
ス流量比を4〜10へ変化させると、窒化シリコン膜中の
Si/N比は1.1〜1.58に変化することがオージエ電子分光
法によって明らかとなった。 また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4(S
i/N=0.75)に近いものであった。 また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること(熱窒化法)で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論比に近い組成を得ることができる。 以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い核形成面(SNDL)形成材料と
して用いて、上記Siの核を窒化シリコンからなる核形成
面(SNDL)上に成長させると、窒化シリコンの化学組成
比に応じた核形成密度差(ΔND)に基づいてSi単結晶が
形成される。 第17図はSi/N組成比と核形成密度(ND)との関係を示
すグラフである。同グラフに示すように、窒化シリコン
膜の、化学組成比を変化させることで、その上に形成さ
れるSi単結晶核の核形成密度は大幅に変化する。第17図
のグラフに於る核形成条件は、SiCl4ガスを175Torrに減
圧し、1000℃でH2と反応させてSi単結晶核を生成させた
場合である。勿論、核形成条件例えばガス種,圧力,温
度等を変化させれば別のグラフが得られることは云うま
でもない。 この様に窒化シリコンの化学組成比によって核形成密
度が変化する現象は、単一の核を成長させる程度に十分
微細に形成される核形成面(SNDL)を形成する材料とし
て窒化シリコンを用いる場合には、核形成面(SNDL)の
大きさ(面積)に影響を与える。すなわち、核形成密度
(ND)が大きい組成を有する窒化シリコンを用いる場合
には、核形成面(SNDL)は、核形成密度(ND)がそれよ
りも比較的小さい窒化シリコンの場合よりも非常に微細
に形成することによって、核形成面(SNDL)上に単一の
核のみを形成することができる。 この様な点は核形成面(SNDL)を形成する他の材料に
就いても同様な傾向として適用することが出来る。 従って、本発明に於ては、その目的を効果的に達成す
るには核形成密度(ND)と、単一の核のみが形成出来る
ような窒化シリコン等で形成される核形成面(SNDL)の
大きさとを適宜所望に応じて選択することが望ましい。
たとえば〜105cm-2の核形成密度(ND)を得る核形成条
件では、窒化シリコンからなる核形成面(SNDL)の大き
さは約4μm以下であれば単一の核のみを選択的に形成
することができる。 その場合のSi/N組成比は約0.5である。 (イオン注入による核形成面(SNDL)の形成) Si単結晶核を形成する場合の核形成密度差(ΔND)を
実現する他の方法として、核形成密度の小さい非核形成
面(SNDS)を形成する材料であるSiO2層の表面に局所的
にSi,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO
2層表面に所望の大きさの変質領域を形成し、この変質
領域を核形成密度(ND)の大きい核形成面(SNDL)とす
ることも出来る。 例えば、SiO2層表面をフオトレジスト層で覆い、所望
の個所を露光,現象,溶解させてSiO2層表面を部分的に
表出させる。 続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで1×1016〜1×1018cm-2の密度で露出してい
るSiO2層表面に打込む。 この場合投影飛程は114Åであり、SiO2層露出部表面
ではSi濃度が〜1022cm-3に達する。SiO2層はもともと非
晶質であるために、Siイオンを注入してSi過剰とした変
質領域も非晶質である。 なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンビームをSiO2層表面の所望位置に所望の面積内
に選択的に注入してもよい。 こうしてSiイオン注入を行った後、残部のレジストを
剥離することで、SiO2層表面部にSiが過剰な変質領域が
所望位置に所望の大きさで形成される。このような変質
領域が形成されたSiO2層表面部の変質領域上にSi単結晶
を気相成長させる。 第18図は、Siイオンの注入量と核形成密度(ND)との
関係を示すグラフである。 同グラフに示すように、Si+注入量が多い程、核形成
密度(ND)が増大することがわかる。 したがって、この変質領域を十分微細に形成すること
で、この変質領域を核形成面(SNDL)としてSiの単一の
核のみを成長させることができ、上述したように単結晶
を成長させることができる。 なお、変質領域を単一の核のみが成長する程度に十分
微細に形成することは、レジストのパターニングや、集
束イオンビームのビームを絞ることによって容易に達成
される。 第19図(A)〜(D)は、本発明による結晶の形成方
法の第9実施態様例を示す形成工程図であり、第20図
(A)および(B)は、第19図(A)および(D)に対
応する斜視図である。 まず、第19図(A)および第20図(A)に示すよう
に、下地基板4上に、選択核形成を可能にする核形成密
度の大きい薄膜6(又は「Seed」と呼ぶ)[核形成面
(SNDL)6Aを形成する]を形成し、その上に核形成密度
の大きい薄膜6を形成する材料とは異種の材料を薄く堆
積させ、リソグラフイ等によってパターニングすること
で異種材料から成り非核形成面(SNDS)5Aを形成する薄
膜5を核形成面(SNDL)6Aが十分微細に設けられるよう
に形成する。ただし、下地基板4の大きさ、結晶構造お
よび組成は任意のものでよく、又、通常の半導体技術で
作成した機能素子が形成された基板であってもよい。ま
た異種材料から成る核形成面(SNDL)6Aは、SiO2薄膜5
の下の薄膜6を多結晶シリコン又はSiO2で形成し、露出
部6Aに、SiやN等をイオン注入して形成される過剰にSi
やN等を有する変質領域として形成しても良い。 次に、適当な堆積条件を選択することによって核形成
面(SNDL)6Aだけに結晶形成材料の単一の核が形成され
る。すなわち、核形成面(SNDL)6Aは、単一の核のみが
形成される程度に十分微細に形成する必要がある。核形
成面(SNDL)6Aの大きさは、材料の種類によって異なる
が、数ミクロン以下であればよい。更に核は単結晶構造
を保ちながら成長し、第19図(B)に示すように島状の
単結晶粒7となる。島状の単結晶粒7が形成されるため
には、すでに述べたように、薄膜5A上で全く核形成が起
こらないように条件を決めることが望ましいものであ
る。 島状の単結晶粒7は単結晶構造を保ちながら核形成面
(SNDL)6Aを中心にして更に成長し(lateral over gro
wth)、同図(C)に示すように薄膜5の表面全体を覆
うことができる(単結晶7A)。 続いて、必要に応じてエツチング又は研磨によって単
結晶7Aを平坦化し、第19図(D)および第20図(B)に
示すように、所望の素子を形成することができる単結晶
層8が薄膜5上に形成される。 このように核形成面(SNDL)6Aを形成する薄膜6が基
板4上に形成されているために、支持体となる基板4は
任意の材料を使用することができる。更にこの様な場合
には基板4に通常の半導体技術によって機能素子等が形
成されたものであっても、その上に容易に単結晶層8を
形成することができる。 なお、上記実施態様例では、核形成面(SNDL)6Aを薄
膜6で形成したが、勿論第21図に示すように、選択核形
成を可能にする核形成密度(ND)の大きい材料から成る
基板をそのまま用いて、非核形成面(SNDS)を所望に応
じた任意位置に設けて、単結晶層を同様に形成してもよ
い。 第21(A)〜(D)は、本発明の第10実施態様例を示
す結晶の形成工程図である。同図に示すように、選択核
形成を可能にする核形成密度(ND)の大きい材料から成
る基板9上に、核形成密度(ND)の小さい材料から成
り、非核形成面(SNDS)5Aを形成する薄膜5を、核形成
面(SNDL)9Aとなる基板9の露出部を十分微小に設ける
ように形成することで結晶形成用の基体を用意し、該基
体を用いて第一実施態様例と同様にして単結晶層8を形
成することができる。 第22図(A)〜(D)は、本発明による結晶の形成方
法の第11実施態様例を示す形成工程図であり、第23図
(A)及び(B)は、第22図および(D)に対応する斜
視図である。 第22図(A)および第23図(A)に示すように、ガラ
ス基板等の適当な下地基板10上に核形成密度(ND)が比
較的大きなSi3N4等の非晶質絶縁物薄膜12を設け、該薄
膜12上に、距離lを隔てて上記選択核形成を可能とする
薄膜12を形成する材料に対して核形成密度が小さい異種
の材料で所望位置に薄膜11を選択的に形成して単一核の
みが形成されるに十分に小さい面積の核形成面(SNDL
12A−1,12A−2を配置する。この距離lは、たとえば半
導体素子又は素子群を形成するために必要とされる単結
晶領域の大きさと同じか又はその以上に設定される。 次に、適当な結晶形成条件を選択することによって、
核形成面(SNDL)12A−1,12A−2だけに結晶形成材料の
核の唯一が形成される。即ち、前述した様に核形成面12
A−1,12A−2は単一の核のみが形成される程度に十分微
細な大きさ(面積)に形成する必要がある。核形成面
(SNDL)12A−1,12A−2の大きさは、材料の種類によっ
て異なるが、数ミクロン以下であればよい。更に、前記
形成された核は単結晶構造を保ちながら成長し、第22図
(B)に示すように島状の単結晶粒13−1,13−2とな
る。島状の単結晶粒13−1,13−2が形成されるために
は、すでに述べた様に、核形成面(SNDL)12A−1,12A−
2以外の表面[非核形成面((SNDS)11A]で実質的に
全く核の形成が起こらないように条件を決めることが望
ましいものである。 島状の単結晶粒13−1,13−2の薄膜12の法線方向の結
晶方位は、薄膜12の材料および核を形成する材料の界面
エネルギーを最小にするように一定に決まる。なぜなら
ば、表面あるいは界面エネルギーは結晶面によって異法
性を有するからである。しかしながら、すでに述べたよ
うに、非晶質表面における表面内の結晶方位は決定され
ない。 島状の単結晶粒13−1,13−2はさらに成長して、単結
晶13A−1,13A−2となり、第22図(C)に示す様に隣り
の単結晶13A−1,13A−2が互いに接触するが、基体面内
の結晶方位は単結晶毎に異なるために、核形成面
(SNDL)12−1,12−2の中間位置に結晶粒界14が形成さ
れる。 続いて、単結晶13A−1,13A−2は三次元的に成長する
が、成長速度の遅い結晶面がフアセツトとして現われ
る。その為に、エツチングなたは研磨によって単結晶13
A−1,13A−2の表面の平坦化を行い、更に粒界14の部分
を除去して、第22図(D)及び第23図(B)に示すよう
に粒界を含まない単結晶の薄膜15−1,15−2,…を格子状
に形成する。この単結晶薄膜15−1,15−2,…の大きさ
は、上述したように核形成面(SNDL)12A−1,12A−2の
間隔lによって決定される。すなわち、核形成面
(SNDL)12A−1,12A−2の形成パターンを適当に定める
ことによって、粒界の位置を制御することができ、所望
の大きさの単結晶を所望の配列で形成することができ
る。 第24図(A)〜(C)は、本発明による結晶の形成方
法の第12実施態様例を示す形成工程図であり、第25図
(A)および(B)は、第24図(A)および(C)に対
応する斜視図である。 まず、第24図(A)および第25図に示すように第7図
の工程(A)に示すのと同様にして下地基板10上に薄膜
12及び薄膜11を設けて、核形成面(SNDL)12A−1,12A−
2及び非核形成面(SNDS)11Aを形成する。次いで、核
形成面(SNDL)12A−1,12A−2に対応する位置に所望の
大きさおよび形状の凹部14−1,14−2が設けられる様
に、薄膜11と同様の材料か又は該材料と同等以下の小さ
な核形成密度を有する材料で薄膜11−1を形成する。こ
の様にして凹部14−1,14−2の中に単一核のみが形成さ
れ得るに充分微小サイズの核形成面(SNDL)12A−1,12A
−2を有する結晶形成用の基体が形成される。 続いて、第24図(B)に示すように、第一実施態様例
と同様にして島状の単結晶粒13−1,13−2を成長させ
る。 そして、第24図(C)および第25図(B)に示すよう
に、単結晶粒13−1,13−2が凹部14−1,14−2に埋める
まで成長させ、単結晶層15−1,15−2を形成する。 本実施例では、凹部14−1,14−2内に単結晶粒13−1,
13−2が成長するために、平坦化および粒界部分の除去
工程を不要とすることができる。 第26図(A)〜(D)は、本発明の第13実施態様例を
示す結晶の形成工程図である。 同図(A)〜(C)は、第22図の(A)〜(C)と同
じである。即ち、核形成面12A−1,12A−2を間隔lにお
いて複数個(図では2ケ)形成し、核形成面12A−1,12A
−2上オーバーグロース(over growth)させた単結晶
粒13A−1,13A−2を形成する。この単結晶粒13−1,13−
2を更に成長させて単結晶13A−1,13A−2を形成するこ
とによって非核形成面(SNDS)11Aのほぼ中央に粒界14
が形成され、単結晶13A−1,13A−2の表面を平坦化する
ことで第11図(D)に示すように粒径が略々lに揃った
多結晶層16を得ることができる。 この多結晶層16の粒径は核形成面(SNDL)12A−1,12A
−2の間隔lによって決定されるために、多結晶の粒径
制御が可能となる。従来では、多結晶の粒径は形成方法
や形成温度等の複数の要因によって変化し、且つ大きい
粒径の多結晶を作成する場合には、可成り幅をもった粒
径分布を有するものであったが、本発明によれば核形成
面(SNDL)12A−1,12A−2の間隔にlによって制御性良
く粒径及び粒径分布が決定される。 勿論、第22図に示すように、所望基板9上に薄膜5を
設けて核形成密度(ND)の小さい非核形成面(SNDS)5A
と、核形成密度(ND)の大きい核形成面(SNDL)9Aを所
望間隔で所望位置に複数形成して、上記と同様に多結晶
層を形成してもよい。この場合は、既に述べたように、
核形成密度差(ΔND)を考慮してやれば基板材料や構造
等に制約されることなく、多結晶層を粒径と粒径分布を
制御して形成することができる。 次に本発明の方法を具体化する成膜装置の典型的な例
を挙げて説明する。 第27図は本発明方法の実施される堆積膜形成装置の一
例の概略構成を示す部分断面図である。 第27図に於て、101はその内部でシリコン薄膜の堆積
が行なわれる堆積室であり、堆積室101内は排気口106を
通して不図示の排気系に接続され、堆積室101内を所望
の圧力を保持することができる。堆積室101には励起種
(A)であるSiとハロゲンを含むラジカルの導入管102
と励起種(B)である水素ラジカルの導入管103がそれ
ぞれ1対の組になって設けられている。各ラジカルの導
入管の先は作用室108,108Aの所で太く、又出口109,109A
で細くなっている。堆積室1内にはローラー110により
紙面に垂直な方向に往復移動可能な様に基体支持体104
が保持されている。そして該支持体104上には堆積用の
基体105が保持されている。出口109,109Aより出た各カ
ジカルは堆積室101内の基体近傍で混合し反応して基体
上で膜を形成する。シリコンとハロゲンとを含むラジカ
ルと水素ラジカルとは、それぞれ図示しない加熱炉ある
いはプラズマ室等のラジカル生成部においてそれぞれの
原料ガスから生成せしめられた後に、それぞれ導入管10
2,103から作用室108,108A内に導入される。その量は加
熱炉、又はプラズマ室よりガスソース側のマスフロコン
トローラーによって制御される。 ローラー110は基板105を移動させて基体上全面にシリ
コン薄膜を堆積するのみ供せられる。 導入管111は化学的あるいは物理的エツチング活性を
有する別のガスのための導入管であり、場合によって不
図示の加熱炉・プラズマ炉で励起されて、ガスを出口11
4まで導く。出口114から膜にアタツクするエツチング活
性を有するガスが放出されて、膜の特性の成長方向以外
の結合を選択的に切断排除する。エツチング活性ガスの
導入はこのような別導入管による他、原料ガスとの反応
性が低い場合には、原料ガスと混合して導入管102,103
から導入することもできる。 以下に実施例を示し、本発明について更に詳細に説明
する。 実施例1 第27図に示す成膜装置を用いて次の様にし、本発明の
方法による堆積膜を作成した。 基体118は第28図に示される工程で作成した。 まず、第28図(A)に示すような多結晶シリコン基板
201を洗浄し、続いてスパツタリング法(この場合スパ
ツタリング法の他に種々の薄膜堆積法、例えば真空蒸着
法,プラズマの放電法,MBE法,CVD法等も採用される)に
よって基板201の全面に酸化シリコン薄膜202を堆積させ
た[同図(B)]。 続いて、薄膜202上に電子線レジスト層203を塗布し
[同図(C)]、所望パターンのホトマスクを用いて電
子線レジスト層203を感光させ、現象によって電子線レ
ジスト層203を部分的に除去した[同図(D)]。 残留している電子線レジスト層203Aをマスクとして酸
化シリコン薄膜202をエツチングし、所望パターンを有
する薄膜202Aを形成した[同図(E)]。 以上の工程によって、多結晶シリコンのある結晶面が
定間隔で酸化シリコン膜から露出した部分201Aを有する
基体118を得た。基体118の表面で露出したシリコン結晶
201Aの領域は、直径3μm,15μmの間隔であった。 さらに、この基体118を用いて、第27図に示される装
置によって、結晶質シリコンの堆積を行った。シリコン
とハロゲンを含むラジカル形成用の原料ガスとしてSi2F
6を用い、これを800℃に保った反応部に100SCCMの流量
で流入させ分解した後、導入管102から作用室108へ放出
した。これと同時に導入管111より、アルゴンガスを150
SCCM流入させ2.45GHzのマイクロ波を1.0W/cm2のパワー
で導入し放電を生ぜしめ、H2を分解させ、作用室108に2
5SCCMの流量で放出した。基板温度は330℃圧力を0.2Tor
rに保ち約2μの堆積膜が得られた。 基体118上に得られた結晶シリコン堆積膜205の断面の
模式図を第28図(F)に示す。 結晶粒界205は、酸化シリコン層の除かれた、結晶基
板201の露出部201Aから等距離になるように結晶粒のサ
イズが決定されていた。 さらに、得られた各試料を用いてX線回析法及び電子
線回析法により堆積膜の結晶性の評価を行ったところ、
多結晶質シリコン膜であることが確認された。さらにシ
ユラー(Scherrar)法で求めた多結晶シリコンの粒径は
約25±2μmであった。結晶粒径のバラツキは基体全面
にわたってほとんど無かった。 又、走査型電子顕微鏡により試料の表面状態を観察し
たところ、平滑度は良好で波模様等が無く、膜厚ムラは
±4%以下であった。また作成された試料の結晶Si堆積
膜の移動度,導電率をVan derpauw法により測定した
処、それぞれ300(cm/V・sec),9×10-6(S・cm-1)で
あった。 実施例2 基体118を第29図に示される工程で作成した。 まず、第29図(A)に示される様な均一な材料からな
るガラス基板201を洗浄し、続いて熱CVD法によって、基
板201全面にアモルフアスSiN(A−SiN)薄膜202を約2
μmの厚さで成膜させた[同図(B)]。 続いて、上記A−SiN薄膜202上に、レーザーアニール
装置に依ってN2雰囲気中で上記A−SiN薄膜202の表面ア
ニールを行い、A−SiN薄膜202の表面層(〜1μmの深
さ)に結晶質Si3N4(C−Si3N4)203を形成した。[同
図(C)]。 この時レーザは、Ar−cwレーザー4880Å,スキヤン速
度2.5cm/sec,エネルギー10wで照射した。続いて、この
C−Si3N4層203の表面をO2雰囲気中で上記レーザーアニ
ール装置によって走査し、選択的にSiO2層204を形成し
た[同図(D)]。 以上の工程によって、C−Si3N4層が定間隔で露出し
た部分203Aを有し、他の部分がSiO2層204で覆われた基
体118が形成された。基体118の表面で露出したC−Si3N
4層203Aの領域は直径4μmで3μmの間隔であった。 さらに、この基体118を用いて実施例1と同様に第27
図に示される装置によって結晶質シリコンの堆積を行っ
た。 堆積条件は、実施例1の条件のうち、圧力を0.1Torr:
基板温度を270度と変えた以外は実施例1と同じ条件で
堆積を行った。 この基体118上に得られた結晶シリコン堆積膜205の断
面の模式図を第29図(F)に示す。 結晶粒界206はSiO2層204以外の、結晶基板201の露出
部203Aから等距離になるように結晶粒のサイズが決定さ
れていた。 さらに、得られた各試料を用いて、X線回析法及び電
子線回析法により堆積膜の結晶性の評価を行ったとこ
ろ、多結晶質シリコン膜である事が確認された、さらに
シユラー(Scherrar)法で求めた多結晶シリコンの粒径
は約20±0.5μmであった、結晶粒径のバラツキは基体
全体にわたってほとんどなかった。 又、走査型電子顕微鏡により試料の表面状態を観察し
たところ、平滑度は良好で波模様等が無く、膜厚ムラは
±4%以下であった。また得られた試料の多結晶Si堆積
膜の移動度をVan der Pauw法により測定した処、150(c
m/V・sec),5×10-6(S・cm-1)であった。 実施例3 実施例1と実施例2のサンプルNo.1,2の条件と同一条
件によって第31図に示す様な薄膜トランジスタ(以下TF
Tと略す)を作成した。前記の条件でSiNHのパターニン
グしたガラス(コーニング#7059)基体3001上に0.5μ
mの膜厚でSi半導体多結晶層3002を第30図の様に堆積し
た後上ゲートコプレーナーTET作成のプロセスを用いてT
FT作成した。 まず、グロー放電法によって、Pのドープされたオー
ミツクコンタクト層3103を形成するn+層(比抵抗δ1
Ω・cm)を1000Åを堆積した。その後フオトリングラフ
イにより活性層3102を残し、その後チヤンネル部分3106
をエツチングして上記コンタクト層3103を形成した。そ
のあとグロー放電法を用いてNH3とSiH4を分解して基体
温度200℃で膜厚3000Å、誘電率67、電気的耐圧3×106
V/cmVFBOVの絶縁層となるSi−N−H膜を堆積した。
その後ソース、ドレイン用のコンタクトオール3105を開
け、上部電極としてAlを真空蒸着によって5000Å堆積
し、フオトリソグラフイによって、ソース電極3107、ゲ
ート電極3109、ドレイン電極3108を成型した。ゲート巾
Wとゲート長Lはそれぞれ650μ,22μであった。ドレイ
ン電極を接地し、ソース電極,ゲート電極に電圧を変化
させながら加えた時の特性を測定した。ドレイン電流ID
−ドレイン電圧VD特性では、No.1,2両者とも良好な飽和
特性が得られていてゲート電圧10V、ドレイン電圧10Vで
7×10-4Aの高い電流が得られている。ゲート電圧VD
変化させてドレイン電流IDを測定した結果より得られた
TFT特性を表1に示す。 以上より得られた膜を使ったTFTは良好な特性をもつ
ことが判明した。 〔発明の効果〕 本発明の堆積膜形成法は、活性種(A)と活性種
(B)とを接触せしめるのみで堆積膜を生成することが
でき、外部からの反動励起エネルギーを特に必要としな
いという利点を有しており、そのため基体温度の低温化
を図ることも可能となるものである。又あらかじめ堆積
膜の結晶核となる材料乃至は結晶核が選択的に形成し得
る材料を基板表面上所望の位置に配置できる為、任意の
結晶質の堆積膜が形成できる。更に省エネルギー化を図
ると同時に膜品質の管理が容易で、大面積に亘って均一
な膜質及び特性を有する結晶質の堆積膜を得ることがで
きる。また更に、生産性,量産性に優れ、高品質で電気
的,光学的,半導体等の物理特性の優れた結晶質の膜を
簡単に得ることができる。
DETAILED DESCRIPTION OF THE INVENTION [Industrial applications]   The present invention relates to a method for forming a crystalline deposited film, and particularly to a deposition method.
Utilizing the difference in the nucleation density of the deposited material depending on the type of surface material
Deposition of single crystals or polycrystals with controlled grain size
The present invention relates to a method for forming a film.   The present invention relates to a semiconductor integrated circuit, an optical integrated circuit,
Circuits, electronic elements, optical elements, magnetic elements, piezoelectric elements, or
Crystallinity of single crystal and polycrystal used for surface acoustic devices
Applies to the formation of deposited films. [Prior art and its problems]   Conventionally, single crystals used for semiconductor electronic devices, optical devices, etc.
Thin films are grown epitaxially on single-crystal substrates.
Had been formed. For example, a silicon single crystal substrate (silicon wafer)
C) On top, Si, Ge, GaAs, etc. are deposited from liquid phase, gas phase or solid phase.
It is known that it grows by epitaxial growth.
Single crystals such as GaAs and GaAlAs are grown on the crystal substrate.
Is known to grow. Formed in this way
Semiconductor devices and integrated circuits,
Light emitting elements such as semiconductor lasers and LEDs are manufactured.   Recently, ultra-high-speed transistors using two-dimensional electron gas
Research and development of superlattice devices using quantum wells and quantum wells
However, what made these possible, for example, ultra-high vacuum
MBE (Molecular Beam Epitaxy) and MOCVD (Organic Metal
High-precision epitaxy technology such as chemical vapor deposition.   In such epitaxial growth on a single crystal substrate,
A lattice is placed between the monocrystalline material of the plate and the epitaxial growth layer.
It is necessary to match the constant with the coefficient of thermal expansion. For example
A Si single crystal thin film is formed on the edge single crystal substrate
Although it is possible to grow it epitaxially, the lattice constant of
Components of crystal lattice defects and sapphire at the interface due to misalignment
The diffusion of aluminum into the epitaxial layer is
This is a problem in application to child elements and circuits.   Thus, the conventional single crystal thin film grown by epitaxial growth
It is clear that the method of forming the film greatly depends on the substrate material.
You. Mathews et al. Discuss substrate materials and epitaxial growth layers.
Are examining the combination of (EPITAXIAL GROWTH.Academic Pr
ess, New York, 1975 ed.by J.W. Mathews).   The size of the substrate is currently about 6 inches for a Si wafer.
Therefore, the size increase of GaAs and sapphire substrates has been delayed.
You. In addition, single-crystal substrates have high manufacturing costs,
The cost per tip increases.   Thus, a high-quality device is manufactured by the conventional method.
To form a possible single crystal layer, the type of substrate material must be extremely
In a narrow range.   On the other hand, semiconductor elements are stacked in the normal direction of the
Research on three-dimensional integrated circuits that achieve integration and multifunctionality
Development has been active in recent years, and on inexpensive glass
Switches of solar cells and liquid crystal pixels in which elements are arranged in an array
Research and development of large-area semiconductor devices such as
It is becoming popular every year.   What is common to both of these is that semiconductor thin films can be made amorphous.
It is formed on an edge, and electronic elements such as transistors are formed there.
It is necessary to have the technology to produce. Among the,
Technology for forming high-quality single-crystal semiconductor on amorphous insulator
Is desired.   Generally, SiOTwoOf thin film on amorphous insulator substrate
The deposited film due to the lack of long-range order of the substrate material.
The crystal structure of is amorphous or polycrystalline. Amorphous film here
Means that the short-range order of the closest atom is preserved,
There is no longer-range order than this, and the polycrystalline film
Is a single crystal grain that does not have a specific crystal orientation and is isolated at the grain boundary.
It has been assembled and assembled.   For example, SiOTwoWhen Si is formed on top by CVD method,
If the deposition temperature is about 600 ° C or less, amorphous silicon
If the temperature is higher than this, the particle size will be in the range of hundreds to thousands Å
It becomes distributed polycrystalline silicon. However, polycrystalline silicon
Particle size and its distribution vary greatly depending on the forming method
You.   In addition, amorphous or polycrystalline films can be lasered or bar-shaped heaters.
By melting and solidifying with an energy beam such as
Therefore, a large number of particles with a large particle size on the order of microns or millimeters
Crystal thin film has been obtained (Single-Crystal silicon on n
on-single-crystal insulators, Journal of crystal
Growth vol, 63, No.3, October, 1983 edited by G.W.Cull
en).   The thin film of each crystal structure formed in this way is
Form a transistor and measure electron mobility from its characteristics
And 0.1 cm for amorphous siliconTwo/ V ・ sec, particle size of several hundred Å
1 to 10 cm for polycrystalline silicon withTwo/ V ・ sec, molten solid
Of polycrystalline silicon with large grain size
The same mobility as in the case is obtained.   From this result, it was found that the element formed in the single crystal region in the crystal grain
The element formed over the grain boundary
It can be seen that there is a great difference in the dynamic characteristics. That is,
The deposited film on the amorphous obtained by the method is amorphous or has a grain size.
A device with a polycrystalline structure with a distribution and created there
Has higher performance than devices fabricated in a single crystal layer.
It will be inferior. Because of that, as a simple application
Limited to switching elements, solar cells, photoelectric conversion elements, etc.
You.   In addition, a polycrystalline thin film with a large grain size is formed by melting and solidification.
Is to apply an amorphous or single-crystal thin film to each wafer.
Since it is scanned with a gee-beam, it takes a lot of time to increase the particle size.
It is said that mass production is poor and it is not suitable for large area.
Had problems.   Furthermore, in recent years, research on diamond thin film growth has become active.
It is getting better. Diamond thin films are especially useful as semiconductors.
With a wide gap of 5.5 eV, the conventional semiconductor material S
Operates at a higher temperature (up to 500 ℃) than i, Ge, GaAs, etc.
it can. The carrier mobility is that of Si for both electrons and holes.
Is higher than (the electron is 1800 cmTwo/ V ・ sec, hole is 1600cmTwo
/ V ・ sec) and thermal conductivity is also very high. Because of this, fever
Promising application to high power consumption type semiconductor devices
Have been.   However, conventionally, diamond has been
Epitaxial growth of diamond thin film on Mondo substrate
There is a report (N. Fujimoto, T. Imai and A. Doi Pr
o.of Int.Couf.IPAT), on substrates other than diamond substrates
Reports of successful growth of heteroepitaxyal
No.   In general, using excitation by microwave, CHFourof
Thermal filament and electron beam irradiation using hydrocarbon gas
Generates diamond nuclei, but in general nuclei
The formation density is low and it is difficult to form a continuous thin film. Parable
Even if it becomes a continuous thin film, it has a polycrystalline structure with a large grain size distribution.
Therefore, there is difficulty in application to semiconductor devices.   Also, as long as a diamond substrate is used, it is naturally expensive and
However, there is also a problem in increasing the area, which is not suitable for practical use.   As described above, the conventional crystal growth method and
As a result, three-dimensional integration and larger area are
It is not easy, and practical application to devices is difficult.
Required to produce devices with excellent properties
Single crystal and polycrystal etc.
Could not be formed at cost.   On the other hand, conventionally, a functional film, especially a crystalline semiconductor film, has been required.
Individually suitable components from the viewpoint of desired physical properties and applications
A membrane method is employed.   For example, if necessary, a hydrogen atom (H) or a halogen atom
Amorphous or multi-electrons whose unpaired electrons are compensated by a compensating agent such as
Crystalline non-single crystal silicon [hereinafter referred to as "NON-Si (H, X)"
Abbreviations, especially when showing amorphous silicon
"A-Si (H, X)", when indicating polycrystalline silicon
Described as "poly-Si (H, X)". ] Silicon-based deposition of films
Membrane [In addition, microcrystalline silicon is commonly called A-Si (H, X)
It goes without saying that it is in the range. ] To form
Is a vacuum deposition method, plasma CVD method, thermal CVD method, thermal CVD method,
Reaction sputtering method, ion plating method, optical CV
The D method and the like have been tried, and the plasma CVD method is generally used.
Where it is optimally used and is being commercialized
It is.   However, the conventional generalized plasma CVD method
The reaction process in the formation of a silicon-based deposited film by
It is considerably more complicated than the conventional CVD method, and its reactor
There are many unknown points. Also, the formation parameter of the deposited film
Data, for example, the temperature of the substrate, the ratio of the flow rate of the introduced gas,
Pressure, high frequency power, electrode structure, reaction vessel structure, exhaust
Speed, plasma generation method, etc.
Due to the combination of
It becomes stable and has a significant adverse effect on the formed deposited film.
I often gave it. In addition, the device-specific
Parameters must be selected for each device,
However, it is difficult to generalize the manufacturing conditions.
It was a shape.   In addition, crystalline silicon-based deposition in plasma CVD
When forming a film, the component on which the film forming substrate is disposed is formed.
In the membrane space, high power high frequency or microwave
Electrons generated by the
And many ion species damage the film during the film formation process.
However, it causes deterioration of film quality and non-uniformity of film quality.
Or Moreover, the conditions for crystallization of the deposited film are narrow,
Therefore, a polycrystalline deposited film with stable characteristics can be produced.
Is said to be difficult.   Incidentally, silicon, germanium, II-VI and III
For forming an epitaxial deposited film such as a -V semiconductor,
Gas phase epitaxy and liquid phase epitaxy can be broadly divided
Used (generally a strict definition of epitaxy)
A single crystal with its single crystal axis aligned with the crystal axis
Is to grow crystals, but here epitaxy is broader.
Interpretation of taxi, growth on single crystal substrate
It is not limited. ).   Liquid phase epitaxy is a metal solvent that has been dissolved into a liquid.
Dissolve the raw materials for semiconductors into supersaturated state at high temperature,
Precipitates semiconductor crystals on the substrate by cooling the solution
It is a way to make it. According to this method, the crystals can be variously etched.
Created in the state of thermal equilibrium closest to that of pitaxy technology
Therefore, although crystals with high integrity can be obtained, mass productivity is poor.
Thin and uniform epitaxy due to poor surface condition
For optical devices that require a
Problems such as affecting the yield and device characteristics of
It is rarely used because it can be said.   On the other hand, vapor-phase epitaxy uses vacuum evaporation,
Physical method such as the metallization method or hydrogen reduction method of metal chlorides
For chemical methods such as thermal decomposition of organic metals or metal hydrides
Is being tried more. Above all, it is a kind of vacuum deposition method
S-line epitaxy is a dry process under ultra-high vacuum.
Therefore, the crystal can be highly purified and grown at low temperature.
It is said that the concentration controllability is good and a relatively flat deposited film can be obtained.
However, the film deposition equipment is very expensive.
In addition, the surface defect density is high, and the molecular beam fingers
Effective control of tropism is untapped, and also large area
It is difficult to commercialize and mass production is not so good.
Due to many problems, it has not been commercialized yet.
No.   Hydrogen reduction method of metal chloride or organic metal or metal water
In general, the method of thermal decomposition of the nitride
This is called the dry CVD method or MO-CVD method.
For these, a film forming apparatus can be manufactured relatively easily,
Metal chlorides, metal hydrides and organometals used
Whether high-purity products are easily available
Nowadays, it has been widely studied and its application to various devices has been examined.
Is being debated.   However, in these methods, the substrate temperature is reduced
Heating to a temperature higher than the temperature at which reaction or thermal decomposition reaction occurs
Which limits the choice of substrate material and
If the decomposition of the raw material is insufficient,
Contamination due to impurities is easily caused, and doping control
It has disadvantages such as poor properties. And also of the deposited film
Depending on the application, large area, uniform film thickness, film quality
Satisfies uniformity sufficiently and reproducibility by high-speed film formation
There is a demand for mass production with
Mass production while maintaining practical characteristics satisfying demands
The technology that makes it possible has not yet been established.
is there. 〔Purpose〕   A main object of the present invention is to solve the above conventional problems.
An object of the present invention is to provide a method for forming a crystalline deposition film. The present invention
The other purpose of the
Grain boundaries are not limited by the plate material, structure, size, etc.
Good quality such as single crystal not containing Cu and polycrystal with grain boundary constraint
To provide a method for forming the crystals of.   Still another object of the present invention is to use a simple
To provide a method for efficiently forming the above crystal in a simple process.
And there.   Still another object of the present invention is to achieve energy saving.
Sometimes it is easy to control the quality of the film, and the desired characteristics can be obtained over a large area.
A method for forming a deposited film that can obtain a semiconductive crystalline deposited film is proposed.
To provide.   Still another object of the present invention is to achieve excellent productivity and mass
High quality and excellent physical properties such as electrical, optical and semiconductor
A deposited film that can easily and efficiently form a crystalline deposited film
It is to provide a forming method. [Means for solving the problem]   A method for forming a crystalline deposited film of the present invention that achieves the above object
Is Si due to the activation space (A)TwoF6Activated species
(A) and H due to the activation space (B)TwoActivated activity
Seed (B) and nuclide at a flow rate ratio of 10: 1 to 1:10 separately
Non-nucleated surface (SNDS) And a single nucleus
The non-nucleating surface (S
NDS) Nucleation density (NDS) Higher nucleation density (N
DL) Nucleation surface (S)NDL) And adjacent to
Chemically by introducing it into the film-forming space where the substrate having a free surface is arranged.
By reacting, the nucleation surface (SNDL)
To form a single nucleus in and to grow a single crystal from the nucleus
It is characterized by. [Action]   The method for forming a deposited film according to the present invention having the above-described structure includes forming a deposited film.
Plasma by applying discharge energy to the raw material gas
Instead of the conventional plasma-enhanced CVD method of forming a discharge, activated species
The deposited film can be formed without using plasma reaction.
One of the characteristics is that
No adverse effects due to etching or abnormal discharge during film formation
There is nothing to receive.   In addition, the method for forming a deposited film of the present invention uses silicon and halogen.
Of the deposited film obtained by decomposing the compound (SX) containing
Active Species (A) Containing Constituent Elements that Become Component Elements and Chemistry for Film Formation
Utilizing the reaction with active species (B) generated from substances,
Since the product does not need high temperature, the structure is not disturbed by heat.
No need for heating equipment and costs associated with its operation during production
Therefore, the cost of the device can be reduced. And resistant
A wide range of substrate materials that do not depend on thermal properties can be selected.   In addition, the method of forming a deposited film of the present invention uses the active species (A) and active species (A).
Of the substrate for forming the deposited film by the reaction with the sex species (B)
It is possible to increase the area regardless of shape and size, and at the same time,
Since the raw material is very small and the film formation space can be made small,
The rate can be dramatically improved.   In the deposited film forming method of the present invention, the nuclei for crystal growth are arbitrarily
The size of the crystal grain can be determined by arranging it on the substrate.
Deposit a crystalline deposited film with characteristics tailored to the desired area
Rukoto can.   Further, according to the deposited film forming method of the present invention having the above-described configuration,
At the same time as saving energy in forming deposited films
In addition, film quality is easy to control and uniform
It is possible to form a good crystalline deposited film with
You. In addition, it is excellent in productivity and mass productivity, high quality, electrical and optical.
Effective crystalline deposited film with excellent characteristics such as
Can be obtained efficiently. [Description of Embodiment Example]   In the present invention, the activation space (A) introduced into the film formation space
Is the active species (A) from the point of productivity and ease of handling?
, Its life is 0.1 seconds or more, more preferably 1 second or more,
Optimally, 10 seconds or more should be selected and used as desired.
Used to form the active species (A) component in the film formation space
The constituents of the deposited film are formed.
Also, the chemical substances for film formation are activated in the activation space (B).
Activated by being acted upon by energy and become active species (B)
Is introduced into the film formation space, and when the deposited film is formed, it is activated at the same time.
Structure of deposited film that is introduced and formed from activation space (A)
Chemically interacts with active species (A) containing constituent components
Works.   Containing silicon and halogen introduced into the activation space (A)
Examples of the compound include a chain or cyclic silane compound
In which some or all of the hydrogen atoms of are replaced with halogen atoms
A compound is used, and specifically, for example, SiuY2u + 2(U is
1 or more positive number, Y is a small number selected from F, Cl, Br and I
It is at least a kind of element. ) Chain halogenation
Silicon, SivY2V(V is a positive number greater than or equal to 3 and Y has the above meaning.
Have. ) Cyclic silicon halide, SiuHxYy
(U and Y have the above-mentioned meanings. X + y = 2u or 2u +
2. ) Chain or cyclic compounds represented by
Can be   Specifically, for example, SiFFour, (SiFTwo)Five, (SiFTwo)6,
(SiFTwo)Four, SiTwoF6, SiThreeF8, SiHFThree, SiHTwoFTwo, SiClFour, (S
iClTwo)Five, SiBrFour, (SiBrTwo)Five, SiTwoCl6, SiTwoBr6, SiHC
lThree, SiHThreeCl, SiHTwoClTwo, SiHBrThree, SiHiThree, SiTwoClThreeFThreeSuch as
Including those in a gas state or easily gasifiable
However, in the present invention, SiTwoF6Is used.   In order to generate the active species (A), the above silicon and ha
In addition to a compound containing a rogen, if necessary, silicon alone
And other silicon compounds, hydrogen, halogen compounds (eg FTwo
Gas, ClTwoGas, gasified BrTwo, ITwoEtc.)
be able to.   In the present invention, the active species (A) is added in the activation space (A).
As a method of generation, consider each condition and device and
Electric energy such as microwave, RF, low frequency, DC, heater
No heat energy or light energy due to heat, infrared heating, etc.
Which activation energy is used.   Generate active species (B) in the activation space (B)
As the chemical substance for the film formation, hydrogen gas and / or ha
Rogengas (eg FTwoGas, ClTwoGas, gasified BrTwo,
ITwoEtc. are preferably used, but in the present invention, HTwoUsed by
Can be In addition to these film-forming chemicals,
For example, using an inert gas such as helium, argon, or neon
Can be Uses multiple of these deposition chemicals
If it is present, mix it in advance with gas in the activation space (B).
Can be introduced in the state, or the film formation of these
Chemicals for use in gaseous form from individual sources
Alternatively, it can be introduced into the activation space (B), or
Introduce into each independent activation space and activate each individually
You can also do it.   In the present invention, the active species introduced into the film formation space
The ratio of the amounts of (A) and the active species (B) depends on the film forming conditions,
The type of active species, etc. can be appropriately determined according to the desire.
More preferably, 10: 1 to 1:10 (introduction flow rate ratio) is appropriate.
It is preferably 8: 2 to 4: 6.   In addition, the deposited film formed by the method of the present invention is
Alternatively, after the film formation, the impurity element in the so-called semiconductor field
It is possible to As an impurity element to use
Is an element of Group IIIA of the periodic table as a p-type impurity, eg
For example, B, Al, Ga, In, Tl and the like are mentioned as preferable ones, and n
As a type impurity, an element of Group V A of the periodic table such as P,
As, Sb, Bi and the like are mentioned as preferable ones, but especially B, G
a, P, Sb, etc. are optimal. Amount of impurities to be doped
Is determined according to the desired electrical and optical characteristics.
It is.   Substances containing such impurity elements as components (impurity introduction
As a substance to be used, it is in a gas state at normal temperature and pressure, so
Is a gas at least under activation conditions,
It is preferable to select a compound that can be easily vaporized by an ionization device.
New PH as such a compoundThree, PTwoHFour, PFThree, PFFive, P
ClThree, AsHThree, AsFThree, AsFFive, AsClThree, SbHThree, SbFFive, SiHThree, BF
Three, BClThree, BBrThree, BTwoH6, BFourHTen, BFiveH9, BFiveH11, B6HTen, B6
H12, AlClThreeEtc. can be mentioned. Contains impurity elements
The compounds may be used alone or in combination of two or more.   Compounds containing impurity elements as components are
It does not matter if it is introduced into the deposition space, or in advance.
Activation space (A) or activation space (B), or the third
Activated in the activation space (C) and then introduced into the film formation space
It can also be grown at the time of polycrystal growth containing Si or Si.
There is a plane orientation dependence of velocity. This is the film deposition method or
Depending on the case, (110)> (111) in the method of the present invention
> (100) is clear by the present inventor
I was killed. Under these conditions, the deposition film formation conditions should be selected appropriately.
By doing so, stronger orientation, ie (110) >> (111)
≫ The condition of (100) can be realized. The present invention
In particular, a part for promoting nucleation is provided on the substrate.
As a result, the orientation is stronger and the growth rate is faster.
Is possible. Then, only the (110) plane is distributed.
It is possible to form a polycrystalline film with a large grain size.
Select the size, shape, spacing, material, etc. of the nucleus
By doing so, it is possible to grow a single crystal.   In the method of the present invention, a desired crystalline deposited film is selected.
Crystal nuclei are selectively formed beforehand
Materials that can be formed must be arranged on the surface of the substrate in a desired manner.
It is necessary.   Crystal morphology nuclei depending on the type of crystallization surface forming material
Utilize the difference in density to form a nucleus in a desired pattern on the substrate
Selectively desired by arranging the surfaces in discrete positions
It is possible to form a crystalline deposited film of   For example, select a silicon single crystal by covering it with a silicon oxide film.
Alternatively, an underlying silicon single crystal is exposed, or
SiO with small crystal growthTwoThin silicon nitride on the substrate
A membrane in which a minute area is selectively arranged is used. Sa
In addition, as described above, instead of this silicon crystal, silicon
Different types of crystals can be used as nuclei, but these
The following conditions are required for the crystalline material. 1. The lattice constant of the crystalline material on the substrate surface is the same as the lattice constant of the deposited film.
Match or very close. 2. The coefficient of thermal expansion of the crystalline material on the substrate surface and the deposited film are the same
Or very close.   Therefore, a suitable substrate surface for obtaining a crystalline Si deposition film
GaFTwo, ZnS, Yb, MnThreeGa, NaCo
FThree, NiThreeSn, FeThreeC, NiTex (x <0.7), CoMnOThree, NiMnOThree,
MaZnThree, CuCl, AlP, Si and the like.   Furthermore, even if the above two conditions are substantially deviated,
Crystalline deposition film by more appropriate selection of deposition conditions
It is also possible to use the above-described material
However, the present invention is not limited to this.   For example, the groups used to obtain Si crystals in the present invention
As the body, for example, SiOTwoSi on filmThreeNFourDiscretely
Tata or SiThreeNFourSiO on the filmTwoCover with, partly base S
iThreeNFourIs used.   This is because the silicon crystal nucleus is SiThreeNFourEasy to form on top, SiOTwo
The deposited film of the present invention, which utilizes the properties that are difficult to generate above
In the formation method, it is a material having difficulty in forming nucleation.
Can be used irrespective of whether it is amorphous or crystalline.
You.   Substrate temperature during film formation (TS) Indicates the type of deposited film to be formed and
It is set as appropriate depending on the type of substrate used.   Next, in order to better understand the present invention, metal and semiconductor
A general thin film forming process will be described.   The type of material different from the atom from which the deposition surface is flying, especially amorphous
If the material is a porous material, the flying atoms freely spread over the substrate surface.
Disperse or re-evaporate (desorb). And the collision of atoms
, A nucleus is formed and its free energy G is maximized
Size rc (= -2σ) of such a nucleus (critical nucleus)0/ gv)
Then, G decreases and the nucleus continues to grow stably three-dimensionally.
And it becomes an island. A nucleus larger than rc is called a "stable nucleus"
In the basic explanation of the present invention after the call, anything is refused
"Nucleus" without "and" means this "stable nucleus"
Shall be.   In addition, those with small r in “stable nuclei” are called “initial nuclei”.
Call. Free energy G caused by nucleation
Is G = 4πf (θ) (σ0rTwo+1/3 ・ gv ・ rThree) f (θ) = 1/4 (2-3 cos θ + cosTwoθ) Where r is the radius of curvature of the nucleus         θ: Contact angle of nucleus         gv: Free energy per unit deposition         δ0: Surface energy between nucleus and vacuum It is expressed as FIG. 1 shows how G changes. In the figure
Where the radius of curvature of the stable nucleus when G is the maximum value is rc
It is.   In this way, the nucleus grows into an island, and further grows into an island
Communicating with each other progresses, and in some cases coalescence occurs,
Finally, a continuous film is formed through the eye-like structure to completely cover the substrate surface.
cover. Through such a process, a thin film is deposited on the substrate.   In the deposition process as described above, the unit surface of the substrate surface
Density of nuclei formed per product, size of nuclei, nucleation rate
Is determined by the state of the system of deposition, especially the incoming atoms and the substrate surface.
Interaction with surface material is an important factor. Also sediment
Anisotropy of the interfacial energy of the interface between the material and the substrate with respect to the crystal plane
Depending on the position, a certain crystal orientation grows parallel to the substrate
However, if the substrate is amorphous,
The azimuth is not constant. For this reason, nuclear or island comrades
Grain boundaries are formed by collisions, especially over a certain size
In the event of a collision between two islands, when coalescence occurs, the grain boundaries remain
It is formed. The formed grain boundaries are difficult to move in the solid phase
For that, the particle size is determined at that point.   Next, selective deposition to selectively form a deposited film on the deposition surface
The law is described. The selective deposition method is the surface energy
Thin film formation process such as adhesion coefficient, desorption coefficient, surface diffusion rate, etc.
Using the difference between the materials of the factors that affect nucleation in
In this method, a thin film is selectively formed on a substrate.   2 (A) and 2 (B) are explanatory views of the selective deposition method.
You. First, as shown in FIG.
And a thin film 2 made of a material having the above-described factors different from each other in a desired portion.
To achieve. And, depending on the appropriate deposition conditions,
When a thin film composed of thin films is deposited, the thin film 3 is formed only on the thin film 2.
Cause a phenomenon that the substrate does not grow on the substrate 1
be able to. By utilizing this phenomenon,
Can grow the thin film 3 formed into
Lithography process using a resist such as
Become.   Materials that can be deposited by such a selective formation method
For example, as the substrate 1, SiOTwoSi, GaA as the thin film 2
s, silicon nitride, and Si, W, G as the thin film 3 to be deposited
aAs, InP, etc.   FIG.TwoBetween the silicon deposition surface and the silicon nitride deposition surface
It is a graph which shows a time-dependent change of nucleation density (ND).   As the graph shows, shortly after the start of deposition, SiOTwo
Nucleation density (ND) above is 10Threecm-2Less than 20 minutes
Even after that the value hardly changes.   In contrast, silicon nitride (SiThreeNFour) Above, about 4 × 1
0Fivecm-2At once, then does not change for about 10 minutes,
After that, it increases rapidly. In this measurement example, Si
ClFourH gasTwoDiluted with gas, pressure 175 Torr, temperature 1000 ℃
The figure shows a case where deposition is performed by the CVD method under the conditions.   Such a phenomenon is caused by SiOTwoSurface of silicon and silicon nitride
In adsorption coefficient, desorption coefficient, surface diffusion coefficient, etc.
Is large, but the Si atoms themselvesTwoBut anti
In response, silicon monoxide with a high vapor pressure is generated,
OTwoIt is etched by itself, while on Silicon Nitride this
Selective deposition also means that no such etching phenomenon occurs.
(T.Yonehar
a, S.Yoshioka, S.Miyazawa Journal of Applied physics
 53,6839,1982).   Thus, SiO as the material of the deposition surfaceTwoAnd Silco nitride
If you select silicon and silicon as the deposition material,
Large enough nucleation density difference (ΔND) as shown in the graph
Can be obtained. Here, the material of the deposition surface is
T SiOTwoIs desirable, but not limited to this, SiOx (0 <x <2)
However, a sufficiently practical nucleation density difference (ΔND) can be obtained.
Can be.   Of course, it is not limited to these materials,
The difference in density (ΔND) is the nuclear density as shown in the same graph.
TenThreeMore than double is sufficient, a material as exemplified later
Depending on the material, sufficient selective formation of deposited film can be performed.
You.   Another method for obtaining this nucleation density difference (ΔND) is Si
OTwoSurface is locally ion-implanted with Si, N, etc.
You may form the area | region which has etc.   The present invention is based on such a nucleation density difference (ΔND),
Selective deposition is used, and the material on the deposition surface
Deposition surface made of dissimilar material with sufficiently high nucleation density
To form fine enough to grow only one nucleus
Therefore, a single bond is formed only at the place where the fine different material exists.
The crystal is selectively grown.   The selective growth of the single crystal depends on the electronic shape of the deposition surface.
State, especially the state of the dangling bond
For materials with low nucleation density (eg SiO 2Two) Is Bar
The material does not have to be
It may be formed only to form the above-mentioned deposition surface.   Hereinafter, the present invention will be described in detail with reference to the drawings.   4 (A) to 4 (D) show how to form a crystal according to the present invention.
FIG. 5 is a formation process diagram showing a first embodiment example of the method, and FIG.
(A) and (B) are shown in FIGS. 4 (A) and (D).
FIG.   First, as shown in FIGS. 4 (A) and 5 (A),
A low nucleation density enabling selective nucleation on the substrate 4
Thin film 5 [Nucleated surface (SNDS)] Forming a nucleus on it
A material different from the material forming the thin film 5 having a small formation density
Thinly deposited and patterned by lithography etc.
The nucleation surface (SNDL) (Or "Se
6) is formed sufficiently fine. However, the size of the substrate 4
Any size, crystal structure and composition can be used
A substrate on which functional elements made by conductor technology are formed,
Is also good. In addition, the nucleation surface (SNDL6)
Is formed by ion-implanting Si or N into the thin film 5 as described above.
Includes altered regions having excess Si, N, etc. formed
And   Next, by selecting appropriate deposition conditions by the FOCVD method,
To form a crystalline deposition film. That is, first, the nucleation surface
(SNDLAnd (6) only a single core of thin film material is formed. Nuclear
Forming surface (SNDL) The size of 6 depends on the type of material.
However, it may be a few microns or less. Furthermore, the nucleus is a single crystal structure.
It grows while maintaining its structure, and has an island shape as shown in FIG. 4 (B).
Becomes single crystal grains 7. Island-shaped single crystal grains 7 are formed.
As described above, the nucleation on the thin film 5 does not occur at all.
It is desirable to decide the conditions so that it does not happen
You.   The island-shaped single crystal grains 7 form nuclei while maintaining the single crystal structure.
Surface (SNDL) 6 and grow further (later alovergr
owth), covering the entire thin film 5 as shown in FIG.
Can be done. (Single crystal 7A).   Then, if necessary, simply etching or polishing
The crystal 7A is flattened and shown in FIGS. 4 (D) and 5 (B).
Thus, the single crystal layer 8 capable of forming a desired element is
It is formed on the thin film 5.   In this way, the non-nucleating surface (SNDSThe thin film 5 forming
Since it is formed on the plate 4, the substrate 4 that serves as a support is optional.
Any material can be used. In this case
Functional elements etc. are formed on the substrate 4 by ordinary semiconductor technology.
A single crystal layer 8 can be easily formed on it
You can do it.   In the above embodiment, the non-nucleation surface (SNDS) A thin film
5, but of course, as shown in FIG.
Of low nucleation density (ND) material that enables
The nucleation surface (SNDL) As desired
The single crystal layer may be formed at an arbitrary position and formed in a similar manner.   6 (A) to 6 (D) show a second embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown. As shown in the figure, select
From materials with low nucleation density (ND) that enable nucleation
On the substrate 9 made of a material having a high nucleation density (ND).
Nucleation surface (SNDL) 6 is made sufficiently small,
The single crystal layer 8 can be formed in the same manner as in one embodiment.
it can.   7 (A) to 7 (D) show how to form a crystal according to the present invention.
FIG. 8 is a forming process diagram showing a third embodiment example of the method, and FIG.
(A) and (B) correspond to FIGS. 7 (A) and (D).
FIG.   As shown in FIGS. 7 (A) and 8 (A),
Nuclei are formed on a porous insulator substrate 11 at a distance l.
The nucleation surface (SNDL) 12
-1, 12-2 are arranged sufficiently small. This distance l is
For example, it is necessary to form a semiconductor device or a group of devices.
Set to be equal to or larger than the size of the single crystal region
It is.   Next, by selecting appropriate crystal formation conditions,
Nucleation surface (SNDL) Nuclei of crystal forming material only in 12-1 and 12-2
Only one is formed. That is, the nucleation surfaces 12-1 and 12-2 are simply
The size (surface) is fine enough to form only one nucleus.
Product). Nucleation surface (SNDL) 12-1,12
The size of -2 depends on the type of material,
Ron or less. Furthermore, the nucleus must not maintain a single crystal structure.
As shown in FIG. 7 (B), island-like single crystal grains
It becomes 13-1, 13-2. Island-shaped single crystal grains 13-1, 13-2
In order to be formed, as already mentioned, on the substrate 11
Nucleation surface (SNDLNo nucleation occurs on surfaces other than
It is desirable to determine the conditions so that   The connection of the island-like single crystal grains 13-1 and 13-2 in the normal direction of the substrate 11
The crystal orientation is determined by the interface between the material of the substrate 11 and the material forming the nucleus.
It is fixed to minimize the energy. Because
Surface or interface energy is illegal depending on the crystal plane
This is because However, as already mentioned
In the amorphous substrate, the crystal orientation in the substrate plane is determined.
Absent.   The island-like single crystal grains 13-1 and 13-2 grow further and
Crystals 13A-1 and 13A-2 become adjacent, as shown in Fig. 7 (C).
Single crystals 13A-1 and 13A-2 contact each other, but
The nucleation surface (SNDL) 12
A grain boundary 14 is formed at an intermediate position between -1 and 12-2.   Subsequently, the single crystals 13A-1 and 13A-2 grow three-dimensionally.
However, the crystal plane with a slow growth rate appears as a facet.
You. Therefore, single crystal 13A by etching or polishing
The surface of -1,13A-2 is flattened, and the grain boundary 14
Is removed, as shown in FIGS. 7 (D) and 8 (B).
A single-crystal thin film 15-1, 15-2, 15 without grain boundaries
Formed. The size of this single crystal thin film 15-1, 15-2, 15
Is the nucleation surface (SNDL) By 12 intervals l
Is determined. That is, the nucleation surface (SNDL) 12 forming pa
Control the position of grain boundaries by appropriately setting turns
A single crystal of a desired size in a desired arrangement.
Can be formed.   9 (A) to 9 (D) show a fourth embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown. As shown in FIG.
Selective nucleation can be performed on the desired substrate 4 as in the embodiment.
Thin film made of material with low nucleation density (ND)
Non-nucleation surface (SNDS) 5 is formed, and on it the nucleus in problem l
Nucleation surface (S
NDL) 12 is formed, and a single film is formed in the same manner as in the third embodiment.
Crystals 15 can be formed.   10 (A) to 10 (C) show how to form a crystal according to the present invention.
FIG. 11 is a forming process diagram showing a fifth embodiment example of the method, and FIG.
(A) and (B) correspond to FIGS. 10 (A) and (C).
It is a perspective view of a substrate.   First, as shown in FIGS. 10 (A) and 11 (A),
The amorphous insulator substrate 11 has a recess 16 of a desired size and shape.
Are sufficiently small that only a single nucleus can be formed therein.
Small size nucleation surface (SNDL) Forming 12.   Subsequently, as shown in FIG. 10 (B), the first embodiment example
In the same manner as described above, island-like single crystal grains 13 are grown.   Then, as shown in FIG. 10 (C) and FIG. 11 (B).
Then, the single crystal grains 13 are grown until they fill the concave portions 16, and the single crystal
The layer 17 is formed.   In this embodiment, the single crystal grains 13 grow in the concave portions 16.
In addition, the steps of flattening and removing the grain boundary portion are not required.   FIGS. 12A to 12C show a sixth embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown. As shown in FIG.
It is possible to form selective nuclei on any substrate 4 similar to the embodiment.
Thin film made of material with low nucleation density (ND)
Non-nucleation surface (SNDSA) form the desired size there
And a concave portion 16 having the same shape. And in it is non-nuclear
Forming surface (SNDS) Is a heterogeneous material.
Nucleation surface made of material with high nucleation density (ND)
(SNDL) 12 is formed minutely and is similar to the fifth embodiment.
To form a single crystal layer 17.   13 (A) to 13 (C) show a seventh embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown. Form a recess in the desired substrate 19
Nucleation density sufficient to allow selective nucleation
Non-nucleated surface in the form of a thin film made of a material with a small (ND)
(SNDS20) to form a single crystal in the same manner as in the above example.
Layer 17 can be formed.   FIG. 14 is manufactured using the first embodiment example of the present invention.
Schematic diagram showing an example of a semiconductor electronic device having a multilayered structure
FIG.   In the figure, a semiconductor substrate 1401 of Si or GaAs has
Transistor 1402 and other
A semiconductor element or an optical element is formed, and a CVD method or
By the sputter method, for example, the non-nucleation surface (SNDS) 1404
Having SiOTwoA layer 1403 is formed. And already mentioned
As described above, the area is small enough that only a single nucleus can be formed.
Nucleation surface (SNDLExample) Thin film 1406 with 1405
Ba SiThreeNFourAnd the nucleation surface (SNDL) Single crystal from 1405
Is grown to form a Si single crystal layer 1407.   Subsequently, the transistor 1408 and the other half are added to the single crystal layer 1407.
Form conductor element or optical element, SiOTwoSubstrate through layer 1403
The elements formed on 1401 and Si single crystal layer 1047, respectively, are electrically
Connect to Thus, for example, the first layer (substrate 1401)
Transistor of transistor 1402 and second layer (single crystal layer 1404)
Each of the transistors 1408 and 1408 is formed as a MOS transistor.
If you connect them to form CMOS, CM without any interaction
OS can be manufactured. In addition, the same technology as above
Therefore, the light emitting element and its driving circuit are integrally formed.
It is also possible to achieve high integration.   Further, by repeating this embodiment, SiO 2TwoAcross layer 1403
The single crystal layer 1407 can be formed in any number of layers, and can be easily and
A layered semiconductor electronic device can be formed.   FIGS. 15A to 15D show an eighth embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown.   FIGS. 7A to 7C are the same as FIGS. 7A to 7C.
It is. That is, a plurality of nucleation surfaces 12
(2 in the figure) and overgrowth on the nucleation surface 12
A single crystal grain 13 is formed. This single crystal grain 13 is further grown.
Nucleation surface by forming single crystal 13A
(SNDL) A grain boundary 14 is formed almost at the center of 12, and a single crystal 13A
By flattening the surface of the particles, the particles as shown in FIG.
A polycrystalline layer 21 having a diameter substantially equal to 1 can be obtained.   The grain size of this polycrystalline layer 21 is determined by the nucleation surface (SNDL) 12 intervals l
Control of the polycrystalline particle size
Become. Conventionally, the grain size of the polycrystal is determined by the forming method, forming temperature, etc.
Polycrystals that vary with multiple factors and have a large grain size
When creating a particle, it has a particle size distribution with a width
According to the present invention, the distance l between the nucleation surfaces 12 is
The particle size and the particle size distribution are determined with good controllability.   Of course, as shown in FIG.
Non-nucleation surface with small degree (ND) (SNDS) 5 and nucleation density
(ND) Large nucleation surface (SNDL) Forming 12-1,12-2
Thus, the polycrystalline layer 21 may be formed. In this case,
As described in the above, there is no restriction on the substrate material, structure, etc.
Therefore, the polycrystalline layer 21 can be formed with a limited grain size and grain size distribution.
Can be.   Next, the single crystal layer or the multiple bonding in each of the above embodiments is described.
The specific method of forming the crystal layer is shown in FIG.
More specifically, the example of the eighth embodiment shown in FIG.
This will be described in more detail.   Thermal oxidation of a Si single crystal wafer to form SiO on the surfaceTwoForm a layer
The surface is non-nucleated (SNDS) Substrate 11.
Of course, a quartz substrate, which is a material with a low nucleation density (ND),
It may be used as the substrate 11, or may be a metal, a semiconductor, a magnetic material,
A spatter is placed on the surface of any underlying substrate such as a piezoelectric or insulator.
SiO using the CVD method, CVD method, vacuum evaporation method, etc.TwoNucleation by forming layers
Surface (SNDS) May be provided. Also, non-nucleated surface
(SNDS) Is formed of SiOTwoIs preferable, but Si
The value of X is changed as Ox (0 <x <1).
You may.   SiO thus formedTwoSi of the substrate 11 having a layer on the surface
OTwoA silicon nitride layer (eg,
Ba SiThreeNFour) Layer or polycrystalline silicon layer, and then
Conventional lithographic techniques or X-ray, electron beam or ion
Silicon nitride layer or multi-layer
Pattern the crystalline silicon layer, preferably 10μ or less
Below, more preferably less than a few microns, optimally less than 1 μm
Nucleation surface (SNDLTo form 12)
You.   Subsequently, for example, an appropriate gas is selected from the gas types described above.
The FOCVD method is used to select, for example, S on the substrate 11.
Selectively grow i single crystal. Substrate temperature and pressure at that time
The force etc. is appropriately determined as desired, but as the substrate temperature
Is preferably 100 to 600 ° C.   After several tens of minutes, the SiOTwoA silicon nitride layer on the layer or
Nucleation surface consisting of polycrystalline silicon layer (SNDSMainly on 12)
And select the optimal growth conditions to obtain single crystal Si grains 13
Grow to a size of several tens μm or more.   Then Si and SiOTwoUtilizing the difference in etching speed between
By reactive ion etching (RIE), only Si
Selective etching to flatten the surface of single crystal 13A
As a result, a polycrystalline silicon layer 21 having a controlled grain size is formed.
(FIG. 15D). Further removing the grain boundary part
A single-crystal silicon layer 15 is formed (FIG. 7 (D)). What
If the surface of the single crystal grain 13 has large irregularities,
Etching may be performed after polishing.   Grain boundaries with a size of several tens μm or more formed in this way
Normal semiconductor device fabrication on the single crystal silicon layer 15
When field effect transistors are formed using
Shows characteristics comparable to those formed on crystalline silicon wafers
You.   The adjacent single crystal silicon layers 15 are made of SiO.TwoElectricity of etc.
If they are electrically separated by a static insulator, the complementary electric field
Even if the effect transistor (C-MOS) is configured,
It is possible to prevent communication. Also, the activity of the element to be formed
Since the layer thickness is thinner than with Si wafers,
There is no malfunction due to electric charges generated when the rays are irradiated.
Become. Furthermore, because the parasitic capacitance is reduced, the device speed is increased.
Can be achieved. Also, since any substrate can be used, Si wafer
A single crystal layer with a low cost can be used on a large-sized substrate, rather than using
Can be formed of In addition, other semiconductors, piezoelectric
To form a single-crystal layer on a substrate such as a body or dielectric
Furthermore, a multifunctional three-dimensional integrated circuit can be realized.   Thus, the present invention exhibits a number of excellent effects. (Composition of silicon nitride)   The non-nucleation surface (SNDS) Forming material
(MS) And nucleation surface (SNDL) Forming material (ML) And enough nuclear
To obtain the formation density difference (ΔND), use polycrystalline silicon or SiO.Two
Nucleation surface (SNDS) Forming material is SiThreeNFourLimited to
The chemical composition of silicon nitride is not specified.
You may use what changed the ratio.   To change the chemical composition ratio of silicon nitride, for example,
Do as follows.   SiH in RF plasmaFourGas and NHThreeDecomposed with gas and low temperature
The plasma CVD method of forming a silicon nitride film withFour
Gas and NHThreeBy changing the flow ratio with the gas,
The composition ratio of Si and N in the silicon nitride film
be able to.   Figure 16 shows the SiHFourAnd NHThreeFlow rate ratio and formed silicon nitride
An example of the relationship between the composition ratio of Si and N in the copper film was shown.
It is a graph.   The deposition conditions at this time were as follows: RF output 175 W, substrate temperature 380 ° C
Yes, SiHFourThe gas flow rate is fixed at 300 cc / min and NHThreeGas flow
The amount was varied. As shown in the graph, NHThree/ SiHFourMoth
When changing the flow rate ratio from 4 to 10
The Si / N ratio varies from 1.1 to 1.58 by Auger electron spectroscopy.
Revealed by law.   In addition, SiHTwoClTwoGas and NHThreeIntroduce gas
Formed at a temperature of about 800 ° C under a reduced pressure of 0.3 Torr.
The composition of the silicon nitride film is almost stoichiometric.ThreeNFour(S
i / N = 0.75).   Also, Si is converted to ammonia or NTwoHeat treatment at about 1200 ℃
Nitride film formed by processing (thermal nitridation method)
Is further developed because the formation method is performed under thermal equilibrium.
A composition close to the stoichiometric ratio can be obtained.   As described above, silicon nitride formed by various methods
Nucleation density is SiOTwoHigher nucleation surface (SNDL) With forming material
Nucleation of silicon nitride
Surface (SNDL) When grown on, the chemical composition of silicon nitride
Based on the difference in nucleation density (ΔND) depending on the ratio, the Si single crystal
It is formed.   Figure 17 shows the relationship between the Si / N composition ratio and the nucleation density (ND).
This is a graph. As shown in the graph, silicon nitride
By changing the chemical composition ratio of the film, it is formed on it.
The nucleation density of the Si single crystal nuclei is drastically changed. Fig. 17
The nucleation conditions in the graph are SiClFourGas reduced to 175 Torr
Press and hold at 1000 ℃ for HTwoReacts with to generate Si single crystal nuclei
Is the case. Of course, nucleation conditions such as gas species, pressure, temperature
It goes without saying that different graphs can be obtained by changing the degree, etc.
not.   Thus, the nucleation density depends on the chemical composition ratio of silicon nitride.
The change in degree is sufficient to grow a single nucleus.
Finely formed nucleation surface (SNDL)
When silicon nitride is used, the nucleation surface (SNDL)of
Affects size (area). That is, the nucleation density
When using silicon nitride with a composition with a large (ND)
Has a nucleation surface (SNDL) Is the nucleation density (ND)
Much finer than relatively small silicon nitride
Nucleation surface (SNDLSingle on
Only nuclei can be formed.   Such a point is the nucleation surface (SNDL) To other materials forming
However, the same tendency can be applied.   Therefore, in the present invention, the purpose is effectively achieved.
Nucleation density (ND) to form a single nucleus
Nucleation surface (SNDL)of
It is desirable to appropriately select the size and the size as desired.
For example ~ 10Fivecm-2Nucleation line to obtain the nucleation density (ND) of
In some cases, the nucleation surface (SNDL) Size
If it is about 4 μm or less, only a single nucleus is selectively formed.
can do.   In that case, the Si / N composition ratio is about 0.5. (Nucleation surface by ion implantation (SNDL) Formation)   Nucleation density difference (ΔND) when forming Si single crystal nuclei
Another way to do this is to use non-nucleation with low nucleation density.
Surface (SNDSSiO)TwoLocal to the surface of the layer
Into Si, N, P, B, F, Ar, He, C, As, Ga, Ge, etc.
TwoAn altered area of a desired size is formed on the layer surface,
Nucleation area (S) with large nucleation density (ND)NDL)
You can also.   For example, SiOTwoCover the layer surface with a photoresist layer and
Exposure, phenomenon, dissolution ofTwoPartial layer surface
Express.   Then, SiFFourUsing gas as source gas, Si ion
Is 1 × 10 at 10 keV16~ 1 × 1018cm-2Exposed at a density of
SiOTwoDrive into the layer surface.   In this case, the projection range is 114 ° and SiOTwoLayer exposed surface
Then the Si concentration is ~ 10twenty twocm-3Reach SiOTwoLayers are originally non
Since it is crystalline, Si ions were implanted to make it excessive.
The quality region is also amorphous.   In addition, in order to form the altered region, a resist is used as a mask.
Although ion implantation can be performed by
Squeezed without using a resist mask
Si ion beam to SiOTwoWithin desired area at desired position on layer surface
May be selectively injected.   After performing the Si ion implantation in this manner, the remaining resist is removed.
By peeling, SiOTwoAltered regions with excessive Si on the layer surface
It is formed at a desired position in a desired size. Such alteration
SiO with region formedTwoSi single crystal on the altered area on the layer surface
Is vapor-phase grown.   Fig. 18 shows the relationship between the implantation amount of Si ions and the nucleation density (ND).
It is a graph which shows a relationship.   As shown in the graph, Si+The higher the injection volume, the more nucleation
It can be seen that the density (ND) increases.   Therefore, it is necessary to form this altered region sufficiently fine.
In this alteration region, the nucleation surface (SNDLA) single as
Only nuclei can be grown, and single crystals
Can grow.   Note that the altered region is sufficient to allow only a single nucleus to grow.
Fine patterning requires patterning of resist and collecting
Achieved easily by focusing the beam of the bundled ion beam
Is done.   19 (A) to 19 (D) show how to form a crystal according to the present invention.
FIG. 20 is a forming process chart showing a ninth embodiment example of the method, and FIG.
(A) and (B) correspond to FIG. 19 (A) and (D).
It is a corresponding perspective view.   First, as shown in FIG. 19 (A) and FIG. 20 (A)
Next, a nucleation density enabling selective nucleation is formed on the underlying substrate 4.
Thin film 6 (or called “Seed”) with a high degree [Nucleation surface
(SNDL) Forming 6A], and nucleation density on it
A material different from the material forming the thin film 6 having a large thickness
And patterning by lithography
Made of dissimilar materials and non-nucleated surface (SNDS) Thin to form 5A
The film 5 is placed on the nucleation surface (SNDL) Make sure that 6A is fine enough
Formed. However, the size, crystal structure,
And composition may be arbitrary, and may be formed by ordinary semiconductor technology.
The substrate on which the created functional element is formed may be used. Ma
Nucleation surface (SNDL6) SiOTwoThin film 5
The thin film 6 underneath is made of polycrystalline silicon or SiOTwoFormed and exposed
Excess Si formed by ion implantation of Si, N, etc. into part 6A
Alternatively, it may be formed as an altered region having N or N.   Next, nucleation by selecting appropriate deposition conditions
Surface (SNDL) A single nucleus of crystal forming material is formed only in 6A
You. That is, the nucleation surface (SNDL6A has only a single nucleus
It must be formed fine enough to be formed. Karyotype
Surface (SNDL6) The size of 6A depends on the type of material
May be several microns or less. The nucleus has a single crystal structure
And grow in an island shape as shown in FIG. 19 (B).
Single crystal grains 7 are obtained. Because island-like single crystal grains 7 are formed
As described above, nucleation does not occur at all on the thin film 5A.
It is desirable to determine the conditions so that they do not
You.   The island-shaped single crystal grains 7 have a nucleation surface while maintaining a single crystal structure.
(SNDL) Growing further around 6A (lateral over gro
wth), the entire surface of the thin film 5 is covered as shown in FIG.
Can be obtained (single crystal 7A).   Then, if necessary, simply etching or polishing
The crystal 7A was flattened, as shown in FIGS. 19 (D) and 20 (B).
As shown, a single crystal that can form the desired element
Layer 8 is formed on thin film 5.   Thus, the nucleation surface (SNDL) The thin film 6 forming 6A is based
Since it is formed on the plate 4, the substrate 4 serving as a support is
Any material can be used. In such cases
Function elements etc. are formed on the substrate 4 by ordinary semiconductor technology.
Even if it is formed, the single crystal layer 8 is easily formed thereon.
Can be formed.   In the above embodiment, the nucleation surface (SNDL) 6A thin
It was formed of the film 6, but of course, as shown in FIG.
Consisting of high nucleation density (ND) material
Using the substrate as it is, the non-nucleation surface (SNDS)
And the single crystal layer may be formed in the same manner.
No.   The twenty-first (A) to (D) show the tenth embodiment of the present invention.
It is a formation process drawing of a crystal. As shown in the figure, the selected nucleus
Made of a material with a high nucleation density (ND)
The substrate 9 is made of a material with a low nucleation density (ND).
The non-nucleation surface (SNDS) Nucleation of thin film 5 forming 5A
Surface (SNDL) Provide a sufficiently small exposed portion of the substrate 9 to be 9A
A substrate for crystal formation is prepared by forming
The single crystal layer 8 is formed in the same manner as in the first embodiment using the
Can be achieved.   22 (A) to 22 (D) show how to form a crystal according to the present invention.
FIG. 23 is a formation process diagram showing an example of the eleventh embodiment of the method, and FIG.
(A) and (B) are oblique views corresponding to FIGS. 22 and (D).
FIG.   As shown in FIGS. 22 (A) and 23 (A),
Nucleation density (ND) on a suitable underlying substrate 10 such as
Relatively large SiThreeNFourAmorphous insulator thin film 12 such as
Allows selective nucleation on the membrane 12 at a distance l
Heterogeneous with a small nucleation density for the material forming the thin film 12
Of the single nucleus by selectively forming the thin film 11 at the desired position with the material
Nucleation surface (SNDL)
Place 12A-1 and 12A-2. This distance l is, for example, half
Single connection required to form a conductor element or group of elements
The size is set to be equal to or larger than the size of the crystal region.   Next, by selecting appropriate crystal formation conditions,
Nucleation surface (SNDL) Only 12A-1 and 12A-2 are
Only one of the nuclei is formed. That is, as described above, the nucleation surface 12
A-1 and 12A-2 are fine enough to form only a single nucleus.
It must be formed in a small size (area). Nucleation surface
(SNDL) The size of 12A-1 and 12A-2 depends on the type of material.
, But may be several microns or less. Further,
The formed nucleus grows while maintaining the single crystal structure, and Fig. 22
As shown in (B), island-shaped single crystal grains 13-1 and 13-2 are formed.
You. Due to the formation of island-shaped single crystal grains 13-1 and 13-2
Is the nucleation surface (SNDL) 12A-1,12A-
Surfaces other than 2 [Nucleated surface ((SNDS) 11A]
Hope to determine conditions so that nucleation does not occur at all
It is good.   In the normal direction of the thin film 12 of the island-like single crystal grains 13-1 and 13-2,
The crystal orientation is determined by the interface between the material of the thin film 12 and the material forming the nucleus.
It is fixed to minimize energy. Because
If the surface or interfacial energy is illegal depending on the crystal plane
This is because it has a property. However, I already mentioned
As described above, the crystal orientation in the amorphous surface is determined.
Absent.   The island-like single crystal grains 13-1 and 13-2 grow further and
Crystals 13A-1 and 13A-2 are next to each other as shown in Fig. 22 (C).
Single crystals 13A-1 and 13A-2 contact each other, but
Because the crystal orientation of each single crystal differs,
(SNDL) A grain boundary 14 is formed at an intermediate position between 12-1 and 12-2.
It is.   Subsequently, the single crystals 13A-1 and 13A-2 grow three-dimensionally.
However, the crystal plane with a slow growth rate appears as a facet.
You. Therefore, single crystal 13
The surface of A-1, 13A-2 is flattened, and the part of grain boundary 14 is further
Is removed, as shown in FIGS. 22 (D) and 23 (B).
Single crystal thin films 15-1, 15-2, ...
Formed. The size of this single-crystal thin film 15-1, 15-2, ...
Is the nucleation surface (SNDL) 12A-1, 12A-2
It is determined by the interval l. That is, the nucleation surface
(SNDL) Determine the formation pattern of 12A-1 and 12A-2 appropriately
This makes it possible to control the position of the grain boundary,
Single crystals of the desired size can be formed
You.   FIGS. 24 (A) to 24 (C) show how to form a crystal according to the present invention.
FIG. 25 is a formation process diagram showing a twelfth embodiment example of the method, and FIG.
(A) and (B) correspond to FIGS. 24 (A) and (C).
It is a corresponding perspective view.   First, as shown in FIG. 24 (A) and FIG. 25, FIG.
A thin film is formed on the base substrate 10 in the same manner as shown in step (A).
12 and thin film 11 are provided, and the nucleation surface (SNDL) 12A-1,12A-
2 and non-nucleating surface (SNDS) Form 11A. Then the nucleus
Forming surface (SNDL) At the position corresponding to 12A-1, 12A-2
So that recesses 14-1 and 14-2 of size and shape are provided
In addition, a material similar to the thin film 11 or a small material equivalent to or less than the material.
The thin film 11-1 is formed of a material having a high nucleation density. This
In this way, only a single nucleus is formed in the recesses 14-1 and 14-2.
Nucleation surface (SNDL) 12A-1,12A
A substrate for crystal formation having -2 is formed.   Subsequently, as shown in FIG. 24 (B), the first embodiment example
In the same manner as above, island-like single crystal grains 13-1 and 13-2 were grown.
You.   Then, as shown in FIG. 24 (C) and FIG. 25 (B)
And the single crystal grains 13-1 and 13-2 are filled in the recesses 14-1 and 14-2.
To form single-crystal layers 15-1 and 15-2.   In the present embodiment, the single crystal grains 13-1, 13-1
Planarization and removal of grain boundaries due to growth of 13-2
The process can be eliminated.   FIGS. 26 (A) to (D) show a thirteenth embodiment of the present invention.
FIG. 4 is a process chart for forming the crystal shown.   (A)-(C) are the same as (A)-(C) in FIG.
The same. That is, the nucleation surfaces 12A-1 and 12A-2 are placed at the interval l.
Nucleation surfaces 12A-1 and 12A
-2 overgrown single crystal
The grains 13A-1 and 13A-2 are formed. The single crystal grains 13-1, 13-
2 is further grown to form single crystals 13A-1 and 13A-2.
And the non-nucleation surface (SNDS) Grain boundary 14 near the center of 11A
Are formed, and the surfaces of the single crystals 13A-1 and 13A-2 are flattened.
As a result, as shown in FIG.
A polycrystalline layer 16 can be obtained.   The grain size of the polycrystalline layer 16 depends on the nucleation surface (SNDL) 12A-1,12A
The grain size of the polycrystal, as determined by the spacing l of -2
Control becomes possible. Conventionally, the polycrystalline particle size
And changes due to multiple factors such as temperature and formation temperature
When creating polycrystals with a grain size, the
Nucleation according to the present invention
Surface (SNDL) Good controllability due to l in the interval of 12A-1, 12A-2
The particle size and particle size distribution are determined.   Of course, as shown in FIG.
Non-nucleation surface (S) with low nucleation density (ND)NDS) 5A
And the nucleation surface (SNDL) 9A
Form a plurality at desired positions at desired intervals, and polycrystalline as above
A layer may be formed. In this case, as already mentioned,
Considering the difference in nucleation density (ΔND), the substrate material and structure
The polycrystalline layer and the particle size distribution
It can be formed by controlling.   Next, a typical example of a film forming apparatus embodying the method of the present invention
Will be explained.   FIG. 27 shows an example of a deposited film forming apparatus for carrying out the method of the present invention.
It is a fragmentary sectional view showing a schematic structure of an example.   In FIG. 27, 101 is a silicon thin film deposited inside.
Is a deposition chamber in which the exhaust port 106 is installed in the deposition chamber 101.
Connected to an exhaust system (not shown) through the desired deposition chamber 101
Can hold the pressure of. Excited species in the deposition chamber 101
(A) Radical introduction tube 102 containing Si and halogen
And the introduction tube 103 for the hydrogen radical that is the excited species (B) is
They are provided in pairs. Guide each radical
The inlet pipe is thick at the working chambers 108 and 108A, and the outlets 109 and 109A.
It has become thin. By the roller 110 in the deposition chamber 1
Substrate support 104 so as to be able to reciprocate in the direction perpendicular to the paper surface
Is held. And on the support 104,
The base 105 is held. Each power outlet from exit 109, 109A
Zical is mixed and reacted in the vicinity of the substrate in the deposition chamber 101 to react with the substrate.
Form a film on top. Radica containing silicon and halogen
And hydrogen radicals are heating furnaces not shown respectively.
Or radical generators such as plasma chambers
After being generated from the raw material gas, each of the inlet pipes 10
It is introduced into the working chambers 108 and 108A from 2,103. The amount is
Mass flow control on the gas source side from the furnace or plasma chamber
Controlled by the trawler.   The roller 110 moves the substrate 105 and rolls it over the entire surface of the substrate.
It is provided only by depositing a thin film of Kon.   The introduction pipe 111 has a chemical or physical etching activity.
It is an introduction pipe for another gas that has
Excited in the illustrated heating furnace / plasma furnace, the gas exits 11
Lead up to 4. Etching activity that attacks the membrane from outlet 114
The gas having the property is released, and the property of the film is not in the growth direction.
Selectively cleaves and eliminates bonds. Etching of active gas
In addition to using such a separate introduction pipe, the reaction with the raw material gas
In the case of low resistance, mix with raw material gas and introduce pipes 102, 103
It can also be introduced from.   Hereinafter, the present invention will be described in more detail with reference to Examples.
I do. Example 1   Using the film forming apparatus shown in FIG.
A deposited film was prepared by the method.   The base 118 was formed by the process shown in FIG.   First, a polycrystalline silicon substrate as shown in FIG.
201 is washed and then sputtered (in this case spa
Various thin film deposition methods other than the sputtering method, such as vacuum deposition
Method, plasma discharge method, MBE method, CVD method, etc.)
Therefore, deposit a silicon oxide thin film 202 on the entire surface of the substrate 201.
[Figure (B)].   Subsequently, the electron beam resist layer 203 is applied on the thin film 202.
[(C) in the figure], using a photomask with a desired pattern,
The sub-beam resist layer 203 is exposed to light, and the electron beam laser
The dist layer 203 was partially removed [(D) of the same figure].   The remaining electron beam resist layer 203A is used as a mask to remove acid.
Etching the silicon oxide thin film 202 to form a desired pattern.
A thin film 202A was formed [FIG. (E)].   Through the above steps, the crystal plane of the polycrystalline silicon
Has portions 201A exposed from the silicon oxide film at regular intervals
A substrate 118 was obtained. Silicon crystal exposed on the surface of substrate 118
The region of 201A was 3 μm in diameter and 15 μm apart.   Further, using this substrate 118, the device shown in FIG.
Deposition of crystalline silicon was carried out. silicon
And Si as source gas for radical formation containing halogenTwoF
6Flow rate of 100 SCCM in the reaction section kept at 800 ℃.
And then decomposed, then released from the introduction pipe 102 to the action chamber 108
did. Simultaneously with this, argon gas was introduced into the inlet pipe 111 to 150
Inject SCCM with 2.45 GHz microwave at 1.0 W / cmTwoPower of
Introduced to cause a discharge, HTwoDisassemble the
Released at a flow rate of 5 SCCM. The substrate temperature is 330 ° C and the pressure is 0.2 Tor.
A deposited film of about 2μ was obtained by keeping r.   Of the cross section of the crystalline silicon deposited film 205 obtained on the substrate 118.
A schematic diagram is shown in FIG. 28 (F).   The crystal grain boundary 205 is a crystal base without the silicon oxide layer.
The crystal grain support should be equidistant from the exposed part 201A of the plate 201.
Iz had been decided.   Further, using each of the obtained samples, an X-ray diffraction method and electron
When the crystallinity of the deposited film was evaluated by the line diffraction method,
It was confirmed to be a polycrystalline silicon film. Further
The grain size of polycrystalline silicon obtained by the Scherrar method is
It was about 25 ± 2 μm. Variation in crystal grain size is on the entire substrate
There was almost no.   Also, observe the surface condition of the sample with a scanning electron microscope.
As a result, the smoothness was good, there was no wavy pattern, etc.
It was ± 4% or less. Also, the crystalline Si deposition of the prepared sample
The mobility and conductivity of the film were measured by the Van der pauw method.
Each, 300 (cm / V ・ sec), 9 × 10-6(S ・ cm-1)so
there were. Example 2   The base 118 was formed by the process shown in FIG.   First, a uniform material as shown in FIG.
The glass substrate 201 is cleaned, and then the substrate is cleaned by the thermal CVD method.
Amorphous SiN (A-SiN) thin film 202 on the entire surface of plate 201
A film having a thickness of μm was formed [FIG.   Subsequently, laser annealing is performed on the A-SiN thin film 202.
N depending on deviceTwoIn the atmosphere, the surface area of the A-SiN thin film 202 is
The surface layer of the A-SiN thin film 202 (about 1 μm deep)
To crystalline SiThreeNFour(C-SiThreeNFour) 203 was formed. [same
Fig. (C)].   At this time, the laser is Ar-cw laser 4880Å, Sukiyan speed
Irradiation was performed at a rate of 2.5 cm / sec and energy of 10 w. Then, this
C-SiThreeNFourO on the surface of layer 203TwoThe above laser ani in the atmosphere
Scanning device and selectively SiO 2TwoForming layer 204
[Diagram (D)].   By the above steps, C-SiThreeNFourLayers exposed at regular intervals
Part 203A and the other part is SiOTwoBase covered with layer 204
Body 118 was formed. C-Si exposed on the surface of the substrate 118ThreeN
FourThe areas of layer 203A were 4 μm in diameter and 3 μm apart.   Further, using this substrate 118, the
Deposition of crystalline silicon was performed by the equipment shown in the figure.
Was.   The deposition conditions were the same as those in Example 1 except that the pressure was 0.1 Torr:
Under the same conditions as in Example 1 except that the substrate temperature was changed to 270 degrees.
Deposition was carried out.   The crystalline silicon deposited film 205 obtained on this substrate 118 is cut off.
A schematic view of the plane is shown in FIG. 29 (F).   The grain boundary 206 is SiOTwoExposing the crystalline substrate 201, except for the layer 204
The grain size is determined so that it is equidistant from the part 203A.
Had been.   Further, using each of the obtained samples, an X-ray diffraction method and an electric
The crystallinity of the deposited film was evaluated by the sagittal diffraction method.
It was confirmed that it was a polycrystalline silicon film.
Grain size of polycrystalline silicon obtained by the Scherrar method
Was about 20 ± 0.5 μm.
There was almost no overall.   Also, observe the surface condition of the sample with a scanning electron microscope.
As a result, the smoothness was good, there was no wavy pattern, etc.
It was ± 4% or less. Also, the polycrystalline Si deposition of the obtained sample
The mobility of the film was measured by the Van der Pauw method, and it was 150 (c
m / V ・ sec), 5 × 10-6(S ・ cm-1)Met. Example 3   The same conditions as those of the sample Nos. 1 and 2 of Example 1 and Example 2
Depending on the situation, thin film transistors such as those shown in Fig. 31 (hereinafter TF
(Abbreviated as T) was created. The pattern of SiNH under the above conditions
0.5μ on polished glass (Corning # 7059) substrate 3001
A Si semiconductor polycrystalline layer 3002 having a thickness of m is deposited as shown in FIG.
After using the process of making the upper gate coplanar TET
FT created.   First, by the glow discharge method, P-doped
N to form the microcontact layer 3103+Layer (specific resistance δ1
1000 Å was deposited. Then Fotolin Graph
The active layer 3102 is left by the a.
Was etched to form the contact layer 3103. So
After the NH using glow discharge methodThreeAnd SiHFourDisassemble the base
Film thickness 3000Å, dielectric constant 67, electrical breakdown voltage 3 × 10 at 200 ℃6
V / cmVFBA Si-N-H film to be an OV insulating layer was deposited.
After that, contact all 3105 for source and drain is opened.
And depositing 5000 Å by vacuum evaporation of Al as the upper electrode
Then, the source electrode 3107,
The gate electrode 3109 and the drain electrode 3108 were molded. Gate width
W and gate length L were 650 μ and 22 μ, respectively. Dray
Voltage to the source and gate electrodes
The characteristics when added while measuring were measured. Drain current ID
− Drain voltage VDIn terms of characteristics, both No. 1 and 2 have good saturation
The characteristics are obtained, and the gate voltage is 10V and the drain voltage is 10V.
7 × 10-FourA high current of A is obtained. Gate voltage VDTo
Vary drain current IDObtained from the result of measuring
The TFT characteristics are shown in Table 1.   The TFT using the film obtained above has good characteristics.
It has been found. 〔The invention's effect〕   The method for forming a deposited film according to the present invention includes the active species (A) and the active species.
It is possible to form a deposited film only by bringing it into contact with (B).
And does not require external reaction excitation energy.
Therefore, the substrate temperature can be lowered.
It is also possible to achieve. Pre-deposit
The material that becomes the crystal nucleus of the film or the crystal nucleus can be selectively formed.
The desired material can be placed at the desired position on the substrate surface,
A crystalline deposited film can be formed. Further energy saving
At the same time, it is easy to control the film quality and uniform over a large area.
It is possible to obtain a crystalline deposited film with excellent film quality and characteristics.
Wear. Furthermore, it has excellent productivity and mass productivity, and is of high quality and electric.
A crystalline film with excellent physical properties such as physical, optical and semiconductor
Easy to get.

【図面の簡単な説明】 第1図は薄膜形成過程に於る核の大きさrcと自由エネル
ギーGの関係を示す説明図、 第2図(A)及び(B)は選択堆積法の説明図、 第3図はSiI2の堆積面と窒化シリコンの堆積面との核形
成密度(ND)の経時変化を示すグラフ、 第4図(A)〜(D)は、本発明による結晶の形成方法
の第1実施態様例を示す形成工程図、 第5図(A)および(B)は、第4図(A)および
(D)に対応する斜視図、 第6図(A)〜(D)は、本発明の第2実施態様例を示
す結晶の形成工程図、 第7図(A)〜(D)は、本発明による単結晶の形成方
法の第3実施態様例を示す形成工程図、 第8図(A)および(B)は、第7図(A)および
(D)に対応する斜視図、 第9図(A)〜(D)は、本発明の第4実施態様例を示
す結晶の形成工程図、 第10図(A)〜(C)は、本発明による結晶の形成方法
の第5実施態様例を示す形成工程図であり、 第11図(A)及び(B)は、第10図(A)および(C)
に対応する斜視図、 第12図(A)〜(C)は、本発明の第6実施態様例を示
す結晶の形成工程図、 第13図(A)〜(C)は、本発明の第7実施態様例を示
す結晶の形成工程図、 第14図は、本発明の第1実施態様例を用いて製造された
多層構造の一例を示す概略断面図、 第15図(A)〜(D)は、本発明の第8実施態様例を示
す結晶の形成工程図、 第16図はSiH4とNH3の流量比と形成された窒化シリコン
膜中のSiおよびNの組成比との関係を示したグラフ、 第17図は、Si/N組成比と核形成密度との関係を示すグラ
フ、 第18図は、Siイオンの注入量と核形成密度との関係を示
すグラフ、 第19図(A)〜(D)は、本発明による結晶の形成方法
の第9実施態様例を示す形成工程図、 第20図(A)および(B)は、第19図(A)および
(D)における基板の斜視図、 第21図(A)〜(D)は、本発明の第10実施態様例を示
す結晶の形成工程図、 第22図(A)〜(D)は、本発明による単結晶の形成方
法の第11実施態様例を示す形成工程図、 第23図(A)および(B)は、第22図(A)および
(D)における基板の斜視図、 第24図(A)〜(C)は、本発明の第12実施態様例を示
す結晶の形成工程図、 第25図(A)及び(B)は、第24図(A)および(C)
における基板の斜視図、 第26図(A)〜(D)は、本発明の第13実施例を示す結
晶の形成工程図、 第27図は本発明の実施例に用いた成膜装置の模式的概略
図である。第28図は本発明に係る成膜工程図である。 第29図は本発明に係る別の成膜工程図である。 第30図は本発明の方法によって所定の基体上に得られた
堆積膜の一例を示す模式的断面図、 第31図は本発明の方法で得られた堆積膜を利用して作成
したTFTの模式的構造図である。 101:堆積室 102:シリコンとハロゲンを含むラジカルの導入管 103:水素ラジカルの導入管 105:基板 108,108A:作用室 109,109A:出口 110:ローラー 111:エツチングガス導入管 113:作用室 114:出口 501:基板 502:堆積膜 601:基板 602:半導体層 603:オーミツクコンタクト層 604:絶縁層 605:コンタクトオール 606:チヤネル 607:ソース金属電極 608:ドレイン金属電極 609:ゲート金属電極
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is an explanatory view showing the relationship between the nucleus size r c and the free energy G in the thin film formation process, and FIGS. 2 (A) and 2 (B) are explanations of the selective deposition method. 3 and 4 are graphs showing changes with time in the nucleation density (ND) between the SiI 2 deposition surface and the silicon nitride deposition surface, and FIGS. 4A to 4D show the formation of crystals according to the present invention. FIG. 5 (A) and FIG. 5 (B) are perspective views corresponding to FIGS. 4 (A) and 4 (D), and FIGS. 6 (A) to 6 (D). ) Is a crystal forming process diagram showing a second embodiment of the present invention, and FIGS. 7A to 7D are formation process diagrams showing a third embodiment of a single crystal forming method according to the present invention. 8 (A) and (B) are perspective views corresponding to FIGS. 7 (A) and (D), and FIGS. 9 (A) to (D) are fourth embodiment examples of the present invention. Crystal 10A to 10C are formation process diagrams showing a fifth embodiment of the crystal formation method according to the present invention, and FIGS. 11A and 11B are Figure 10 (A) and (C)
FIGS. 12 (A) to 12 (C) are views showing a crystal forming process showing a sixth embodiment of the present invention, and FIGS. 13 (A) to 13 (C) are FIGS. 14A to 14D are schematic cross-sectional views showing an example of a multilayer structure manufactured by using the first embodiment of the present invention. FIGS. ) Is a diagram of a crystal forming process showing an eighth embodiment of the present invention. FIG. 16 is a diagram showing the relationship between the flow ratio of SiH 4 and NH 3 and the composition ratio of Si and N in the formed silicon nitride film. FIG. 17 is a graph showing the relationship between the Si / N composition ratio and the nucleation density, FIG. 18 is a graph showing the relationship between the Si ion implantation amount and the nucleation density, FIG. 19 ( FIGS. 20A to 20D are process diagrams showing a ninth embodiment of the method for forming a crystal according to the present invention. FIGS. 20A and 20B are diagrams in FIGS. 19A and 19D. Board FIGS. 21 (A) to 21 (D) are process charts for forming a crystal showing a tenth embodiment of the present invention, and FIGS. 22 (A) to 22 (D) are each a process for forming a single crystal according to the present invention. FIGS. 23 (A) and (B) are perspective views of the substrate in FIGS. 22 (A) and (D), and FIGS. 24 (A) to (C). ) Is a diagram of a crystal forming process showing a twelfth embodiment of the present invention. FIGS. 25 (A) and (B) are FIGS. 24 (A) and (C).
26 is a perspective view of the substrate in FIG. 26, FIGS. 26 (A) to 26 (D) are process diagrams of crystal formation showing the thirteenth embodiment of the present invention, and FIG. 27 is a schematic view of a film forming apparatus used in the embodiment of the present invention. It is a schematic diagram. FIG. 28 is a film forming process chart according to the present invention. FIG. 29 is another film forming step diagram according to the present invention. FIG. 30 is a schematic cross-sectional view showing an example of a deposited film obtained on a predetermined substrate by the method of the present invention, and FIG. 31 is a TFT made using the deposited film obtained by the method of the present invention. It is a schematic structural drawing. 101: deposition chamber 102: radical introduction pipe containing silicon and halogen 103: hydrogen radical introduction pipe 105: substrate 108, 108A: working chamber 109, 109A: outlet 110: roller 111: etching gas introduction pipe 113: working chamber 114: outlet 501: Substrate 502: Deposited film 601: Substrate 602: Semiconductor layer 603: Ohmic contact layer 604: Insulating layer 605: Contact all 606: Channel 607: Source metal electrode 608: Drain metal electrode 609: Gate metal electrode

Claims (1)

(57)【特許請求の範囲】 1.活性化空間(A)によりSi2F6を活性化した活性種
(A)と、活性化空間(B)によりH2を活性化した活性
種(B)と、を夫々別々に10:1〜1:10の流量比で、核形
成密度の小さい非核形成面(SNDS)と単一核のみより結
晶成長するに充分小さい面積を有し前記非核形成面(S
NDS)の核形成密度(NDS)より大きい核形成密度(N
DL)を有する核形成面(SNDL)とを隣接して配された自
由表面を有する基体が配された成膜空間に導入し化学的
反応させることによって前記基体上の核形成面(SNDL
に単一の核を形成し、該核より単結晶を成長させること
を特徴とする結晶性堆積膜の形成方法。 2.前記核形成面(SNDL)は、前記非核形成面(SNDS
内に区画化されて複数配される特許請求の範囲第(1)
項に記載の結晶性堆積膜の形成方法。 3.前記核形成面(SNDL)は、前記非核形成面(SNDS
内に規則的に区画化されて複数配される特許請求の範囲
第(1)項に記載の結晶性堆積膜の形成方法。 4.前記核形成面(SNDL)は、前記非核形成面(SNDS
内に不規則に区画化されて複数配される特許請求の範囲
第(1)項に記載の結晶性堆積膜の形成方法。 5.前記核形成面(SNDL)は、前記非核形成面(SNDS
上に区画化されて複数配される特許請求の範囲第(1)
項に記載の結晶性堆積膜の形成方法。 6.前記核形成面(SNDL)は、前記非核形成面(SNDS
上に規則的に区画化されて複数配される特許請求の範囲
第(1)項に記載の結晶性堆積膜の形成方法。 7.前記核形成面(SNDL)は、前記非核形成面(SNDS
上に不規則に区画化されて複数配される特許請求の範囲
第(1)項に記載の結晶性堆積膜の形成方法。 8.前記核形成面(SNDL)は、前記非核形成面(SNDS
を形成する材料を変質した材料で形成される特許請求の
範囲第(1)項に記載の結晶性堆積膜の形成方法。 9.前記核形成面(SNDL)は、前記非核形成面(SNDS
を形成する材料と異なる材料で形成される特許請求の範
囲第(1)項に記載の結晶性堆積膜の形成方法。 10.前記非核形成面(SNDS)は、非晶質材料で形成さ
れる特許請求の範囲第(1)項に記載の結晶性堆積膜の
形成方法。 11.前記核形成面(SNDL)を区画化して複数設け、該
核形成面(SNDL)の夫々より、単結晶を成長させる特許
請求の範囲第(1)項に記載の結晶性堆積膜の形成方
法。 12.前記夫々の核形成面(SNDL)より成長させる単結
晶を該各核形成面(SNDL)方向に該核形成面(SNDL)を
越えて成長させる特許請求の範囲第(11)項に記載の結
晶性堆積膜の形成方法。 13.各核形成面(SNDL)より成長する単結晶を隣り合
う核形成面SNDL)間で隣接する大きさまで成長させる特
許請求の範囲第(11)項に記載の結晶性堆積膜の形成方
法。 14.前記核形成面(SNDL)は、イオン打ち込み法によ
って形成される特許請求の範囲第(1)項に記載の結晶
性堆積膜の形成方法。
(57) [Claims] The active species (A) having Si 2 F 6 activated by the activation space (A) and the active species (B) having H 2 activated by the activation space (B) are separately separated from each other by 10: 1 to At a flow ratio of 1:10, the non-nucleation surface (S NDS ) having a low nucleation density and the non-nucleation surface (S NDS ) having a sufficiently small area for crystal growth are formed.
NDS nucleation density (ND S ) greater than nucleation density (N
The nucleation surface (S NDL ) having D L ) is introduced into the film-forming space in which the substrate having the free surface adjacently arranged is placed and chemically reacted with the nucleation surface (S NDL ) on the substrate. NDL )
A method for forming a crystalline deposited film, which comprises forming a single nucleus in the substrate and growing a single crystal from the nucleus. 2. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
Claims (1) in which a plurality of compartments are arranged inside
Item 14. The method for forming a crystalline deposited film according to item 4. 3. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim (1), wherein a plurality of the regularly deposited layers are arranged. 4. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim (1), wherein a plurality of irregularly partitioned areas are arranged. 5. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
Claims (1) in which a plurality of compartments are divided and arranged above.
Item 14. The method for forming a crystalline deposited film according to item 4. 6. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim (1), wherein a plurality of the regularly-divided partitions are arranged. 7. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim (1), wherein a plurality of them are irregularly partitioned and arranged on the top. 8. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim 1, wherein the material for forming is formed of a modified material. 9. The nucleation surface (S NDL ) is the non-nucleation surface (S NDS )
The method for forming a crystalline deposited film according to claim 1, wherein the crystalline deposited film is formed of a material different from a material for forming. 10. The method for forming a crystalline deposited film according to claim (1), wherein the non-nucleation surface (S NDS ) is formed of an amorphous material. 11. Formation of the nucleation surface (S NDL) by partitioning the provided plurality, than s husband nucleation surface (S NDL), crystalline deposited film according to claim subsection (1) of claims of growing a single crystal Method. 12. Nucleation surface of said respective (S NDL) respective nucleation surface a single crystal grown from (S NDL) direction nucleation surface (S NDL) ranges second (11) section of claims of growing beyond The method for forming a crystalline deposited film according to the above. 13. The method for forming a crystalline deposited film according to claim (11), wherein single crystals grown from each nucleation surface (S NDL ) are grown to a size adjacent to each other between adjacent nucleation surfaces S NDL ). 14. 3. The method according to claim 1, wherein the nucleation surface (S NDL ) is formed by an ion implantation method.
JP62085516A 1986-04-11 1987-04-06 Method of forming crystalline deposited film Expired - Fee Related JP2692804B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CA000534415A CA1329756C (en) 1986-04-11 1987-04-10 Method for forming crystalline deposited film
DE3752203T DE3752203T2 (en) 1986-04-11 1987-04-13 Process for producing a deposited crystalline layer
AU71439/87A AU7143987A (en) 1986-04-11 1987-04-13 Forming crystalline deposited film
EP87303224A EP0241316B1 (en) 1986-04-11 1987-04-13 Method for forming crystalline deposited film
AT87303224T ATE168821T1 (en) 1986-04-11 1987-04-13 METHOD FOR PRODUCING A DEPOSITED CRYSTALLINE LAYER
AU70290/91A AU651806B2 (en) 1986-04-11 1991-02-05 Method for forming crystalline deposited film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61-83930 1986-04-11
JP8393086 1986-04-11

Publications (2)

Publication Number Publication Date
JPS6344720A JPS6344720A (en) 1988-02-25
JP2692804B2 true JP2692804B2 (en) 1997-12-17

Family

ID=13816312

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8551587A Expired - Fee Related JP2692803B2 (en) 1986-04-11 1987-04-06 Deposition film formation method
JP62085516A Expired - Fee Related JP2692804B2 (en) 1986-04-11 1987-04-06 Method of forming crystalline deposited film

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP8551587A Expired - Fee Related JP2692803B2 (en) 1986-04-11 1987-04-06 Deposition film formation method

Country Status (1)

Country Link
JP (2) JP2692803B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244786A (en) * 1988-08-05 1990-02-14 Canon Inc Manufacture of josephson element
KR20180045499A (en) * 2016-10-26 2018-05-04 한국기술교육대학교 산학협력단 The fabricating method of NiTe-based thin film and the conductive substrate fabricated therefor
JP6451881B1 (en) * 2018-01-24 2019-01-16 株式会社Sumco Silicon layer evaluation method and silicon epitaxial wafer manufacturing method
KR101922845B1 (en) * 2018-07-24 2019-02-20 한국기술교육대학교 산학협력단 The fabricating method of NiTe-based thin film and the conductive substrate fabricated therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856322A (en) * 1981-09-29 1983-04-04 Nec Corp Manufacture of semiconductor substrate
JPS5869798A (en) * 1981-06-30 1983-04-26 Nippon Telegr & Teleph Corp <Ntt> Growing method for semiconductor crystal
JPS60178620A (en) * 1984-02-24 1985-09-12 Nec Corp Manufacture of semiconductor substrate
JPS61121433A (en) * 1984-11-19 1986-06-09 Sharp Corp Semiconductor substrate
JPS6285515A (en) * 1985-10-11 1987-04-20 Nec Corp Digital integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869798A (en) * 1981-06-30 1983-04-26 Nippon Telegr & Teleph Corp <Ntt> Growing method for semiconductor crystal
JPS5856322A (en) * 1981-09-29 1983-04-04 Nec Corp Manufacture of semiconductor substrate
JPS60178620A (en) * 1984-02-24 1985-09-12 Nec Corp Manufacture of semiconductor substrate
JPS61121433A (en) * 1984-11-19 1986-06-09 Sharp Corp Semiconductor substrate
JPS6285515A (en) * 1985-10-11 1987-04-20 Nec Corp Digital integrated circuit

Also Published As

Publication number Publication date
JPS6344719A (en) 1988-02-25
JPS6344720A (en) 1988-02-25
JP2692803B2 (en) 1997-12-17

Similar Documents

Publication Publication Date Title
JP2662396B2 (en) Method of forming crystalline deposited film
JP3854731B2 (en) Microstructure manufacturing method
JPH0782996B2 (en) Crystal formation method
JPH1197667A (en) Method of forming ultrafine particle of line and semiconductor element using the formed particle or line
AU623861B2 (en) Crystal article, method for producing the same and semiconductor device utilizing the same
EP0241204B1 (en) Method for forming crystalline deposited film
JP2692804B2 (en) Method of forming crystalline deposited film
AU651806B2 (en) Method for forming crystalline deposited film
JP2670453B2 (en) Crystal formation method
JP2695413B2 (en) Manufacturing method of crystal substrate
JPH01132116A (en) Crystal product, preparation thereof, and semiconductor device prepared thereby
JP2651144B2 (en) Manufacturing method of crystal substrate
JP2756320B2 (en) Crystal formation method
EP0284433B1 (en) Crystal articles and method for forming the same
JP3105310B2 (en) Polycrystalline semiconductor film and thin film transistor manufacturing method
JPH01149483A (en) Solar cell
JP2592832B2 (en) Crystal formation method
JP2737152B2 (en) SOI forming method
JPH01723A (en) 3-Group V compound crystal article and method for forming the same
JPH0575163A (en) Manufacture of semiconductor device
EP0289117B1 (en) Method of forming crystals on a substrate
JPH05102509A (en) Solar cell and its manufacturing method
JP2651145B2 (en) Manufacturing method of semiconductor substrate
JPH01132118A (en) Preparation of semiconductor crystal and semiconductor crystal product obtained thereby
JPH01740A (en) Group 2-6 compound crystal article and method for forming the same

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees