JP2651145B2 - Manufacturing method of semiconductor substrate - Google Patents

Manufacturing method of semiconductor substrate

Info

Publication number
JP2651145B2
JP2651145B2 JP62044104A JP4410487A JP2651145B2 JP 2651145 B2 JP2651145 B2 JP 2651145B2 JP 62044104 A JP62044104 A JP 62044104A JP 4410487 A JP4410487 A JP 4410487A JP 2651145 B2 JP2651145 B2 JP 2651145B2
Authority
JP
Japan
Prior art keywords
substrate
sio
crystal
single crystal
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62044104A
Other languages
Japanese (ja)
Other versions
JPS63213336A (en
Inventor
武史 市川
英正 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62044104A priority Critical patent/JP2651145B2/en
Publication of JPS63213336A publication Critical patent/JPS63213336A/en
Application granted granted Critical
Publication of JP2651145B2 publication Critical patent/JP2651145B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Element Separation (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体基材の製造方法に係り、特に半導体領
域を独立分離して形成可能な半導体基材の製造方法に関
する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor substrate, and more particularly to a method for manufacturing a semiconductor substrate capable of independently forming a semiconductor region.

本発明は、例えばSOI技術に好適に用いられる。 The present invention is suitably used, for example, in SOI technology.

[従来技術] 従来、半導体電子素子や光素子等に用いられる単結晶
薄膜は、単結晶基板上にエピタキシャル成長させること
で形成されていた。しかしながら、単結晶基板上に単結
晶薄膜をエピタキシャル成長させるには、基板の単結晶
材料とエピタキシャル成長層との間に、格子定数と熱膨
張係数との整合をとる必要があり、良質な素子が作製可
能な単結晶層を形成するには、基板材料の種類が極めて
狭い範囲に限定されるという問題点を有していた。
[Prior Art] Conventionally, a single crystal thin film used for a semiconductor electronic device, an optical device, or the like has been formed by epitaxial growth on a single crystal substrate. However, in order to epitaxially grow a single-crystal thin film on a single-crystal substrate, it is necessary to match the lattice constant and the coefficient of thermal expansion between the single-crystal material of the substrate and the epitaxially grown layer, and high-quality devices can be manufactured. In order to form a simple single crystal layer, there is a problem that the type of substrate material is limited to an extremely narrow range.

一方、近年、半導体素子を基板の法線方向に積層形成
し、高集積化および多機能化を達成する三次元集積回路
の研究開発が近年盛んに行われており、また安価なガラ
ス上に素子をアレー状に配列する太陽電池や液晶画素の
スイッチングトランジスタ等の大面積半導体装置の研究
開発も年々盛んになりつつある。
On the other hand, in recent years, research and development of three-dimensional integrated circuits that achieve high integration and multifunctionality by laminating semiconductor elements in the normal direction of the substrate have been actively performed in recent years, and the element has been formed on inexpensive glass. The research and development of large-area semiconductor devices such as solar cells and switching transistors of liquid crystal pixels, in which arrays are arranged in an array, are also increasing every year.

これらの研究開発に共通することは、半導体薄膜を非
晶質絶縁物上に形成し、そこにトランジスタ等の電子素
子を形成する技術を必要とすることである。その中でも
特に、非晶質絶縁物上に高品質の単結晶半導体を形成す
る技術が望まれている。
What is common to these researches and developments is that a technique of forming a semiconductor thin film on an amorphous insulator and forming an electronic element such as a transistor thereon is required. In particular, a technique for forming a high-quality single crystal semiconductor over an amorphous insulator is desired.

しかしながら、一般的に、SiO2等の非晶質絶縁物基板
上に薄膜を堆積させると、基板材料の長距離秩序の欠如
によって、堆積膜の結晶構造は非晶質又は多結晶とな
り、高品質の単結晶半導体を形成するは、きわめて困難
であった。ここで非晶質膜とは、最近接原子程度の近距
離秩序は保存されているが、それ以上の長距離秩序はな
い状態のものであり、多結晶膜とは、特定の結晶方位を
持たない単結晶粒が粒界で隔離されて集合したものであ
る。
However, in general, when a thin film is deposited on an amorphous insulator substrate such as SiO 2 , the crystal structure of the deposited film becomes amorphous or polycrystalline due to the lack of long-range order of the substrate material, resulting in high quality. It was extremely difficult to form a single crystal semiconductor. Here, the amorphous film is a state in which the short-range order of the nearest atom is preserved, but there is no longer long-range order, and the polycrystalline film has a specific crystal orientation. A single single crystal grain is aggregated separated by a grain boundary.

以上述べたような、従来の問題点を解決するものとし
て、特願昭61−153273において、堆積面に、該堆積面の
材料より該形成密度が十分大きく、かつ単一の核だけが
成長する程度に十分微細な異種材料が設けられ、該異種
材料に成長した単一の核を中心として、結晶を成長させ
ることによって結晶を形成する形成方法が提案されてお
り、この方法を用いることにより、所望の材質の基板、
例えば、絶縁性非晶質基体上にも単結晶形成が可能であ
り、且つ独立して複数の結晶が形成可能ななことが示さ
れている。なお、この結晶の形成方法については、実施
例において説明する。
As a solution to the conventional problems as described above, in Japanese Patent Application No. 61-153273, on a deposition surface, the formation density is sufficiently larger than the material of the deposition surface, and only a single nucleus grows. A heterogeneous material sufficiently fine is provided, and a formation method of forming a crystal by growing a crystal around a single nucleus grown on the heterogeneous material has been proposed.By using this method, Substrate of desired material,
For example, it is shown that a single crystal can be formed on an insulating amorphous substrate and a plurality of crystals can be independently formed. The method for forming the crystal will be described in Examples.

[発明の目的] 本願の発明の目的は、上記のような所望の材質の基
板、特に絶縁性非晶質基体にも複数の結晶の形成が可能
な方法を用いて、高品質の半導体領域を独立分離して形
成可能な半導体基材及びその製造方法を提供することに
ある。
[Object of the Invention] An object of the invention of the present application is to form a high-quality semiconductor region using a method capable of forming a plurality of crystals even on a substrate of a desired material as described above, particularly on an insulating amorphous substrate. An object of the present invention is to provide a semiconductor substrate that can be formed independently and a method for manufacturing the same.

[発明の概要] 本願発明に半導体基材の製造方法は、核形成密度の小
さい表面を有する基体の前記表面に、基体の材料および
成長させるべき結晶のいずれとも異なり、かつ基体表面
の核形成密度よりも大きい核形成密度を有する材料から
成り、成長して単結晶となる単一核が形成されるのに充
分小さい4μm以下の大きさを有する領域を複数形成す
る工程と、 前記基体上に原料ガスを供給して成長して単結晶とな
る単一核を前記領域上に形成する工程と、 引き続き前記単一核より単結晶を成長させ、基体表面
に複数の単結晶を離散的に形成する工程と、 前記基体表面および複数の単結晶上に絶縁層を形成す
る工程と、 前記複数の単結晶を平坦化して単結晶上の絶縁層を除
去する工程と、 除去されずに残った基体表面上の絶縁層上に絶縁性材
料を選択的に堆積させる工程と、を有することを特徴と
する。
[Summary of the Invention] The method of manufacturing a semiconductor substrate according to the present invention is characterized in that the surface of a substrate having a surface having a low nucleation density is different from both the material of the substrate and the crystal to be grown, and Forming a plurality of regions having a size of 4 μm or less, which are made of a material having a higher nucleation density than that of the material, and which are small enough to form a single nucleus that grows into a single crystal; Supplying a gas to form a single nucleus that becomes a single crystal by growing on the region; and subsequently, growing a single crystal from the single nucleus to discretely form a plurality of single crystals on the substrate surface. A step of forming an insulating layer on the surface of the base and the plurality of single crystals; a step of flattening the plurality of single crystals to remove the insulating layer on the single crystal; a surface of the base remaining without being removed Insulation on top insulation layer It characterized by having a the steps of selectively depositing a fee.

[作用] 本願発明の半導体基体の製造方法によれば、基体表面
に成長させた複数の結晶間の基体表面に絶縁領域を設け
ることにより、結晶間の絶縁性を向上させることがで
き、電気的に完全に分離された回路素子を形成すること
ができる。
[Operation] According to the method for manufacturing a semiconductor substrate of the present invention, by providing an insulating region on the substrate surface between a plurality of crystals grown on the substrate surface, it is possible to improve the insulation between the crystals, In this way, a completely separated circuit element can be formed.

また、本発明によれば、形成される結晶の大きさのバ
ラツキを抑え、また結晶の位置が核形成面の位置で決め
られるので、結晶の位置精度を向上させることができ、
基体表面を絶縁材料面とすることができるので、完全な
絶縁分離が可能となり、大面積化も容易となる。
Further, according to the present invention, variation in the size of the formed crystal is suppressed, and the position of the crystal is determined by the position of the nucleation surface, so that the positional accuracy of the crystal can be improved,
Since the surface of the base can be made of an insulating material, complete insulation and separation can be achieved, and the area can be easily increased.

さらに、本発明によれば、簡易な製造方法で、基体の
上面を超えて堆積される結晶を除去することができ、且
つ結晶基材の表面を平坦化して形成できるので、この結
晶基材を用いて回路素子を形成する場合の微細加工を高
精度に形成することができ、集積化が容易となる。
Furthermore, according to the present invention, it is possible to remove the crystals deposited over the upper surface of the substrate by a simple manufacturing method and to flatten the surface of the crystal base material. In the case where a circuit element is formed by using it, fine processing can be performed with high precision, and integration can be facilitated.

[実施例] 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

第1図(A)〜(D)は、本発明による半導体基材の
製造方法の一実施例の製造工程を示す概略的断面図であ
る。
1 (A) to 1 (D) are schematic cross-sectional views showing manufacturing steps of one embodiment of a method for manufacturing a semiconductor substrate according to the present invention.

まず、第1図(A)に示すように、SiO2(酸化シリコ
ン)等の堆積面を構成する基板1の表面に厚さ約300Å
程度のSi3N4(窒化シリコン)膜を減圧CVD法等で堆積さ
せる。そして、レジストパターニング後プラズマエッチ
ングにより、異種材料となるSi3N4膜2を残して他を除
去し、SiO2面を露出させる。このSi3N4膜2に、Siの単
一の核を成長させ、さらにこの単一の核を中心としてSi
の単結晶3を成長堆積させる。この時、単結晶3は特有
のファセットが存在する。
First, as shown in FIG. 1 (A), the surface of the substrate 1 constituting the deposition surface of SiO 2 (silicon oxide) or the like has a thickness of about 300 mm.
A small amount of Si 3 N 4 (silicon nitride) film is deposited by a low pressure CVD method or the like. After the resist patterning, the remaining portions of the Si 3 N 4 film 2 are removed by plasma etching to thereby expose the SiO 2 surface. On this Si 3 N 4 film 2, a single nucleus of Si is grown, and the
Is grown and deposited. At this time, the single crystal 3 has a unique facet.

なお、この単結晶の成長方法の詳細については後述す
る。
The details of the single crystal growth method will be described later.

次に、第1図(B)に示すように、成長した単結晶3
に表面酸化層4を形成し、隣接する単結晶3と絶縁分離
を行い、さらに、界面近傍でのリークを防ぐために、Si
3N4膜5をLPCVD法により堆積させ完全な絶縁分離を行
う。
Next, as shown in FIG.
In order to form a surface oxide layer 4 on the surface, to isolate the single crystal 3 adjacent to the surface, and to prevent leakage near the interface,
A 3 N 4 film 5 is deposited by the LPCVD method to perform complete insulation separation.

次に、第1図(C)に示すように、シリコンウエハー
等の加工に用いられているポリシング法により単結晶3
の突出部を平坦化することにより、単結晶3側面及び単
結晶の間以外のSi3N4膜5を除去し、さらに露出した結
晶表面に表面層となるSiO2酸化膜6を形成する。軽いHR
洗浄によりSi3N4膜5上の酸化膜6を除去する。
Next, as shown in FIG. 1 (C), the single crystal 3 is formed by a polishing method used for processing a silicon wafer or the like.
Is flattened to remove the Si 3 N 4 film 5 other than the side surfaces of the single crystal 3 and between the single crystals, and further form an SiO 2 oxide film 6 as a surface layer on the exposed crystal surface. Light HR
The oxide film 6 on the Si 3 N 4 film 5 is removed by cleaning.

次に、第1図(D)に示すように、Si3N4膜5とSiO2
膜6の間の選択堆積を行うことにより、Si3N4膜5上の
み絶縁性堆積材料たるポリシリコン7を堆積させ平坦化
することによって本発明の半導体基材が作製される。
Next, as shown in FIG. 1 (D), the Si 3 N 4 film 5 and the SiO 2
By performing selective deposition between the films 6, polysilicon 7, which is an insulating deposition material, is deposited only on the Si 3 N 4 film 5 and flattened, whereby the semiconductor substrate of the present invention is manufactured.

本実施例の半導体基材は、結晶間がSi3N4膜5及びポ
リシリコン7で絶縁されており、その絶縁性を向上させ
ることができ、簡易な製造工程で、基板の上面を超えて
堆積される結晶を除去することができ、且つ結晶基材の
表面を平坦化して形成できるので、この結晶基材を用い
て回路素子を形成する場合の微細加工を高精度に形成す
ることができ、集積化が容易となる。
In the semiconductor substrate of the present embodiment, the crystal is insulated by the Si 3 N 4 film 5 and the polysilicon 7, and the insulating properties thereof can be improved. Since crystals to be deposited can be removed and the surface of the crystal base material can be flattened, fine processing can be performed with high precision when forming a circuit element using this crystal base material. In addition, integration becomes easy.

なお、上記の実施例において、単結晶を形成する方法
は、必ずしも、特願昭61−153273において示された方法
に限定されることなく、他の形成方法を用いても良い
が、上記の形成方法によれば、形成される結晶の大きさ
のバラツキを抑え、また結晶の位置が異種材料の位置で
決められるので、結晶の位置精度を向上させることがで
き、堆積面を絶縁材料面とすることができるので、完全
な絶縁分離が可能となり、大面積化も容易となる長所が
ある。
In the above embodiment, the method of forming a single crystal is not necessarily limited to the method shown in Japanese Patent Application No. 61-153273, and other formation methods may be used. According to the method, variation in the size of the formed crystal is suppressed, and the position of the crystal is determined by the position of the dissimilar material, so that the positional accuracy of the crystal can be improved, and the deposition surface is set as the insulating material surface. Therefore, there is an advantage that complete insulation and separation can be achieved and the area can be easily increased.

さらに、通常の半導体製造プロセスで形成されるの
で、工程を複雑化することがなく、簡易な製造工程で半
導体基材を作製することができる。
Furthermore, since the semiconductor substrate is formed by a normal semiconductor manufacturing process, the semiconductor substrate can be manufactured by a simple manufacturing process without complicating the process.

第2図は上記本発明の半導体基材を用いたMOS型トラ
ンジスタの概略的断面図である。
FIG. 2 is a schematic sectional view of a MOS transistor using the semiconductor substrate of the present invention.

同図において、11はP型半導体領域であり、第1図に
示した製造工程において、単結晶の形成時にP型不純物
を一緒にドープすることによって、形成することができ
る。12及び13はN型半導体領域であり、それぞれソー
ス,ドレインをなす。9はP型半導体領域11及びN型半
導体領域12,13上に形成されるゲート酸化膜であり、10
はゲート酸化膜9上に形成されたポリシリコン等のゲー
ト電極である。
In the figure, reference numeral 11 denotes a P-type semiconductor region, which can be formed by doping a P-type impurity together at the time of forming a single crystal in the manufacturing process shown in FIG. Reference numerals 12 and 13 denote N-type semiconductor regions, which form a source and a drain, respectively. 9 is a gate oxide film formed on the P-type semiconductor region 11 and the N-type semiconductor regions 12 and 13;
Is a gate electrode such as polysilicon formed on the gate oxide film 9.

本発明によって製造されたMOS型トランジスタは絶縁
基板上に形成され、且つ側壁部がSi3N4膜,ポリシリコ
ンで完全に分離されているために、ラッチアップやα線
障害がない等の長所を有する。
The MOS transistor manufactured according to the present invention is formed on an insulating substrate and has a side wall completely separated by a Si 3 N 4 film and polysilicon, so that there are no latch-ups or α-ray obstructions. Having.

次に、基板1に単結晶を成長させる単結晶成長法につ
いて詳述する。
Next, a single crystal growth method for growing a single crystal on the substrate 1 will be described in detail.

まず、堆積面上に選択的に堆積膜を形成する選択堆積
法について述べる。選択堆積法とは、表面エネルギ、付
着係数、脱離係数、表面拡散速度等という薄膜形成過程
での核形成を左右する因子の材料間での差を利用して、
基板上に選択的に薄膜を形成する方法である。
First, a selective deposition method for selectively forming a deposition film on a deposition surface will be described. The selective deposition method uses the difference between materials, such as surface energy, adhesion coefficient, desorption coefficient, and surface diffusion rate, which influences nucleation during thin film formation.
In this method, a thin film is selectively formed on a substrate.

第3図(A)および(B)は選択堆積法の説明図であ
る。
FIGS. 3A and 3B are explanatory views of the selective deposition method.

まず同図(A)に示すように、基板14上に、基板14と
上記因子の異なる材料から成る薄膜15を所望部分に形成
する。そして、適当な堆積条件によって適当な材料から
成る薄膜の堆積を行うと、薄膜16は薄膜15上にのみ成長
し、基板14上には成長しないという現象を生じさせるこ
とができる。この現象を利用することで、自己整合的に
成形された薄膜16を成長させることができ、従来のよう
なレジストを用いたリソグラフィ工程の省略が可能とな
る。
First, as shown in FIG. 1A, a thin film 15 made of a material having a different factor from that of the substrate 14 is formed on a substrate 14 at a desired portion. When a thin film made of an appropriate material is deposited under an appropriate deposition condition, a phenomenon that the thin film 16 grows only on the thin film 15 and does not grow on the substrate 14 can be caused. By utilizing this phenomenon, the thin film 16 formed in a self-aligned manner can be grown, and a conventional lithography process using a resist can be omitted.

このような選択形成法による堆積を行うことができる
材料としては、たとえば基板14としてSiO2、薄膜15とし
てSi、GaAs、窒化シリコン、そして堆積させる薄膜16と
してSi、W、GaAS、InP等がある。
Materials that can be deposited by such a selective formation method include, for example, SiO 2 as the substrate 14, Si, GaAs, silicon nitride as the thin film 15, and Si, W, GaAS, InP as the thin film 16 to be deposited. .

第4図は、SiO2の堆積面と窒化チリコンの堆積面との
核形成密度の経時変化を示すグラフである。
FIG. 4 is a graph showing the change over time in the nucleation density of the deposition surface of SiO 2 and the deposition surface of silicon nitride.

同グラフが示すように、堆積を開始して間もなくSiO2
上での核形成密度は103cm-2以下で飽和し、20分後でも
その置はほとんど変化しない。
As the graph shows, shortly after the start of deposition, SiO 2
The nucleation density above saturates below 10 3 cm -2 , and its position remains almost unchanged after 20 minutes.

それに対して窒化シリコン(Si3N4)上では、〜4×1
05cm-2で一旦飽和し、それから10分ほど変化しないが、
それ以降は急激に増大する。なお、この測定例では、Si
Cl4ガスをH2ガスで希釈し、圧力175Torr、温度1000℃の
条件下でCVD法により堆積した場合を示している。他にS
iH4、SiH2Cl2、SiHCl3、SiF4等を反応ガスとして用い
て、圧力、温度等を調整することで同様の作用を得るこ
とができる。また、真空蒸着でも可能である。
On the other hand, on silicon nitride (Si 3 N 4 ),
Once saturated at 0 5 cm -2 , then it does not change for about 10 minutes,
After that, it increases rapidly. In this measurement example, Si
This shows a case in which Cl 4 gas is diluted with H 2 gas and deposited by the CVD method under the conditions of a pressure of 175 Torr and a temperature of 1000 ° C. S
A similar effect can be obtained by adjusting pressure, temperature, etc. using iH 4 , SiH 2 Cl 2 , SiHCl 3 , SiF 4 or the like as a reaction gas. Also, vacuum deposition is possible.

この場合、SiO2上の核形成はほとんど問題とならない
が、反応ガス中にHClガスを添加することで、SiO2上で
の核形成を更に抑制し、SiO2上でのSiの堆積を皆無にす
ることができる。
In this case, nucleation on SiO 2 is not a problem, but by adding HCl gas to the reaction gas, nucleation on SiO 2 is further suppressed, and deposition of Si on SiO 2 is completely eliminated. Can be

このような現象は、SiO2および窒化シリコンの材料表
面のSiに対する吸着係数、脱離係数、表面拡散係数等の
差によるところが大きいが、Si原子自身によってSiO2
反応し、蒸気圧が高い一酸化シリコンが生成されること
でSiO2自身がエッチングされ、窒化シリコン上ではこの
ようなエッチング現象は生じないということも選択堆積
を生じさせる原因となっていると考えられる(T.Yoneha
ra,S.Yoshioka,S.Miyazawa Journal of Applied Physic
s53,6839,1982)。
Such a phenomenon is largely due to the difference in the adsorption coefficient, desorption coefficient, surface diffusion coefficient, etc. of the material surface of SiO 2 and silicon nitride with respect to Si, but SiO 2 reacts by the Si atoms themselves and the vapor pressure is high. The generation of silicon oxide etches SiO 2 itself, and the fact that such an etching phenomenon does not occur on silicon nitride is also considered to be a cause of selective deposition (T. Yoneha).
ra, S.Yoshioka, S.Miyazawa Journal of Applied Physic
s53, 6839, 1982).

このように堆積面の材料としてSiO2および窒化シリコ
ンを選択し、堆積材料としてシリコンを選択すれば、同
グラフに示すように十分に大きな核形成密度差を得るこ
とができる。なお、ここでは堆積面の材料としてSiO2
望ましいが、これに限らずSiOxであっても核形成密度差
を得ることができる。
If SiO 2 and silicon nitride are selected as the material of the deposition surface and silicon is selected as the deposition material, a sufficiently large difference in nucleation density can be obtained as shown in the graph. Note that, here, SiO 2 is desirable as the material of the deposition surface, but the present invention is not limited thereto, and a difference in nucleation density can be obtained even with SiOx.

勿論、これらの材料に限定されるものではなく、核形
成密度の差が同グラフで示すように核の密度で102倍以
上であれば十分であり、後に例示するような材料によっ
ても堆積膜の十分な選択形成を行うことができる。
Of course, the invention is not limited to these materials, it is sufficient if 10 2 times or more in a density of nuclei as shown by the difference the graph of nucleation density, also deposited by a material exemplified later film Can be formed selectively.

この核形成密度差を得る他の方法としては、SiO2上に
局所的にSiやN等をイオン注入して過剰にSiやN等を有
する領域を形成してもよい。
As another method of obtaining the difference in nucleation density, a region having excessive Si, N, or the like may be formed by locally implanting ions of Si, N, or the like on SiO 2 .

このような選択堆積法を利用し、堆積面の材料より核
形成密度の十分大きい異種材料を単一の核だけが成長す
るように十分微細に形成することによって、その微細な
異種材料の存在する箇所だけに単結晶を選択的に成長さ
せることができる。
By using such a selective deposition method, a heterogeneous material having a nucleation density sufficiently higher than that of the material on the deposition surface is formed sufficiently fine so that only a single nucleus grows. A single crystal can be selectively grown only at a portion.

なお、単結晶の選択的成長は、堆積面表面の電子状
態、特にダングリングボンドの状態によって決定される
ために、核形成密度の低い材料(たとえばSiO2)はバル
ク材料である必要はなく、任意の材料や基板等の表面の
みに形成されて上記堆積面を成していればよい。
Since the selective growth of a single crystal is determined by the electronic state of the surface of the deposition surface, particularly the state of dangling bonds, a material having a low nucleation density (for example, SiO 2 ) does not need to be a bulk material. What is necessary is just to form the above-mentioned deposition surface by being formed only on the surface of any material or substrate.

第5図(A)〜(D)は、単結晶形成方法の一例を示
す形成工程図であり、第6図(A)および(B)は、第
5図(A)および(D)における基板の斜視図である。
5 (A) to 5 (D) are process charts showing an example of a method for forming a single crystal. FIGS. 6 (A) and 6 (B) show the substrate in FIGS. 5 (A) and 5 (D). It is a perspective view of.

まず、第5図(A)および第6図(A)に示すよう
に、基板17上に、選択堆積を可能にする核形成密度の小
さい薄膜18を形成し、その上に核形成密度の大きい異種
材料を薄く堆積させ、リソグラフィ等によってパターニ
ングすることで異種材料19を十分微細に形成る。ただ
し、基板17の大きさ、結晶構造および組成は任意のもの
でよく、機能素子が形成された基板であってもよい。ま
た、異種材料19とは、上述したように、SiやN等を薄膜
18にイオン注入して形成される過剰にSiやN等を有する
変質領域も含めるものとする。
First, as shown in FIGS. 5 (A) and 6 (A), a thin film 18 having a low nucleation density is formed on a substrate 17, and a thin film 18 having a high nucleation density is formed thereon. A different kind of material 19 is deposited thinly and patterned by lithography or the like to form the different kind of material 19 sufficiently fine. However, the size, crystal structure, and composition of the substrate 17 may be arbitrary, and may be a substrate on which a functional element is formed. As described above, the heterogeneous material 19 is a thin film of Si, N, or the like.
18 also includes an altered region having excess Si, N, etc. formed by ion implantation.

次に、適当な堆積条件によって異種材料21だけに薄膜
材料の単一の核が形成される。すなわち、異種材料19
は、単一の核のみが形成される程度に十分微細に形成す
る必要がある。異種材料19の大きさは、材料の種類によ
って異なるが、数ミクロン以下であればよい。更に、核
は単結晶構造を保ちながら成長し、第5図(B)に示す
ように島状の単結晶粒20となる。島状の単結晶粒20が形
成されるためには、すでに述べたように、薄膜18上で全
く核形成が起こらないように条件を決めることが必要で
ある。
Next, a single nucleus of thin film material is formed only in the dissimilar material 21 by appropriate deposition conditions. That is, different materials 19
Must be formed fine enough to form only a single nucleus. The size of the dissimilar material 19 depends on the type of the material, but may be several microns or less. Further, the nucleus grows while maintaining the single crystal structure, and becomes an island-like single crystal grain 20 as shown in FIG. 5 (B). In order to form the island-shaped single crystal grains 20, it is necessary to determine conditions so that nucleation does not occur at all on the thin film 18, as described above.

島状の単結晶粒20は単結晶構造を保ちながら異種材料
19を中心して更に成長し、同図(C)に示すように薄膜
18全体を覆う。
The island-shaped single crystal grains 20 are made of different materials while maintaining the single crystal structure.
Further growing around 19, a thin film as shown in FIG.
18 Cover the whole.

続いて、エッチング又は研磨によって単結晶21を平坦
化し、第5図(D)および第6図(B)に示すように、
所望の素子を形成することができる単結晶層22が薄膜18
上に形成される。
Subsequently, the single crystal 21 is planarized by etching or polishing, and as shown in FIGS. 5 (D) and 6 (B),
The single crystal layer 22 on which a desired element can be formed
Formed on top.

このように堆積面の材料である薄膜18が基板17上に形
成されているために、支持体となる基板17は任意の材料
を使用することができ、更に基板17に機能素子等が形成
されたものであっても、その上に容易に単結晶層を形成
することができる。
Since the thin film 18, which is the material of the deposition surface, is formed on the substrate 17, any material can be used for the substrate 17 serving as a support, and further, a functional element or the like is formed on the substrate 17. However, a single crystal layer can be easily formed thereon.

なお、上記実施例では、堆積面の材料を薄膜20で形成
したが、選択堆積を可能にする核形成密度の小さい材料
から成る基板をそのまま用いて、単結晶層を同様に形成
してもよい。
In the above embodiment, the material of the deposition surface is formed by the thin film 20. However, a single crystal layer may be similarly formed by using a substrate made of a material having a low nucleation density that enables selective deposition. .

(具体例) 次に、上記例における単結晶層の具体的形成方法を説
明する。
(Specific Example) Next, a specific method for forming the single crystal layer in the above example will be described.

SiO2を薄膜18の堆積材料とする。勿論、石英基板を用
いてもよいし、金属、半導体、磁性体、圧電体、絶縁体
等の任意の基板上に、スパッタ法、CVD法、真空蒸着法
を用いて基板表面にSiO2層を形成してもよい。また、堆
積面材料としてはSiO2が望ましいが、SiOxとしてxの値
を変化させたものでもよい。
SiO 2 is used as a deposition material for the thin film 18. Of course, a quartz substrate may be used, or an arbitrary substrate such as a metal, a semiconductor, a magnetic material, a piezoelectric material, or an insulator may be formed on the substrate surface by sputtering, CVD, or vacuum evaporation to form an SiO 2 layer. It may be formed. Further, SiO 2 is desirable as the material of the deposition surface, but SiO x may be obtained by changing the value of x.

こうして形成されたSiO2層18上に減圧気相成長法によ
って窒化シリコン層(ここではSi3N4層)を異種材料と
して堆積させ、通常のリソグラフィ技術又はX線、電子
線若しくはイオン線を用いたリソグラフィ技術で窒化シ
リコン層をパターニングし、数ミクロン以下、望ましく
は〜1μm以下の微小な異種材料19を形成する。
A silicon nitride layer (here, a Si 3 N 4 layer) is deposited as a dissimilar material on the thus formed SiO 2 layer 18 by a low pressure vapor phase epitaxy method, using a normal lithography technique or X-ray, electron beam or ion beam. The silicon nitride layer is patterned by the conventional lithography technique to form a minute dissimilar material 19 of several microns or less, preferably 〜1 μm or less.

続いて、HClとH2と、SiH2Cl2、SiCl4、SiHCl3、SiF4
若しくはSiH4との混合ガスを用いて上記基板17上にSiを
選択的に成長させる。その際の基板温度は700〜1100
℃、圧力は約100Torrである。
Subsequently, HCl and H 2 , SiH 2 Cl 2 , SiCl 4 , SiHCl 3 , SiF 4
Alternatively, Si is selectively grown on the substrate 17 by using a mixed gas with SiH 4 . The substrate temperature at that time is 700-1100
C, pressure is about 100 Torr.

数十分程度の時間で、SiO2上の窒化シリコンの微細な
異種材料19を中心として、単結晶のSiの粒20が成長し、
最適の成長条件とすることで、その大きさは数十μm以
上に成長する。
In a few tens of minutes, single-crystal Si grains 20 grow, centering on fine dissimilar material 19 of silicon nitride on SiO 2 ,
Under optimal growth conditions, the size grows to several tens of μm or more.

続いて、SiとSiO2との間にエッチング速度差がある反
応性イオンエッチング(RIE)によって、Siのみをエッ
チングして平坦化することで、粒径制御された多結晶シ
リコン層が形成され、更に粒界部分を除去して島状の単
結晶シリコン層22が形成される。なお、単結晶21の表面
の凹凸が大きい場合は、機械的研磨を行った後にエッチ
ングを行う。
Subsequently, only Si is etched and flattened by reactive ion etching (RIE) having an etching rate difference between Si and SiO 2 , thereby forming a polycrystalline silicon layer with a controlled grain size. Further, the grain boundary portion is removed to form an island-shaped single crystal silicon layer 22. If the surface of the single crystal 21 has large irregularities, etching is performed after mechanical polishing.

このようにして形成された大きさ数十μm以上で粒界
を含まない単結晶シリコン層22に、電界効果トランジス
タを形成する。単結晶シリコンウエハに形成したものに
劣らない特性を示した。
A field-effect transistor is formed on the single-crystal silicon layer 22 having a size of several tens μm or more and containing no grain boundaries. The characteristics were not inferior to those formed on a single crystal silicon wafer.

また、隣接する単結晶シリコン層22とはSiO2によって
電気的に分離されているために、相補型電界効果トラン
ジスタ(C−MOS)を構成しても、相互の干渉がない。
また、素子の活性相の厚さが、Siウエハを用いた場合よ
り薄いために、放射線を照射された時に発生するウエハ
内の電荷による誤動作がなくなる。更に、寄生容量が低
下するために、素子の高速化が図れる。また、任意の基
板が使用できるために、Siウエハを用いるよりも、大面
積基板上に単結晶層を低コストで形成することができ
る。更に、他の半導体、圧電体、誘電体等の基板上にも
単結晶層を形成できるために、多機能の三次元集積回路
を実現することができる。
Further, since the adjacent single crystal silicon layer 22 is electrically separated by SiO 2 , there is no mutual interference even if a complementary field effect transistor (C-MOS) is formed.
In addition, since the thickness of the active phase of the device is smaller than that in the case where a Si wafer is used, a malfunction due to electric charges in the wafer generated when radiation is applied is eliminated. Further, since the parasitic capacitance is reduced, the speed of the device can be increased. Further, since an arbitrary substrate can be used, a single crystal layer can be formed on a large-area substrate at a lower cost than when a Si wafer is used. Furthermore, since a single crystal layer can be formed over another substrate such as a semiconductor, a piezoelectric substance, or a dielectric substance, a multifunctional three-dimensional integrated circuit can be realized.

(窒化シリコンの組成) これまで述べてきたような堆積面材料と異種材料との
十分な核形成密度差を得るには、Si3N4に限定されるも
のではなく、窒化シリコンの組成を変化させたものでも
よい。
(Silicon nitride composition) In order to obtain a sufficient difference in nucleation density between the deposition surface material and the dissimilar material as described above, the composition of silicon nitride is not limited to Si 3 N 4 but is changed. It may be made to be.

RFプラズマ中でSiH4ガスとNH3ガスとを分解させて低
温で窒化シリコン膜を形成するプラズマCVD法では、SiH
4ガスとNH3ガスとの流量比を変化させることで、堆積す
る窒化シリコン膜のSiとNの組成比を大幅に変化させる
ことができる。
In a plasma CVD method in which a SiN 4 gas and an NH 3 gas are decomposed in an RF plasma to form a silicon nitride film at a low temperature, SiH 4 is used.
By changing the flow ratio of the 4 gas and the NH 3 gas, the composition ratio of Si and N of the silicon nitride film to be deposited can be changed greatly.

第7図は、SiH4のNH3の流量比と形成された窒化シリ
コン膜中のSiおよびNの組成比との関係を示したグラフ
である。
FIG. 7 is a graph showing the relationship between the flow ratio of NH 3 in SiH 4 and the composition ratio of Si and N in the formed silicon nitride film.

この時の堆積条件は、RF出力175W、基板温度380℃で
あり、SiH4ガス流量を300cc/minに固定し、NH3ガスの流
量を変化させた。同グラフに示すようにNH3/SiH4のガス
流量比を4〜10へ変化させると、窒化シリコン膜中のSi
/N比は1.1〜0.58に変化することがオージェ電子分光法
によって明らかとなった。
The deposition conditions at this time were an RF output of 175 W and a substrate temperature of 380 ° C., and the flow rate of NH 3 gas was changed while the flow rate of SiH 4 gas was fixed at 300 cc / min. As shown in the graph, when the gas flow ratio of NH 3 / SiH 4 was changed from 4 to 10, Si in the silicon nitride film was changed.
Auger electron spectroscopy revealed that the / N ratio varied from 1.1 to 0.58.

また、減圧CVD法でSiH2Cl2ガスとNH3ガスとを導入
し、0.3Torrの減圧下、温度約800℃の条件で形成した窒
化シリコン膜の組成は、ほぼ化学量論比であるSi3N4(S
i/N=0.75)に近いものであった。
In addition, the composition of a silicon nitride film formed under a reduced pressure of 0.3 Torr and a temperature of about 800 ° C. by introducing a SiH 2 Cl 2 gas and an NH 3 gas by a reduced pressure CVD method is almost stoichiometric. 3 N 4 (S
i / N = 0.75).

また、SiをアンモニアあるいはN2中で約1200℃で熱処
理すること(熱窒化法)で形成される窒化シリコン膜
は、その形成方法が熱平衡下で行われるために、更に化
学量論非に近い組成を得ることができる。
In addition, a silicon nitride film formed by heat-treating Si at about 1200 ° C. in ammonia or N 2 (thermal nitridation method) has a stoichiometric non-stoichiometry because the formation method is performed under thermal equilibrium. A composition can be obtained.

以上の様に種々の方法で形成した窒化シリコンをSiの
核形成密度がSiO2より高い堆積面材料として用いて上記
Siの核を成長させると、その組成比により核形成密度に
差が生じる。
Using silicon nitride formed by various methods as described above as a deposition surface material with a higher nucleation density of Si than SiO 2
When a Si nucleus is grown, the composition ratio causes a difference in nucleation density.

第8図は、Si/N組成比と核形成密度との関係を示すグ
ラフである。
FIG. 8 is a graph showing the relationship between the Si / N composition ratio and the nucleation density.

同グラフに示すように、窒化シリコン膜の組成を変化
させることで、その上に成長するSiの核形成密度は大幅
に変化する。この時の核形成条件は、SiCl4ガスを175To
rrに減圧し、1000℃でH2と反応させてSiを生成させる。
As shown in the graph, by changing the composition of the silicon nitride film, the nucleation density of Si grown thereon changes significantly. Nucleation conditions at this time, 175To a SiCl 4 gas
The pressure is reduced to rr, and reacted with H 2 at 1000 ° C. to produce Si.

このように窒化シリコンの組成によって核形成密度が
変化する現象は、単一の核を成長させる程度に十分微細
に形成される異種材料としての窒化シリコンの大きさに
影響を与える。すなわち、核形成密度が大きい組成を有
する窒化シリコンは、非常に微細に形成しない限り、単
一の核を形成することができない。
Such a phenomenon that the nucleation density changes depending on the composition of silicon nitride affects the size of silicon nitride as a dissimilar material formed sufficiently finely to grow a single nucleus. That is, silicon nitride having a composition with a high nucleation density cannot form a single nucleus unless formed very finely.

したがって、核形成密度と、単一の核が選択できる最
適な窒化シリコンの大きさとを選択する必要がある。た
とえば〜105cm-2の核形成密度を得る堆積条件では、窒
化シリコンの大きさは約4μm以下であれば単一の核を
選択できる。
Therefore, it is necessary to select the nucleation density and the optimal silicon nitride size from which a single nucleus can be selected. For example, under the deposition conditions to obtain a nucleation density of about 10 5 cm −2, a single nucleus can be selected if the size of silicon nitride is about 4 μm or less.

(イオン注入による異種材料の形成) Siに対して核形成密度差を実現する方法として、核形
成密度の低い堆積面材料であるSiO2の表面に局所的にS
i,N,P,B,F,Ar,He,C,As,Ga,Ge等をイオン注入してSiO2
堆積面に変質領域を形成し、この変質領域を核形成密度
の高い堆積面材料としても良い。
As a method for realizing nucleation density difference to Si (formation of different types of materials by ion implantation), the SiO 2 surface is low deposition surface material having a nucleation density locally S
i, N, P, B, F, Ar, He, C, As, Ga, and Ge, such as ion implantation to form an affected region in the deposition surface of the SiO 2, high deposition surface of nucleation density The affected region Good as a material.

例えば、SiO2表面をレジストで多い、所望の箇所を露
光、現像、溶解させてSiO2表面を部分的に表出させる。
For example, often the SiO 2 surface with a resist, exposing the desired portions, development, dissolved the SiO 2 surface partially to expose it.

続いて、SiF4ガスをソースガスとして用い、Siイオン
を10keVで1×1016〜1×1018cm-2の密度でSiO2表面に
打込む。これによる投影飛程は114Åであり、SiO2表面
ではSi濃度が〜1022cm-3に達する。SiO2はもともと非晶
質であるために、Siイオンを注入した領域も非晶質であ
る。
Subsequently, using SiF 4 gas as a source gas, Si ions are implanted into the SiO 2 surface at 10 keV at a density of 1 × 10 16 to 1 × 10 18 cm −2 . As a result, the projection range is 114 °, and the Si concentration on the SiO 2 surface reaches 1010 22 cm −3 . Since SiO 2 is originally amorphous, the region into which Si ions are implanted is also amorphous.

なお、変質領域を形成するには、レジストをマスクと
してイオン注入を行うこともできるが、集束イオンビー
ム技術を用いて、レジストマスクを使用せずに絞られた
SiイオンをSiO2表面に注入してもよい。
In order to form the altered region, ion implantation can be performed using a resist as a mask, but the focused ion beam technique was used to narrow down the area without using a resist mask.
Si ions may be implanted into the SiO 2 surface.

こうしてイオン注入を行った後、レジストを剥離する
ことで、SiO2面にSiが過剰な変質領域が形成される。こ
のような変質領域が形成されたSiO2堆積面にSiを気相成
長させる。
After ion implantation in this manner, the resist is peeled off to form a deteriorated region in which Si is excessive on the SiO 2 surface. Si is vapor-phase grown on the SiO 2 deposition surface where such altered regions are formed.

第9図は、Siイオンの注入量と核形成密度との関係を
示すグラフである。
FIG. 9 is a graph showing the relationship between the implantation amount of Si ions and the nucleation density.

同グラフに示すように、Si+注入量が多い程、核形成
密度が増大することがわかる。
As shown in the graph, it can be seen that the nucleation density increases as the Si + implantation amount increases.

したがって、変質領域を十分微細に形成することで、
この変質領域を異種材料としてSiの単一の核を成長させ
ることができ、上述したように単結晶を成長させること
ができる。
Therefore, by forming the altered region sufficiently fine,
Using this altered region as a dissimilar material, a single nucleus of Si can be grown, and a single crystal can be grown as described above.

なお、変質領域を単一の核が成長する程度に十分微細
に形成することは、レジストのパターニングや、集束イ
オンビームのビームを絞ることによって容易に達成され
る。
It is to be noted that the formation of the altered region sufficiently fine enough to grow a single nucleus can be easily achieved by patterning a resist or narrowing a focused ion beam.

(CVD以外のSi堆積方法) Siの選択核形成によって単結晶を成長させるには、CV
D法だけではなく、Siを真空中(<10-6Torr)で電子銃
により蒸発させ、加熱した基板に堆積させる方法も用い
られる。特に、超高真空中(<10-9Torr)で蒸着を行う
MBE(Mlecular Beam Epitaxy)法では、基板温度900℃
以上でSiビームとSiO2が反応を始め、SiO2上でのSiの核
形成は皆無になることが知られている(T.Yonehara,S,Y
oshioka and S.Miyazawa Journal of Applied Physics5
3,10,p6838,1983)。
(Si deposition methods other than CVD) In order to grow single crystals by selective nucleation of Si, CV
In addition to the D method, a method in which Si is evaporated by an electron gun in a vacuum (<10 −6 Torr) and deposited on a heated substrate is also used. In particular, deposition is performed in ultra-high vacuum (<10 -9 Torr)
In MBE (Mlecular Beam Epitaxy) method, substrate temperature is 900 ℃
It is known that the Si beam and SiO 2 begin to react as described above, and there is no Si nucleation on SiO 2 (T.Yonehara, S, Y
oshioka and S. Miyazawa Journal of Applied Physics5
3,10, p6838,1983).

この現象を利用してSiO2上に点在させた微小な窒化シ
リコンに完全な選択性をもってSiの単一の核を形成し、
そこに単結晶Siを成長させることができた。この時の堆
積条件は、真空度10-8Torr以下、Siビーム強度9.7×10
14atoms/cm2・sec、基板温度900℃〜1000℃であった。
Utilizing this phenomenon, a single nucleus of Si is formed with perfect selectivity in minute silicon nitride scattered on SiO 2 ,
Single crystal Si could be grown there. The deposition conditions at this time were as follows: vacuum degree 10 −8 Torr or less, Si beam intensity 9.7 × 10
14 atoms / cm 2 · sec, and the substrate temperature was 900 ° C. to 1000 ° C.

この場合、SiO2+Si→2SiO↑という反応により、SiO
という蒸気圧の著しく高い反応生成物が形成され、この
蒸発によるSiO2自身のSiによるエッチングが生起してい
る。
In this case, the reaction of SiO 2 + Si → 2SiO ↑
Thus, a reaction product having a remarkably high vapor pressure is formed, and the SiO 2 itself is etched by Si due to the evaporation.

これに対して、窒化シリコン上では上記エッチング現
象は起こらず、核形成、そして堆積が生じている。
On the other hand, the above etching phenomenon does not occur on silicon nitride, and nucleation and deposition occur.

したがって、核形成密度の高い堆積面材料としては、
窒化シリコン以外に、タンタル酸化物(Ta2O5)、窒化
シリコン酸化物(SiON)等を使用しても同様の効果を得
ることができる。すなわち、これらの材料を微小形成し
て上記異種材料とすることで、同様に単結晶を成長させ
ることができる。
Therefore, as a deposition surface material with a high nucleation density,
Similar effects can be obtained by using tantalum oxide (Ta 2 O 5 ), silicon nitride oxide (SiON), or the like in addition to silicon nitride. That is, a single crystal can be similarly grown by minutely forming these materials to be the above-mentioned different materials.

以上詳細に説明した単結晶成長法によって、基板に単
結晶を形成することができる。
A single crystal can be formed on a substrate by the single crystal growth method described in detail above.

[発明の効果] 以上詳細に説明したように、 本願発明の半導体基材の製造方法によれば、堆積面上
に複数の結晶を形成する工程と、形成した複数の結晶の
間に絶縁領域を形成する工程とを設けたことにより、簡
易な工程で、結晶間の絶縁性を向上させることができ、
電気的に完全に分離された回路素子を形成することがで
きる。
[Effects of the Invention] As described above in detail, according to the method of manufacturing a semiconductor substrate of the present invention, a step of forming a plurality of crystals on a deposition surface and forming an insulating region between the formed crystals. By providing the step of forming, it is possible to improve the insulation between crystals in a simple process,
A completely electrically isolated circuit element can be formed.

なお、前記複数の結晶が、堆積面に、該堆積面の材料
より核形成密度が十分大きく、かつ単一の核だけが成長
する程度に十分微細な複数の異種材料が設けられ、該異
種材料に成長した単一の核を成長させて形成した結晶で
あれば、形成される結晶の大きさのバラツキを抑え、ま
た結晶の位置が異種材料の位置で決められるので、結晶
の位置精度を向上させることができ、堆積面を絶縁材料
面とすることができるので、完全な絶縁分離が可能とな
り、大面積化も容易となる。
The plurality of crystals are provided on the deposition surface with a plurality of different materials having a nucleation density sufficiently higher than that of the material on the deposition surface and fine enough to grow only a single nucleus. In the case of crystals formed by growing a single nucleus that has grown in the same way, the variation in the size of the formed crystal is suppressed, and the position of the crystal is determined by the position of the dissimilar material, improving the positional accuracy of the crystal Since the deposition surface can be an insulating material surface, complete insulation separation is possible, and the area can be easily increased.

また、製造工程に、堆積面上に形成した複数の結晶の
表面及びこの複数の結晶間の堆積面に絶縁層を形成する
工程と、 複数の結晶を平坦化して、結晶面を露出させる工程
と、 この露出させた結晶面に、絶縁層上に形成される絶縁
性堆積材料に関して、前記絶縁層より核形成密度が十分
小さい材料からなる表面層を形成する工程と、 前記絶縁層と前記表面層との核形成密度の差により、
選択的に絶縁層上に絶縁性堆積材料を堆積させる工程
と、 を設ければ、簡易な製造方法で、基盤の上面を超えて堆
積される結晶を除去することができ、且つ結晶基材の表
面を平坦化して形成できるので、この結晶基材を用いて
回路素子を形成する場合の微細加工を高精度に形成する
ことができ、集積化が容易となる。
In the manufacturing process, a step of forming an insulating layer on a surface of the plurality of crystals formed on the deposition surface and a deposition surface between the plurality of crystals; a step of flattening the plurality of crystals to expose the crystal surface; Forming, on the exposed crystal face, a surface layer made of a material having a nucleation density sufficiently smaller than that of the insulating layer with respect to the insulating deposition material formed on the insulating layer; and the insulating layer and the surface layer. Due to the difference in nucleation density with
Selectively depositing an insulative deposition material on the insulating layer, if provided, it is possible to remove crystals deposited over the upper surface of the substrate by a simple manufacturing method, and Since the surface can be flattened, fine processing when forming a circuit element using this crystal base material can be performed with high precision, and integration can be facilitated.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A)〜(D)は、本発明による半導体基材の製
造方法の一実施例の製造工程を示す概略的断面図であ
る。 第2図は本発明の半導体基材を用いたMOS型トランジス
タの概略的断面図である。 第3図(A)および(B)は選択堆積法の説明図であ
る。 第4図は、SiO2の堆積面と窒化シリコンの堆積面との核
形成密度の経時変化を示すグラフである。 第5図(A)〜(D)は、単結晶形成方法の一例を示す
形成工程図である。 第6図(A)および(B)は、第5図(A)および
(D)における基板の斜視図である。 第7図は、SiH4とNH3の流量比と形成された窒化シリコ
ン膜中のSiおよびNの組成比との関係を示したグラフで
ある。 第8図は、Si/N組成比と核形成密度との関係を示すグラ
フである。 第9図は、Siイオンの注入量と核形成密度との関係を示
すグラフである。 1……基板 2,5……Si3N4膜 3……単結晶 4……表面酸化層 6……SiO2酸化膜 7……ポリシリコン
1 (A) to 1 (D) are schematic cross-sectional views showing manufacturing steps of one embodiment of a method for manufacturing a semiconductor substrate according to the present invention. FIG. 2 is a schematic sectional view of a MOS transistor using the semiconductor substrate of the present invention. FIGS. 3A and 3B are explanatory views of the selective deposition method. FIG. 4 is a graph showing the change over time in the nucleation density of the deposition surface of SiO 2 and the deposition surface of silicon nitride. 5 (A) to 5 (D) are formation process diagrams showing an example of a single crystal formation method. 6 (A) and (B) are perspective views of the substrate in FIGS. 5 (A) and (D). FIG. 7 is a graph showing the relationship between the flow ratio of SiH 4 and NH 3 and the composition ratio of Si and N in the formed silicon nitride film. FIG. 8 is a graph showing the relationship between the Si / N composition ratio and the nucleation density. FIG. 9 is a graph showing the relationship between the implantation amount of Si ions and the nucleation density. 1 ...... substrate 2, 5 ...... Si 3 N 4 film 3 ...... monocrystalline 4 ...... surface oxide layer 6 ...... SiO 2 oxide film 7 ...... polysilicon

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】核形成密度の小さい表面を有する基体の前
記表面に、基体の材料および成長させるべき結晶のいず
れとも異なり、かつ基体表面の核形成密度よりも大きい
核形成密度を有する材料から成り、成長して単結晶とな
る単一核が形成されるのに充分小さい4μm以下の大き
さを有する領域を複数形成する工程と、 前記基体上に原料ガスを供給して成長して単結晶となる
単一核を前記領域上に形成する工程と、 引き続き前記単一核より単結晶を成長させ、基体表面に
複数の単結晶を離散的に形成する工程と、 前記基体表面および複数の単結晶上に絶縁層を形成する
工程と、 前記複数の単結晶を平坦化して単結晶上の絶縁層を除去
する工程と、 除去されずに残った基体表面上の絶縁層上に絶縁性材料
を選択的に堆積させる工程と、を有することを特徴とす
る半導体基材の製造方法。
1. The method according to claim 1, wherein the surface of the substrate having a surface having a low nucleation density comprises a material having a nucleation density which is different from both the material of the substrate and the crystal to be grown and which is higher than the nucleation density of the substrate surface. Forming a plurality of regions having a size of 4 μm or less that are small enough to form a single nucleus that grows into a single crystal; and Forming a single nucleus on the region, continuously growing a single crystal from the single nucleus, and discretely forming a plurality of single crystals on the surface of the base; and a surface of the base and the plurality of single crystals. Forming an insulating layer thereon; flattening the plurality of single crystals to remove the insulating layer on the single crystal; selecting an insulating material on the remaining insulating layer on the surface of the substrate remaining without being removed. Depositing selectively. A method of manufacturing a semiconductor substrate, comprising:
JP62044104A 1987-02-28 1987-02-28 Manufacturing method of semiconductor substrate Expired - Fee Related JP2651145B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62044104A JP2651145B2 (en) 1987-02-28 1987-02-28 Manufacturing method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62044104A JP2651145B2 (en) 1987-02-28 1987-02-28 Manufacturing method of semiconductor substrate

Publications (2)

Publication Number Publication Date
JPS63213336A JPS63213336A (en) 1988-09-06
JP2651145B2 true JP2651145B2 (en) 1997-09-10

Family

ID=12682305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62044104A Expired - Fee Related JP2651145B2 (en) 1987-02-28 1987-02-28 Manufacturing method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2651145B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669024B2 (en) * 1984-11-08 1994-08-31 富士通株式会社 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPS63213336A (en) 1988-09-06

Similar Documents

Publication Publication Date Title
JP2516604B2 (en) Method for manufacturing complementary MOS integrated circuit device
US5269876A (en) Process for producing crystal article
US5236546A (en) Process for producing crystal article
US5422302A (en) Method for producing a three-dimensional semiconductor device
JPH0812906B2 (en) Method for manufacturing photoelectric conversion device
US4800527A (en) Semiconductor memory device
US4999313A (en) Preparation of a semiconductor article using an amorphous seed to grow single crystal semiconductor material
JP2596547B2 (en) Solar cell and method of manufacturing the same
US5086326A (en) Photoelectric conversion device
JP2505754B2 (en) Method for manufacturing photoelectric conversion device
JP2654055B2 (en) Manufacturing method of semiconductor substrate
JP2695413B2 (en) Manufacturing method of crystal substrate
JP2651144B2 (en) Manufacturing method of crystal substrate
US5070034A (en) Process for producing a semiconductor memory device
JP2900588B2 (en) Crystal article forming method
JP2651145B2 (en) Manufacturing method of semiconductor substrate
JP2515301B2 (en) Method for manufacturing semiconductor device
JPH04373121A (en) Manufacture of crystal base material
JP2609602B2 (en) Electron emitting device and method of manufacturing the same
JP2651146B2 (en) Crystal manufacturing method
JP2525773B2 (en) Semiconductor device and manufacturing method thereof
JPH04162515A (en) Manufacture of crystal base material
JPH0799762B2 (en) Semiconductor memory device
JP2592832B2 (en) Crystal formation method
JPS63239979A (en) Photosensor and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees