JP2737152B2 - SOI forming method - Google Patents

SOI forming method

Info

Publication number
JP2737152B2
JP2737152B2 JP63119923A JP11992388A JP2737152B2 JP 2737152 B2 JP2737152 B2 JP 2737152B2 JP 63119923 A JP63119923 A JP 63119923A JP 11992388 A JP11992388 A JP 11992388A JP 2737152 B2 JP2737152 B2 JP 2737152B2
Authority
JP
Japan
Prior art keywords
substrate
amorphous
layer
crystal
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63119923A
Other languages
Japanese (ja)
Other versions
JPH01289240A (en
Inventor
博志 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP63119923A priority Critical patent/JP2737152B2/en
Publication of JPH01289240A publication Critical patent/JPH01289240A/en
Application granted granted Critical
Publication of JP2737152B2 publication Critical patent/JP2737152B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTFTあるいは3次元ICなどを製造するためのS
OIの形成方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to an S-port for manufacturing a TFT or a three-dimensional IC.
The present invention relates to a method for forming an OI.

〔従来の技術〕[Conventional technology]

従来のSOI形成法としては、インターナショナル・エ
レクトロン・デバイス・ミーティング(IEDM)1987,P.5
36に記載されているT.Maekawaらの方法がある。この従
来の技術は、シリコン基板表面のSiO2絶縁膜上にシリコ
ン単結晶層を形成するもので、手順として、SiO2絶縁膜
上に減圧CVD法で多結晶シリコン層を形成した後、シリ
コンイオンを打ち込んで非晶質化し、フォトリソ法で非
晶質の島を形成してから、固相成長法により再結晶化し
た後、シリコン単結晶層をエピタキシャル成長してい
る。
Conventional SOI formation methods include the International Electron Device Meeting (IEDM) 1987, p.
36, T. Maekawa et al. In this conventional technique, a silicon single crystal layer is formed on a SiO 2 insulating film on the surface of a silicon substrate, and as a procedure, a polycrystalline silicon layer is formed on the SiO 2 insulating film by a low-pressure CVD method, and then a silicon ion layer is formed. To form an amorphous island by a photolithographic method, and then recrystallized by a solid phase growth method, and thereafter, a silicon single crystal layer is epitaxially grown.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、前述の従来技術によるとSOI形成法には次に
列記するようないくつかの問題点がある。
However, according to the above-mentioned prior art, the SOI forming method has some problems as listed below.

(1) 堆積した多結晶シリコンを非晶質化するのにシ
リコンのイオン注入法を用いているが、イオン注入法は
スループットが悪く、装置が高価であるため、製造コス
トが大きくなってしまう。また注入イオンが下地基板に
与えるダメージが大きく、下地基板に形成してあるデバ
イスに悪影響を与えるという問題点がある。
(1) Although the ion implantation method of silicon is used to amorphize the deposited polycrystalline silicon, the ion implantation method has a low throughput and an expensive apparatus, so that the manufacturing cost increases. Further, there is a problem that the implanted ions cause a large damage to the underlying substrate, which adversely affects devices formed on the underlying substrate.

(2) 非晶質化したシリコン層をフォト工程で島状に
形成しているが、工程数が増えることや、フォト工程に
よって残された非晶質層が汚染され、島状結晶の品質が
低下してしまう問題点がある。
(2) The amorphous silicon layer is formed in an island shape by a photo process. However, the number of processes is increased, and the amorphous layer left by the photo process is contaminated, and the quality of the island crystal is reduced. There is a problem that it decreases.

(3) 島状の非晶質層の膜厚が厚く、一つの島に含ま
れるシリコン原子数が多いため、結晶化するのに長時間
のアニールを要する。
(3) Since the thickness of the island-shaped amorphous layer is large and the number of silicon atoms contained in one island is large, annealing for a long time is required for crystallization.

(4) イオン注入工程およびフォトリソ工程が必要で
あるため、ガラス基板などの大型基板を使用するのが困
難である。
(4) Since an ion implantation step and a photolithography step are required, it is difficult to use a large substrate such as a glass substrate.

ここに列記した問題点はSOIの結晶性および製造コス
トに係る重要な課題である。そこで本発明は、これらの
問題点を解決するためのもので、その目的とするところ
は、SOIの結晶性が良好で、しかも大面積に均一に製造
コストを安価に作製できるSOIの形成法を提供するとこ
ろにある。
The problems listed here are important issues related to the crystallinity and manufacturing cost of SOI. Therefore, the present invention is intended to solve these problems, and an object of the present invention is to provide a method for forming an SOI that has good crystallinity of the SOI and that can be uniformly manufactured over a large area at a low manufacturing cost. To provide.

〔課題を解決するための手段〕[Means for solving the problem]

本発明のSOI形成方法は、絶縁性基板に所定のピッチ
でトレンチを形成する工程と、該トレンチ内に非晶質シ
リコンを堆積する工程と、該非晶質シリコンをアニール
して該トレンチ内に単結晶シリコン種を形成する工程
と、該単結晶シリコン種を結晶成長させてエピタキシャ
ル層を形成する工程とを有することを特徴とする。
The SOI forming method of the present invention includes a step of forming trenches at a predetermined pitch in an insulating substrate, a step of depositing amorphous silicon in the trenches, and a step of annealing the amorphous silicon to form a single piece in the trenches. The method is characterized by including a step of forming a crystalline silicon seed and a step of forming an epitaxial layer by crystal-growing the single-crystal silicon seed.

本発明のSOI形成方法は、該非晶質シリコンの原子の
表面マイグレーション長がトレンチ間のピッチよりも大
きいことを特徴とする。
The SOI forming method of the present invention is characterized in that the surface migration length of the atoms of the amorphous silicon is larger than the pitch between the trenches.

〔実施例〕〔Example〕

本発明を実施例に基づきさらに詳述する。 The present invention will be described in more detail based on examples.

(参考例) 第1図(a)〜(d)は本発明の参考例を説明するた
めのもので、Si基板表面のSiO2層上に単結晶Si層を形成
するというSiのSOI形成法の各工程途中の基板の断面概
略図を示したものである。第1図(a)は前準備でのSi
基板の断面概略図である。Si基板101の表面全体に絶縁
体であるSiO2層102を具備し絶縁性基板を構成してい
る。SiO2層102はSi基板を熱酸化して形成し、その膜厚
は約5000Åである。SiO2層は熱酸化法の他にCVD法やス
パッタ法などを利用して形成しても良い。第1図(b)
は非晶質Si膜を堆積した後のSi基板の断面概略図であ
り、SiO2層102の表面に非晶質Si膜103を形成している。
非晶質Si膜103はSi基板を250℃に加熱した状態で、モノ
シラン(SiH4)ガスをプラズマ分解して堆積させる。非
晶質Si膜103の表面は凹凸があり、平均の膜厚は120Åで
ある。また、非晶質半導体層の膜厚が200Å以下とすれ
ばよい。非晶質Si膜の形成法にはプラズマCVD法以外に
熱CVD法あるいはスパッタ法などがある。第1図(c)
は前述の非晶質Si膜の堆積工程に続いて行なわれる非晶
質Siの単結晶化工程の後の断面概略図である。単結晶化
の工程は基板を不活性雰囲気中に置き、高温に加熱する
もので、非晶質状態のSiにエネルギーを与えてマイグレ
ーション,原子間結合あるいは凝集を促進させる工程で
ある。本実施例においては、基板をN2雰囲気中で600℃
以上に保ち、5時間以上のアニールを施すことで第1図
(c)に示すようにSiO2層102表面に単結晶Si種104が形
成された。単結晶Si種が部分的に凝集して形成されてお
り、単結晶Si種間の平均的な距離は約2μmであった。
個々の単結晶Si種はX線回折の結果、(111)方向に優
先的に配向した単結晶であった。この単結晶化工程でSi
原子に与えるエネルギーは熱エネルギーの他に、前述の
繕晶化を促進させる光エネルギーや粒子エネルギーなど
が考えられる。すなわち、非晶質Si膜にエキシマレーザ
などの紫外光を照射する工程を単結晶化工程に採用して
も良い。第1図(d)は前述の非晶質Siの単結晶工程に
続いて行なわれる単結晶Siのエピタキシャル成長工程後
の断面概略図である。単結晶Siのエピキシャル成長は第
1図(c)に示した基板を成長温度1100℃に加熱し、ジ
クロルシラン(SiH2Cl2)ガスを導入して熱分解CVD法に
より行なう。反応管内圧力は30Torrに設定して、20分間
エピタキシャル成長を行なったところ、第1図(d)に
示すようにSiO2層102の表面全面にSiエピタキシャル層1
05が形成された。このSiエピタキシャル層の膜厚は約3
μmであり、横方向のグレインサイズは約2μmであっ
た。X線回折の結果、エピタキシャル層は(111)方向
に配向している。このエピタキシャル層を用いて薄膜ト
ランジスタ(TFT)を作製し、電界移動度を測定したと
ころ、室温で電子移動度が190cm2/V・Sであつた。この
値は多結晶Si層を用いたTFTのものに比べると1桁以上
良好な値である。
(Reference Example) FIGS. 1 (a) to 1 (d) are for explaining a reference example of the present invention, and a method of forming an SOI of Si by forming a single crystal Si layer on a SiO 2 layer on the surface of a Si substrate. 3 is a schematic cross-sectional view of the substrate in the middle of each step of FIG. FIG. 1 (a) shows the Si in the preparation.
FIG. 3 is a schematic sectional view of a substrate. The entire surface of a Si substrate 101 is provided with an SiO 2 layer 102 as an insulator to constitute an insulating substrate. The SiO 2 layer 102 is formed by thermally oxidizing a Si substrate, and has a thickness of about 5000 °. The SiO 2 layer may be formed using a CVD method, a sputtering method, or the like in addition to the thermal oxidation method. Fig. 1 (b)
FIG. 3 is a schematic cross-sectional view of the Si substrate after an amorphous Si film is deposited, and an amorphous Si film 103 is formed on the surface of the SiO 2 layer 102.
The amorphous Si film 103 is deposited by subjecting a monosilane (SiH 4 ) gas to plasma decomposition while the Si substrate is heated to 250 ° C. The surface of the amorphous Si film 103 has irregularities, and the average thickness is 120 °. Further, the thickness of the amorphous semiconductor layer may be 200 ° or less. As a method of forming an amorphous Si film, there are a thermal CVD method and a sputtering method other than the plasma CVD method. Fig. 1 (c)
FIG. 4 is a schematic cross-sectional view after an amorphous Si single crystallization step performed following the above-described amorphous Si film deposition step. The single crystallization process is a process in which a substrate is placed in an inert atmosphere and heated to a high temperature, and the energy is applied to amorphous Si to promote migration, interatomic bonding or aggregation. In this embodiment, the substrate is heated to 600 ° C. in an N 2 atmosphere.
By keeping the above conditions and performing annealing for 5 hours or more, single-crystal Si seeds 104 were formed on the surface of the SiO 2 layer 102 as shown in FIG. 1C. The single-crystal Si seeds were partially aggregated and formed, and the average distance between the single-crystal Si seeds was about 2 μm.
As a result of X-ray diffraction, each single-crystal Si seed was a single crystal preferentially oriented in the (111) direction. In this single crystallization process, Si
The energy given to the atoms may be, for example, light energy or particle energy that promotes the above-mentioned recrystallization, in addition to heat energy. That is, a step of irradiating the amorphous Si film with ultraviolet light such as an excimer laser may be adopted as the single crystallization step. FIG. 1 (d) is a schematic cross-sectional view after a single crystal Si epitaxial growth step performed subsequent to the above-described amorphous Si single crystal step. The epitaxial growth of single crystal Si is performed by a thermal decomposition CVD method by heating the substrate shown in FIG. 1 (c) to a growth temperature of 1100 ° C., introducing dichlorosilane (SiH 2 Cl 2 ) gas. When the pressure in the reaction tube was set to 30 Torr and epitaxial growth was performed for 20 minutes, the Si epitaxial layer 1 was formed over the entire surface of the SiO 2 layer 102 as shown in FIG.
05 was formed. The thickness of this Si epitaxial layer is about 3
μm and the lateral grain size was about 2 μm. As a result of X-ray diffraction, the epitaxial layer is oriented in the (111) direction. A thin film transistor (TFT) was manufactured using this epitaxial layer, and the electric field mobility was measured. As a result, the electron mobility was 190 cm 2 / V · S at room temperature. This value is one or more orders of magnitude better than that of a TFT using a polycrystalline Si layer.

(実施例) 第2図(a)〜(d)は本発明の実施例を説明するた
めのもので、石英基板表面に形成されたトレンチ内に単
結晶Si層を形成する選択的なSOI形成法の各工程毎の石
英基板の断面概略図を示したものである。第2図(a)
はSOIの形成に使用する石英基板の断面概略図である。
石英基板201の表面にトレンチ202を形成している。トレ
ンチ間のピッチはSi原子のマイグレーション長より短か
く設定するが、本実施例では5μmとした。トレンチの
大きさは2μm四方で深さを1μmとした。トレンチの
形成方法としては、湿式エッチング法や反応性気相エッ
チングなどの乾式エッチング法がある。第2図(b)は
非晶質Siを堆積した後の石英基板の断面概略図である。
実施例−1で述べたようなプラズマCVD法により非晶質S
i膜203を石英基板201やトレンチ202の表面に形成した。
非晶質Si膜の膜厚は平均で80Åである。第2図(c)は
前述の非晶質Si膜の形成工程に続いて行なう単結晶化工
程の終了後の石英基板の断面概略図である。単結晶化工
程は石英基板の表面に堆積している非晶質Siを全てトレ
ンチ内に凝集させて、トレンチ内部に単結晶Si種を形成
することを目的としたもので、その条件はSi原子の表面
マイグレーション長がトレンチ間のピッチ5μmより大
きくなるように石英基板の温度を800℃とした。N2雰囲
気中で3時間以上アニールすると、第2図(c)に示す
ように石英基板201のトレンチ202内部にのみ単結晶Si種
204が形成された。この単結晶Si種は石英基板の表面に
対し(111)配向した単結晶であった。第2図(d)は
前述の単結晶化工程に続いて行なうエピタキシャル成長
工程後の断面概略図である。反応管内を減圧にして、高
温に保ち、原料ガスを導入する熱分解CVD法で、単結晶S
i種を成長核としてエピタキシャル成長がなされる。本
実施例では反応管内圧力を10Torr、基板温度を1100℃、
原料ガスとしてモノシラン(SiH4)を用いた。エピタキ
シャル成長後の石英基板の断面は第2図(d)に示すよ
うに、トレンチ内にSiエピタキシャル層205が形成され
ている。このSiエピタキシャル層は(111)配向をした
単結晶であり、単結晶Si層204にエピタキシャル成長し
ている。
(Embodiment) FIGS. 2 (a) to 2 (d) are for explaining an embodiment of the present invention, in which a selective SOI formation for forming a single crystal Si layer in a trench formed on the surface of a quartz substrate. FIG. 2 is a schematic cross-sectional view of a quartz substrate in each step of the method. Fig. 2 (a)
1 is a schematic cross-sectional view of a quartz substrate used for forming an SOI.
A trench 202 is formed on the surface of a quartz substrate 201. The pitch between the trenches is set to be shorter than the migration length of the Si atoms. In this embodiment, the pitch is set to 5 μm. The size of the trench was 2 μm square and the depth was 1 μm. As a method for forming the trench, there is a dry etching method such as a wet etching method and a reactive gas phase etching. FIG. 2 (b) is a schematic cross-sectional view of the quartz substrate after the amorphous Si is deposited.
Amorphous S by the plasma CVD method as described in Example-1
An i film 203 was formed on the surface of the quartz substrate 201 and the trench 202.
The thickness of the amorphous Si film is 80 ° on average. FIG. 2 (c) is a schematic cross-sectional view of the quartz substrate after a single crystallization step performed after the above-described amorphous Si film forming step. The single crystallization process is intended to aggregate all the amorphous Si deposited on the surface of the quartz substrate in the trench to form a single crystal Si seed inside the trench, and the condition is that the Si atom is used. The temperature of the quartz substrate was set to 800 ° C. so that the surface migration length of the substrate was larger than the pitch between the trenches of 5 μm. When annealing is performed for 3 hours or more in an N 2 atmosphere, as shown in FIG.
204 was formed. This single crystal Si seed was a single crystal oriented (111) with respect to the surface of the quartz substrate. FIG. 2 (d) is a schematic cross-sectional view after an epitaxial growth step performed subsequent to the above-described single crystallization step. The pressure inside the reaction tube is reduced, the temperature is kept high, and the single-crystal S
Epitaxial growth is performed using the i species as growth nuclei. In this embodiment, the pressure inside the reaction tube is 10 Torr, the substrate temperature is 1100 ° C.,
Monosilane (SiH 4 ) was used as a source gas. As shown in FIG. 2D, the cross section of the quartz substrate after the epitaxial growth has a Si epitaxial layer 205 formed in the trench. This Si epitaxial layer is a single crystal having a (111) orientation, and is epitaxially grown on the single crystal Si layer 204.

なお、参考例及び実施例において、SOI形成法の各工
程は別々の半導体装置を使用しているが、本発明では、
非晶質半導体層の堆積,単結晶化およびエピタキシャル
成長が実行できる一台の装置で連続的にSOIを形成する
ことが容易である。実施例においては半導体材料として
Siを対象としたが、本発明はこの材料に留まらず、Geあ
るいはSi−Ge等の混晶,GaAs等のIII−V族化合物半導
体,ZnSe等のII−VI族化合物半導体,カルコパイライト
など、およびこれらの混晶からなる半導体材料に適用可
能である。また、エピタキシャル成長技術としては、熱
分解CVD法の他にMBE法,MOCVD法などの気相法が適用でき
る。
In the reference examples and the examples, each step of the SOI formation method uses a separate semiconductor device.
It is easy to continuously form SOI with a single apparatus that can perform deposition, single crystallization, and epitaxial growth of an amorphous semiconductor layer. In the embodiments, as a semiconductor material
Although the present invention is directed to Si, the present invention is not limited to this material, and a mixed crystal such as Ge or Si-Ge; a III-V compound semiconductor such as GaAs; a II-VI compound semiconductor such as ZnSe; And a semiconductor material composed of these mixed crystals. As the epitaxial growth technique, a vapor phase method such as an MBE method and a MOCVD method can be applied in addition to the thermal decomposition CVD method.

上記の実施例により、次に述べるごとく効果が得られ
る。
According to the above embodiment, the following effects can be obtained.

(1) 絶縁性基板上の非晶質半導体層の凝集効果を利
用して単結晶種を形成しているので、種結晶を備えた半
導体基板は不要であり、またパターニングも不要となる
ため、安価で大面積の基板が使え、製造コストも低下す
る。
(1) Since a single crystal seed is formed by utilizing the aggregation effect of an amorphous semiconductor layer on an insulating substrate, a semiconductor substrate having a seed crystal is unnecessary, and patterning is also unnecessary. Inexpensive, large-area substrates can be used, and manufacturing costs are reduced.

(2) 非晶質半導体層の堆積からエピタキシャル成長
までを連続的に同一の装置で実行可能であるため、不純
物などの汚染がなく、再現性の良好な高品質のSOI構造
が得られる。また、装置数,工程数を少なくできるので
製造コストが低下する。
(2) Since the steps from the deposition of the amorphous semiconductor layer to the epitaxial growth can be continuously performed with the same apparatus, a high-quality SOI structure with good reproducibility without contamination by impurities and the like can be obtained. Further, since the number of apparatuses and the number of steps can be reduced, the manufacturing cost is reduced.

(3) 絶縁性基板に凹凸があっても任意の場所にSOI
を形成できる。
(3) SOI at any place even if the insulating substrate has irregularities
Can be formed.

(4) 基板に与えるダメージがなく、またグラフォエ
ピのように高精度に基板を加工処理する必要がない。
(4) There is no damage to the substrate, and there is no need to process the substrate with high precision as in graphoepie.

(5) 非晶質から単結晶化へのアニール時間が短かく
て良いので、スループットが大きい。
(5) Since the annealing time from amorphous to single crystallization can be short, the throughput is large.

〔発明の効果〕〔The invention's effect〕

本願発明は上記の構成要件を具備することにより、以
下に述べる如き顕著な効果を奏することができる。
The invention of the present application can provide the following remarkable effects by satisfying the above constitutional requirements.

(a)絶縁性基板の所定のピッチでトレンチを形成して
その中に結晶種を形成し、結晶種をエピタキシャル成長
させるため、所定の間隔でエピタキシャル層を形成させ
ることができる。
(A) A trench is formed at a predetermined pitch in an insulating substrate, a crystal seed is formed therein, and the crystal seed is epitaxially grown. Therefore, epitaxial layers can be formed at predetermined intervals.

(b)絶縁基板にたとえ凹凸があっても任意の場所にSO
Iを形成することができる。
(B) Even if the insulating substrate has irregularities, SO
I can form.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は本発明の第一の実施例を説明す
るためのもので、SiのSOI形成法の各工程途中の基板の
断面概略図を示したものである。 101……Si基板 102……SiO2層 103……非晶質Si膜 104……単結晶Si種 105……Siエピタキシャル層 第2図(a)〜(d)は本発明の第二の実施例を説明す
るためのもので、選択的なSOI形成法の各工程毎の石英
基板の断面概略図を示したものである。 201……石英基板 202……トレンチ 203……非晶質Si膜 204……単結晶Si種 205……Siエピタキシャル層
FIGS. 1A to 1D are views for explaining a first embodiment of the present invention, and are schematic cross-sectional views of a substrate in the middle of each step of a method of forming an SOI of Si. 101 ... Si substrate 102 ... SiO 2 layer 103 ... Amorphous Si film 104 ... Single crystal Si seed 105 ... Si epitaxial layer FIGS. 2 (a) to 2 (d) show a second embodiment of the present invention. It is for explaining an example and shows a schematic cross-sectional view of a quartz substrate in each step of a selective SOI forming method. 201 ... Quartz substrate 202 ... Trench 203 ... Amorphous Si film 204 ... Single crystal Si seed 205 ... Si epitaxial layer

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁性基板に所定のピッチでトレンチを形
成する工程と、 該トレンチ内に非晶質シリコンを堆積する工程と、 該非晶質シリコンをアニールして該トレンチ内に単結晶
シリコン種を形成する工程と、 該単結晶シリコン種を結晶成長させてエピタキシャル層
を形成する工程とを有することを特徴とするSOI形成方
法。
A step of forming trenches at a predetermined pitch in an insulating substrate; a step of depositing amorphous silicon in the trenches; and annealing the amorphous silicon to form a single-crystal silicon seed in the trenches. Forming an epitaxial layer by crystal-growing the single-crystal silicon seed.
【請求項2】該非晶質シリコンの原子の表面マイグレー
ション長がトレンチ間のピッチよりも大きいことを特徴
とする請求項1記載のSOI形成方法。
2. The SOI forming method according to claim 1, wherein a surface migration length of the amorphous silicon atoms is larger than a pitch between trenches.
JP63119923A 1988-05-17 1988-05-17 SOI forming method Expired - Lifetime JP2737152B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63119923A JP2737152B2 (en) 1988-05-17 1988-05-17 SOI forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63119923A JP2737152B2 (en) 1988-05-17 1988-05-17 SOI forming method

Publications (2)

Publication Number Publication Date
JPH01289240A JPH01289240A (en) 1989-11-21
JP2737152B2 true JP2737152B2 (en) 1998-04-08

Family

ID=14773522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63119923A Expired - Lifetime JP2737152B2 (en) 1988-05-17 1988-05-17 SOI forming method

Country Status (1)

Country Link
JP (1) JP2737152B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048773B2 (en) 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127117A (en) * 1984-11-24 1986-06-14 Sony Corp Method for forming polycrystalline semiconductor thin film
JPS61260621A (en) * 1985-05-15 1986-11-18 Matsushita Electric Ind Co Ltd Retreatment for amorphous silicon film or polycrystalline silicon film
JPS6276715A (en) * 1985-09-30 1987-04-08 Sony Corp Forming method for single crystal silicon thin film
JPS6344715A (en) * 1986-08-11 1988-02-25 Sony Corp Manufacture of silicon single crystal

Also Published As

Publication number Publication date
JPH01289240A (en) 1989-11-21

Similar Documents

Publication Publication Date Title
CA1225571A (en) Growth of oriented single crystal semiconductor on insulator
EP1018758A1 (en) Method for forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device
JP2596547B2 (en) Solar cell and method of manufacturing the same
US5447117A (en) Crystal article, method for producing the same and semiconductor device utilizing the same
EP0241204B1 (en) Method for forming crystalline deposited film
JPH02191320A (en) Crystal product and its manufacture
JP2670453B2 (en) Crystal formation method
JPH0563439B2 (en)
JP2737152B2 (en) SOI forming method
EP0486066B1 (en) Method for forming crystal article
JPH0475649B2 (en)
JPH01132116A (en) Crystal product, preparation thereof, and semiconductor device prepared thereby
US5254211A (en) Method for forming crystals
JP2756320B2 (en) Crystal formation method
EP0289114B1 (en) Process for producing crystals on a light-transmissive substrate
JPS58132919A (en) Manufacture of semiconductor device
JPH01149483A (en) Solar cell
JP3105310B2 (en) Polycrystalline semiconductor film and thin film transistor manufacturing method
JPH04373121A (en) Manufacture of crystal base material
JPH0284772A (en) Manufacture of semiconductor device
JPS58200525A (en) Preparation of substrate for semiconductor device
JPS6219046B2 (en)
JPH06244275A (en) Manufacture of semiconductor element substrate, field effect transistor, and crystal
JP2592832B2 (en) Crystal formation method
JPH01723A (en) 3-Group V compound crystal article and method for forming the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 11