JP2692315B2 - 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 - Google Patents

半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Info

Publication number
JP2692315B2
JP2692315B2 JP32712189A JP32712189A JP2692315B2 JP 2692315 B2 JP2692315 B2 JP 2692315B2 JP 32712189 A JP32712189 A JP 32712189A JP 32712189 A JP32712189 A JP 32712189A JP 2692315 B2 JP2692315 B2 JP 2692315B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
optical alignment
holding bar
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32712189A
Other languages
English (en)
Other versions
JPH03190156A (ja
Inventor
荘太郎 土岐
直美 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP32712189A priority Critical patent/JP2692315B2/ja
Publication of JPH03190156A publication Critical patent/JPH03190156A/ja
Application granted granted Critical
Publication of JP2692315B2 publication Critical patent/JP2692315B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用リードフレーム用材の構造的改
良と半導体装置用リードフレームの製造方法の改良とに
関する。特に、半導体装置用リードフレームのインナー
リードの平坦領域の幅を十分大きくしながら、このイン
ナーリードのピッチを十分小さくする改良に関する。
〔従来の技術〕
半導体装置用リードフレームとは、例えば42ニッケル
合金等の板を成形して製造した板状体よりなり、半導体
装置の製造工程に使用される中間部材である。この半導
体装置用リードフレームとその製造方法とを、図面を参
照して略述する。
第2図参照 図は、従来技術に係る半導体装置用リードフレームの
1例の平面図である。
図において、10は所望の形状に成形されたリードフレ
ームであり、13は半導体チップ14がその上に搭載される
アイランドであり、このアイランド13は支持バー15を介
して保持バー16に一体的に連結されている。こゝで、保
持バー16は額縁状の形状を有し、支持バー15を介してア
イランド13を支持するとゝもに、下記する接続導体2も
支持する。この接続導体2の一端は、上記のアイランド
13の近傍にこれとは絶縁されて配列され、その他端は、
上記のとおり、保持バー16に一体的に連結されている。
17は半導体チップ14のボンディングパッドであり、半導
体チップ14が上記のアイランド13上に載置された後、ボ
ンディングワイヤ(図示せず)をもって各接続導体2と
接続されるために使用される。
従来技術に係る半導体装置用リードフレームの製造方
法には、ウェットエッチング法を使用して成形する方法
とプレス打抜き法を使用して成形する方法とがある。
第3図参照 まず、ウェットエッチング法を使用してなす半導体装
置用リードフレームの製造方法について略述する。
図はウェットエッチング法を使用して製造された半導
体装置用リードフレームの接続導体2の断面図の1例
(具体的には、第2図にC−Cをもって示す領域の断面
図)である。図において、lは接続導体2の先端部(ボ
ンディングがなされる領域であり、以下、この接続導体
をインナーリードと云う。)の上面の平坦な領域の幅で
あり(接続導体の長手方向と直行する方向の長さ)であ
り、Pはインナーリード2のピッチである。
ウェットエッチング法を使用してなす半導体装置用リ
ードフレームを製造するには、金属板(図示せず)の両
面上にレジスト等の膜(図示せず)を形成し、このレジ
スト膜が形成されている金属板の両面上に、リードフレ
ームの平面パターンを代表するフォトマスクを対接させ
て、上記のレジスト等を露光した後現像してエッチング
用マスクを製造する。つぎに、上記のエッチング用マス
クがその上に形成されている金属板の両面からエッチン
グ液を噴射して、エッチングを実施して金属板を半導体
装置用リードフレームの平面パターンに対応した形状に
成形する。このウェットエッチング工程においては、そ
の等方性特性にもとづき、いわゆるサイドエッチングは
避け難く、エッチング形状は図示するようになり、その
厚さ方向の中間に突起25が残留することは避け難い。最
後に、使用済みのレジストを除去して、所望の形状に成
形された金属板よりなるリードフレーム10を製造する。
第4図参照 つぎに、プレス打抜き法を使用してなす半導体装置用
リードフレームの製造方法について説明する。図は、半
導体装置用リードフレームの平面パターンに適合した雄
・雌金型を使用して金属板(図示せず)を打抜いて、リ
ードフレームの形状に成形された金属板よりなるリード
フレーム10の接続導体2の断面の1例(具体的には第2
図にC−Cをもって示す領域の断面図)である。このプ
レス打抜き法を使用して製造した半導体装置用リードフ
レームの接続導体2の断面は不可避的に台形になる。図
において、l・l′は接続導体2の先端部(ボンディン
グがなされる領域)の上・下面の平坦な領域の幅であ
り、Pはインナーリードピッチである。
〔発明が解決しようとする課題〕
上記したとおり、従来技術に係る半導体装置用リード
フレームにおいては、以下の欠点が避け難い。
半導体チップのボンディングパッドを各接続導体2と
ボンディング接続するワイヤボンディングの関係上、イ
ンナーリード2の少なくとも先端部(ワイヤボンディン
グされる領域)の上・下面の平坦な領域の幅(第3図・
第4図のl)は、ある程度以上である必要があり、従来
技術においては、最小100μm程度必要とされている。
しかし、リードフレームを構成する金属板の厚さが15
0μmの場合、ウェットエッチング法を使用して製造す
ると、インナーリードの厚さの中央部に突起25が不可避
的に形成されることは、上記のとおりである。そのた
め、インナーリードの少なくとも先端部(ワイヤボンデ
ィングされる領域)の上面の平坦な領域の幅(第3図の
l)を大きくしてワイヤボンディング特性を向上しよう
とすると、上記の突起25相互間の距離が小さくなり、接
続導体相互間が短絡するおそれが発生するので、インナ
ーリードのピッチPも同時に大きくせざるを得ず、従来
技術において可能な最小のインナーリードのピッチPの
値は200μmである。
また、リードフレームを構成する金属板の厚さが150
μmの場合、打ち抜き法を使用する場合は、上記のとお
り、インナーリードの上面の平坦な領域の幅(第4図の
l)が下面の平坦な領域の幅(第4図のl′)より小さ
くなるなるため、インナーリードの少なくとも先端部
(ワイヤボンディングされる領域)の上面の平坦な領域
の幅lを大きくしてワイヤボンディング特性を向上しよ
うとすると、下面相互間の距離が小さくなり、接続導体
相互間が短絡するおそれが発生するので、インナーリー
ドのピッチPも同時に大きくせざるを得ず、従来技術に
おいて可能な最小なインナーリードのピッチPの値は20
0μmである。
ところで、最近広く使用されている多用途半導体集積
回路(ASIC)等においてはピン数が増加し、そのため、
インナーリードピッチPを180μm以下にすることが要
求されているが、上記の理由により、インナーリードの
上・下面の平坦な領域の幅l・l′を100μm以上に
し、しかも、インナーリードピッチPを180μm以下に
することは従来技術においては困難である。
このように、従来技術に係る半導体装置用リードフレ
ームにおいては、インナーリードのピッチPの長さとワ
イヤボンディングされる領域の幅lとは、二律排反の関
係にあり、両者の要請を同時に満足することは容易では
ないと云う欠点が避け難い。
本発明の目的は、この欠点を解消することにあり、エ
ッチング法を使用して製造された、インナーリードの先
端部の上・下面の平坦な領域の幅が100μm以上であ
り、且つ、インナーリードピッチPが180μm以下であ
る半導体装置用リードフレームを実現するために必要な
中間部材(半導体装置用リードフレーム用材)とこの中
間部材を直接使用してなす半導体装置用リードフレーム
の製造方法を提供することにある。
〔課題を解決するための手段〕
上記の第1の目的(半導体装置用リードフレーム用材
の提供)は、金属板の一部領域に開口(11)が形成され
て、前記の金属板の残留した一部領域をもって半導体装
置用リードフレームの接続導体(2)の一部(21)と厚
さが減少されている保持バー(16)と支持バー(15)と
この支持バー(15)によって支持されるアイランド(1
3)とが形成されて半導体装置用リードフレームの第1
の半部(3)が形成されており、金属板の一部領域に開
口(41)が形成されて、前記の金属板の残留した一部領
域をもって半導体装置用リードフレームの接続導体
(2)の残部(22)と厚さが減少されている保持バー
(16)とが形成されて半導体装置用リードフレームの第
2の半部(5)が形成されており、前記の半導体装置用
リードフレームの第1の半部(3)の前記の厚さが減少
されている保持バー(16)の一部領域に光学的位置合わ
せ用第1基準(6)が形成されており、前記の半導体装
置用リードフレームの第2の半部(5)の前記の厚さが
減少されている保持バー(16)の一部領域に、前記の光
学的位置合わせ用第1基準(6)に対応して光学的位置
合わせ用第2基準(7)が形成されている半導体リード
フレーム用材によって達成される。
上記の第2の目的(上記の半導体リードフレーム用材
を使用して半導体装置用リードフレームを製造する方法
の提供)は、請求項[1]記載の半導体装置用リードフ
レームの第1の半部(3)の光学的位置合わせ用第1基
準(6)と、請求項[1]記載の半導体装置用リードフ
レームの第2の半部(5)の光学的位置合わせ用第2基
準(7)と、前記の第1基準(6)と前記の第2基準
(7)とを合致させる光学的位置合わせ制御手段(8)
とを使用して、前記の半導体装置用リードフレームの第
1の半部(3)と前記の半導体装置用リードフレームの
第2の半部(5)とを位置合わせし、前記の第1の半部
(3)と前記の第2の半部(5)とを接合して半導体装
置用リードフレームを製造する半導体装置用リードフレ
ームの製造方法によって達成される。
また、上記の第2の目的(半導体装置用リードフレー
ムの製造方法)は、金属板の一部領域に開口(11)を形
成して半導体装置用リードフレームの接続導体(2)の
一部(21)と保持バー(16)と支持バー(15)とこの支
持バー(15)によって支持されるアイランド(13)とを
形成し、前記の保持バー(16)の厚さを減少して半導体
装置用リードフレームの第1の半部(3)を形成し、金
属板の一部領域に開口(41)を形成して半導体装置用リ
ードフレームの接続導体(2)の残部(22)と保持バー
(16)とを形成し、前記の保持バー(16)の厚さを減少
して半導体装置用リードフレームの第2の半部(5)を
形成し、前記の半導体装置用リードフレームの第1の半
部(3)の前記の保持バー(16)の一部領域に光学的位
置合わせ用第1基準(6)を形成し、前記の半導体装置
用リードフレームの第2の半部(5)の前記の保持バー
(16)に、前記の光学的位置合わせ用第1基準(6)に
対応して光学的位置合わせ用第2基準(7)を形成し、
前記の光学的位置合わせ用第1基準(6)と前記の光学
的位置合わせ用第2基準(7)と前記の第1基準(6)
と前記の第2基準(7)とを合致させる光学的位置合わ
せ制御手段(8)とを使用して、前記の半導体装置用リ
ードフレームの第1の半部(3)と前記の半導体装置用
リードフレームの第2の半部(5)とを位置合わせし、
前記の第1の半部(3)と前記の第2の半部(5)とを
接合して半導体装置用リードフレームを製造する半導体
装置用リードフレームの製造方法によっても達成され
る。
〔作用〕
本発明は、金属板を成形して半導体装置用リードフレ
ームの接続導体(2)の交互に選択された半数(21)と
厚さが減少されている保持バー(16)と支持バー(15)
とこの支持バー(15)によって支持されるアイランド
(13)とが形成されているリードフレームの第1の半部
(3)と、金属板を成形して半導体装置用リードフレー
ムの接続導体(2)の残部(22)と厚さが減少されてい
る保持バー(16)とが形成されているリードフレームの
第2の半部(5)との相互に対接する保持バー(16)の
厚さが減少された面を相互に対接させ、第1の半部
(3)と第2の半部(5)とを重ね合わせれば、この重
ね合わされたリードフレーム用材のインナーリードピッ
チは、第1の半部(3)または第2の半部(5)のそれ
ぞれのインナーリードピッチの1/2になるとの着想にも
とづいてなされたものである。しかし、この着想を具体
化するためには、上記の第1の半部(3)と上記の第2
の半部(5)との位置合わせが容易ではない。そのた
め、上記の着想を具体化するためには、上記二つの半部
(3)・(5)を正確に位置合わせする手段が必要とな
る。
本発明におけるこの位置合わせ手段は、上記の第1の
半部(3)の厚さが減少された保持バー(16)と第2の
半部(5)の厚さが減少された保持バー(16)とが貼り
合わされる面に光学的位置合わせ用第1基準(例えばマ
ーク)(6)とこの第1基準(例えばマーク)(6)に
対応する第2基準(例えば上記のマークとの相対位置を
視認しうる孔)(7)とを形成しておき、上記の第1基
準(例えばマーク)(6)と上記の第2基準(例えば上
記のマークとの相対位置を視認しうる孔)(7)とを合
致させる光学的位置合わせ制御手段(8)とを使用して
上記の第1の半部(3)と上記の第2の半部(5)との
位置合わせを実現すると云うものである。
この基準(6)・(7)は、必要にして十分な数設け
ればよい。換言すれば、第1a図・第1b図に示すように、
いわゆる短冊型である場合は少なくとも2個設ければよ
く、連続ストリップの場合は適切な間隔をもって設けれ
ばよい。
このようにして位置合わせされた第1の半部(3)と
第2の半部(5)とを、スポット溶接法等を使用して接
合して半導体装置用リードフレームを形成する。
この結果、インナーリードの先端部の上・下面の平坦
な領域の幅が100μm以上であり、且つ、インナーリー
ドピッチが180μm以下である半導体装置用リードフレ
ームを高い再現性をもって製造することが可能となる。
〔実施例〕
以下、図面を参照しつゝ、本発明の一実施例に係る半
導体装置用リードフレーム用材と半導体装置用リードフ
レームの製造方法とについて説明する。第1a図、第1b
図、第1c図、第1j図、第1k図参照 第1a図は、短冊状をなす金属板を成形して形成された
複数個(本例においては5個)のリードフレームを製造
するための第1の半部3の連続体の平面図である。
また、第1b図は第1a図に示すリードフレームの第1の
半部3(1チップ相当分)を拡大して示した平面図であ
る。
図において、11は金属板の一部領域に形成された開口
である。21はリードフレームの接続導体2の交互に選択
された半数である。13はその上に半導体チップ(図示せ
ず)が搭載される半導体チップ搭載用アイランドであ
り、15は上記のアイランド13を支持する支持バーであ
る。16は厚さが減少されている保持バーであり、接続導
体2と支持バー15とを支持する。この厚さが減少されて
いる保持バー16は、リードフレームの第1の半部3にあ
っては、例えば、その上面から厚さが減縮されている。
この厚さが減少されている保持バー16の厚さは、金属板
の厚さの1/2に減縮することが現実的である。
6が本発明の要旨に係る光学的位置合わせ用第1基準
であり厚さが減少されている保持バー16に設けられる。
本実施例においては、例えば+マークである。また、上
記の金属板の材料としては、例えば、銅合金・42合金・
ステンレス・ニッケル等が適当であり、加工法としては
エッチング法が現実的である。
第1c図は、第1b図のA−A断面図であり、第1j図は第
1b図に一点鎖線をもって囲まれた領域Gの概念的拡大図
であり、第1k図は、第1j図のE−E断面図である。
第1d図、第1e図、第1f図、第1l図、第1m図参照 第1d図は、短冊状の金属板を成形して形成された複数
個(本例においては5個)のリードフレームの第2の半
部5の連続体の平面図である。また、第1e図は第1d図に
示すリードフレームの第2の半部5を拡大して示した平
面図である。
図において、41は金属板の一部領域に形成された開口
である。22はリードフレームの接続導体2の交互に選択
された残りの半数である。16は厚さが減少されている保
持バーであるが、図において、紙面の裏側から厚さが減
縮されている。この厚さが減少されている保持バー16に
よって上記の接続導体22が保持されていることは第1の
半部3の場合と同一である。この厚さが減少されている
保持バー16の厚さは、金属板の厚さの1/2に減縮するこ
とが現実的である。
7が本発明の要旨に係る光学的位置合わせ用第2基準
であり、本実施例においては、例えば方形の孔である。
また、上記の金属板の材料としては、例えば銅合金・42
合金・ステンレス・ニッケル等が適当であり、加工法と
してはエッチング法が現実的である。
第1f図は、第1e図のB−B断面図であり、第1l図は第
1e図に一点鎖線をもって囲まれた領域Hの概念的拡大図
であり、第1m図は、第1l図のF−F断面図である。
第1g図、第1h図、第1i図参照 第1g図は、第1b図に示す半導体装置用リードフレーム
の第1の半部3と第1e図に示す第2の半部5とで構成さ
れた半導体フレームの位置合わせ工程が完了した状態を
示す断面図であり、第1b図に示すJ−J断面と第1e図に
示すK−K断面との重ね合わせ図である。第1h図は第1
の半部3と第2の半部5とがスポット接続されて完成さ
れたリードフレーム10の平面図である。第1i図は第1h図
のD−D断面図である。
第1g図において、8は光学的位置合わせ制御手段であ
り、この光学的位置合わせ制御手段8は、光学系81と光
源82と位置検知・制御手段83とから構成される。上記の
位置検知・制御手段83は、上記の第1の半部3に形成さ
れた+マーク6と上記の第2の半部5に形成された方形
の孔7との相対的位置関係を検出し、その結果にもとづ
いて、第2の半部5を真空チャック等の拘束手段をもっ
て支持しながら搬送する搬送手段(図示せず)に位置制
御信号を出力する。第1の半部3と第2の半部5との位
置合わせは、上記の方形の孔7の4個の頂点と上記の+
マークの4個の先端とが合致するようにして実現され
る。その他の符号は第1b図、第1d図と同一であるので符
号の説明は省略する。
上記のリードフレームの第1の半部3と第2の半部5
とをもって半導体装置用リードフレームを製造するに
は、まず、第1g図に図示するように、リードフレームの
第1の半部3をステージ100上に載置し、上記の搬送手
段(図示せず)を使用して、リードフレームの第2の半
部5を第1の半部3上に搬送し、第1の半部3上の至近
距離まで接近させる。この状態で光源82をもって照射
し、上記の位置検知・制御手段83を使用して第2の半部
5に形成された方形の孔7を通して第1の半部3上に形
成された十字のマーク6の位置を検出する。この位置検
出結果にもとづいて、位置制御信号が第2の半部5を搬
送する搬送手段(図示せず)に出力され、この搬送手段
が上記の孔7の方形の4個の頂点と上記の+マーク6の
4個の先端とが合致するように第2の半部5を微細に移
動して、第1の半部3と第2の半部5との位置合わせが
完了される。位置合わせが完了された第2の半部5は搬
送手段に設けられている真空チャック等の拘束手段の拘
束を解除され、2枚の両半部3・5は重ね合わされる。
つぎに、第1h図・第1i図に図示するように、上記の重ね
合わされたリードフレームの第1の半部3と第2の半部
5とを、厚さが減少されている保持バー16上の適当な領
域例えば9をもって図示する点においてレーザスポット
溶接等を実行して一体に接着し、半導体装置用リードフ
レームを製造する。この接着点の数は、保持バー16が切
断されるまでの期間、リードフレームを確実に支持する
に必要にして十分な数であればよい。
このようにして製造された半導体装置用リードフレー
ムは、厚さ150μmの場合に、インナーリードの上・下
面の平坦な領域の幅を100μmとし、インナーリードピ
ッチを150μmとすることができた。
〔発明の効果〕
以上説明せるとおり、本発明に係る半導体装置用リー
ドフレームは、それぞれがリードフレームの接続導体の
半数を、厚さが減縮された保持バーが保持するようにさ
れた第1の半部と第2の半部とが、厚さが減縮されたそ
れぞれの保持バーの対応する領域に設けられた1対の光
学的位置合わせ用基準と、これらの基準を合致させる光
学的位置合わせ制御手段とをもって位置合わせされ、こ
の両半部が上記の厚さが減縮された保持バーをもって重
ね合わされた後、この重ね合わされた領域の一部におい
てスポット溶接等がなされて製造されるので、従来技術
をもってしては製造が困難であった板厚が150μmであ
る金属板を材料とし、インナーリードの上・下面の平坦
な領域の幅を約100μmと十分大きくし、しかも、リー
ドピッチを180μm以下と十分小さくすることが、高い
再現性をもって実現可能となり、その結果、300ピン以
上の超多ピンを有する半導体装置に使用しうる半導体装
置用リードフレームを提供することができる。
【図面の簡単な説明】
第1a図は、本発明の一実施例に係る半導体装置用リード
フレームを構成する第1の半部の連続体の平面図であ
る。 第1b図は、第1a図に示す第1の半部の拡大平面図であ
る。 第1c図は、第1b図に示す第1の半部のA−A断面図であ
る。 第1d図は、本発明の一実施例に係る半導体装置用リード
フレームを構成する第2の半部の連続体の平面図であ
る。 第1e図は、第1d図に示す第2の半部の拡大平面図であ
る。 第1f図は、第1e図に示す第2の半部のB−B断面図であ
る。 第1g図は、本発明の一実施例に係る半導体装置用リード
フレームの製造方法の位置合わせ工程が完了した状態を
示す断面図である。 第1h図は、本発明の一実施例に係る半導体装置用リード
フレームの完成した状態の平面図である。 第1i図は、第1g図に示すリードフレームのD−D断面図
である。 第1j図は、第1b図に1点鎖線をもって囲まれた領域Gの
概念的拡大図である。 第1k図は、第1i図に示すE−E断面図である。 第1l図は、第1e図に1点鎖線をもって囲まれた領域Hの
概念的拡大図である。 第1m図は、第1k図に示すF−F断面図である。 第2図は、従来技術に係る半導体装置用リードフレーム
の平面図である。 第3図は、従来技術に係るウェットエッチング法を使用
して製造されたインナーリードの断面図である。 第4図は、従来技術に係るプレス打抜き法を使用して製
造されたインナーリードの断面図である。 10……半導体装置用リードフレーム、11……金属板にお
ける開口、13……アイランド、14……半導体チップ、15
……支持バー、16……保持バー、17……ボンディングパ
ッド、2……接続導体、21……接続導体の1部(第1の
半部に設けられる接続導体、22……接続導体の残部(第
2の半部に設けられる接続導体、3……第1の半部、41
……金属板における開口、5……第2の半部、6……光
学的位置合わせ用第1基準、7……光学的位置合わせ第
2基準、8……光学的位置合わせ制御手段、81……光学
系、82……光源、83……位置検知・制御手段、9……第
1の半部と第2の半部とが接合される位置。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】金属板の一部領域に開口(11)が形成され
    て、前記金属板の残留した一部領域をもって半導体装置
    用リードフレームの接続導体(2)の一部(21)と厚さ
    が減少されてなる保持バー(16)と支持バー(15)と該
    支持バー(15)によって支持されるアイランド(13)と
    が形成されて半導体装置用リードフレームの第1の半部
    (3)が形成されてなり、 金属板の一部領域に開口(41)が形成されて、前記金属
    板の残留した一部領域をもって半導体装置用リードフレ
    ームの接続導体(2)の残部(22)と厚さが減少されて
    なる保持バー(16)とが形成されて半導体装置用リード
    フレームの第2の半部(5)が形成されてなり、 前記半導体装置用リードフレームの第1の半部(3)の
    前記厚さが減少されてなる保持バー(16)の一部領域に
    光学的位置合わせ用第1基準(6)が形成されてなり、 前記半導体装置用リードフレームの第2の半部(5)の
    前記厚さが減少されてなる保持バー(16)の一部領域
    に、前記光学的位置合わせ用第1基準(6)に対応して
    光学的位置合わせ用第2基準(7)が形成されてなる ことを特徴とする半導体リードフレーム用材。
  2. 【請求項2】請求項[1]記載の半導体装置用リードフ
    レームの第1の半部(3)の光学的位置合わせ用第1基
    準(6)と、請求項[1]記載の半導体装置用リードフ
    レームの第2の半部(5)の光学的位置合わせ用第2基
    準(7)と、前記第1基準(6)と前記第2基準(7)
    とを合致させる光学的位置合わせ制御手段(8)とを使
    用して、前記半導体装置用リードフレームの第1の半部
    (3)と前記半導体装置用リードフレームの第2の半部
    (5)とを位置合わせし、 前記第1の半部(3)と前記第2の半部(5)とを接合
    して半導体装置用リードフレームを製造する ことを特徴とする半導体装置用リードフレームの製造方
    法。
  3. 【請求項3】金属板の一部領域に開口(11)を形成して
    半導体装置用リードフレームの接続導体(2)の一部
    (21)と保持バー(16)と支持バー(15)と該支持バー
    (15)によって支持されるアイランド(13)とを形成
    し、前記保持バー(16)の厚さを減少して半導体装置用
    リードフレームの第1の半部(3)を形成し、 金属板の一部領域に開口(41)を形成して半導体装置用
    リードフレームの接続導体(2)の残部(22)と保持バ
    ー(16)とを形成し、前記保持バー(16)の厚さを減少
    して半導体装置用リードフレームの第2の半部(5)を
    形成し、 前記半導体装置用リードフレームの第1の半部(3)の
    前記保持バー(16)の一部領域に光学的位置合わせ用第
    1基準(6)を形成し、前記半導体装置用リードフレー
    ムの第2の半部(5)の前記保持バー(16)に、前記光
    学的位置合わせ用第1基準(6)に対応して光学的位置
    合わせ用第2基準(7)を形成し、前記光学的位置合わ
    せ用第1基準(6)と前記光学的位置合わせ用第2基準
    (7)と前記第1基準(6)と前記第2基準(7)とを
    合致させる光学的位置合わせ制御手段(8)とを使用し
    て、前記半導体装置用リードフレームの第1の半部
    (3)と前記半導体装置用リードフレームの第2の半部
    (5)とを位置合わせし、前記第1の半部(3)と前記
    第2の半部(5)とを接合して半導体装置用リードフレ
    ームを製造する ことを特徴とする半導体装置用リードフレームの製造方
    法。
JP32712189A 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法 Expired - Fee Related JP2692315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32712189A JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32712189A JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH03190156A JPH03190156A (ja) 1991-08-20
JP2692315B2 true JP2692315B2 (ja) 1997-12-17

Family

ID=18195541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32712189A Expired - Fee Related JP2692315B2 (ja) 1989-12-19 1989-12-19 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP2692315B2 (ja)

Also Published As

Publication number Publication date
JPH03190156A (ja) 1991-08-20

Similar Documents

Publication Publication Date Title
US4951119A (en) Lead frame for semiconductor devices
US20030209815A1 (en) Semiconductor device and its manufacturing method
JPH11260983A (ja) リードフレームの製造方法
JPS6353959A (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JP2692315B2 (ja) 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JP2701495B2 (ja) 半導体装置用リードフレーム用材及び半導体装置用リードフレームの製造方法
JPH0713227Y2 (ja) 半導体集積回路用リードフレーム
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPH01287937A (ja) フィルムキャリアテープ
JPH05102384A (ja) 樹脂封止型半導体装置の製造方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH07249654A (ja) 半導体装置及びその実装方法
JP2990130B2 (ja) モールドbga型半導体装置の製造方法
JPH02210854A (ja) 半導体装置に用いるリードフレームの製造方法
JPS6133647Y2 (ja)
JPH0141034B2 (ja)
JPH01150347A (ja) 半導体装置製造用リードフレーム
JPH031562A (ja) リードフレーム、リードフレームの製造方法、半導体装置および半導体装置の製造方法
JPS6161705B2 (ja)
JP3008576B2 (ja) フィルムキャリヤ
JPH0821658B2 (ja) リードフレームの製造方法
JPH05267542A (ja) リードフレーム及び半導体装置へのリード取付け方法
JPH0497537A (ja) 半導体装置の実装方法
JPH0284758A (ja) 樹脂封止型半導体装置
JPH04116941A (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees