JP2687345B2 - Tuning control circuit - Google Patents

Tuning control circuit

Info

Publication number
JP2687345B2
JP2687345B2 JP62080314A JP8031487A JP2687345B2 JP 2687345 B2 JP2687345 B2 JP 2687345B2 JP 62080314 A JP62080314 A JP 62080314A JP 8031487 A JP8031487 A JP 8031487A JP 2687345 B2 JP2687345 B2 JP 2687345B2
Authority
JP
Japan
Prior art keywords
tuning
band
data
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62080314A
Other languages
Japanese (ja)
Other versions
JPS63246086A (en
Inventor
正彦 佐藤
義樹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62080314A priority Critical patent/JP2687345B2/en
Publication of JPS63246086A publication Critical patent/JPS63246086A/en
Application granted granted Critical
Publication of JP2687345B2 publication Critical patent/JP2687345B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は選局制御回路に関する。 〔発明の概要〕 この発明は、選局制御回路において、直列の選局デー
タからバンド切り換えデータとチャンネルデータとを分
離して並列に取り出し、この取り出された所定数のビッ
ト列からなるデータから、直接、バンド切り換え電圧及
び同調電圧を形成することにより、特性の改善、並びに
部品点数を少なくして構成の簡略化を図ることができる
ようにしたものである。 〔従来の技術〕 テレビ受像機やVTRなどに使用されている電子同調式
のチューナ回路においては、受信バンドをVHFのローバ
ンド、VHFのハイバンドあるいはUHFバンドに切り換える
ためのバンド切り換え電圧が必要とされるとともに、そ
の切り換えられた受信バンドにおいてチャンネルを選択
するための同調電圧も必要とされる。 このため、選局制御回路は例えば第3図に示すように
構成されている。 すなわち、同図において、(1)は電子同調式のチュ
ーナ回路で、これはバンド切り換え端子U,H,L及び同調
端子CHを有する。この場合、端子UはUHFバンド、端子
HはVHFのハイバンド、端子LはVHFのローバンドにそれ
ぞれ対応するもので、例えば、U=“1"レベル、H=
“0"レベル、L=“0"レベルとなるバンド切り換え電圧
VBが供給されると、“1"レベルである端子Uに対応する
UHFバンドが受信バンドとされるというように、“1"レ
ベルの端子に対応するバンドが受信バンドとされる。ま
た、端子CHにはアナログの同調電圧VCが供給され、バン
ド切り換え電圧VBにより選択されたバンドにおいて、同
調電圧VCの大きさに対応したチャンネルが選択される。 そして、(2)は1チップIC化された選局用のマイク
ロコンピュータで、これからはユーザーの選局操作にし
たがってバンド切り換えデータBANDと、同調用パルスPC
とが出力される。この場合、バンド切り換えデータBAND
は、受信バンドに対応した値を有する2ビットのバイナ
リデータである。また、同調用パルスPCは、マイコン
(2)に内蔵されたPWMジェネレータ(2P)で形成され
たPWMパルスである。すなわち、マイコン(2)の本大
部において同調電圧用として14ビットのデータが形成さ
れ、このデータがジェネレータ(2P)に供給されて第4
図に示すように周期が0.25m秒で、パルス幅が214ステッ
プにわたって変化できるPWMパルスPCが形成される。な
お、このパルスPCのパルス幅は、選局操作以外にもAFT
動作によっても変化する。 そして、バンドデータBANDがデコーダ(3)に供給さ
れて電圧VBにデコードされ、この電圧VBがチューナ回路
(1)の端子U〜Lに供給される。また、同調用パルス
PCが、バッファ用のトランジスタQ1を有する積分回路
(4)に供給されてパルスPCのパルス幅に対応した大き
さの同調電圧VCに変換され、この電圧VCがチューナ回路
(1)の端子CHに供給される。 したがって、バンドデータBANDにしたがって受信バン
ドが選択され、パルスPCにしたがってチャンネルが選択
される。 〔発明が解決しようとする問題点〕 ところが、上述の制御回路においては、パルスPCを積
分して同調電圧VCを形成しているので、チャンネルを切
り換えたとき、電圧VCの追従(変化)に0.1秒程度の遅
れを生じ、このとき画面に乱れを生じるので、少なくと
も0.1秒は画面をミューティングする必要がある。ま
た、PWMパルスPCを形成するためにマイコン(2)はPWM
ジェネレータ(2P)という一般のマイコンにはない特殊
な回路を内蔵しなければならない。 さらに、積分回路(4)をディスクリート部品で構成
するので、部品点数及び実装面積の点で好ましくない。 この発明はこれらの問題点を一掃しようとするもので
ある。 〔問題点を解決するための手段〕 このため、この発明においては、マイクロコンピュー
タからバンド切り換えデータとチャンネルデータとを直
列に出力し、これをシフトレジスタにおいて分離してか
ら、直接、バンド切り換え電圧及び同調電圧に変換する
ようにしたものである。 〔作 用〕 直列の選局データからバンド切り換えデータとチャン
ネルデータとが分離されて並列に取り出され、この取り
出された所定数のビット列からなるデータから、直接、
バンド切り換え電圧及び同調電圧が形成される。 〔実施例〕 第1図において、(5)は1チップIC化された選局デ
ータの形成用のマイクロコンピュータを示し、このマイ
コン(5)からはユーザーが選局操作をしたとき、及び
AFT動作が行われたとき、例えば第2図に示すようにク
ロックCLKに同期して16ビットの選局データSLCTが直列
に出力される。この場合、データSLCTの最初の2ビット
は、上述のバンド切り換えデータBANDであり、残る14ビ
ットはパルスPCをPWM変調したときのデータ、すなわ
ち、チャンネルを指定するチャンネルデータCHNLであ
る。 さらに、このデータSLCTが出力されたとき、マイコン
(5)からは同図に示すように、データSLCTの出力され
ていることを示すストローブ信号STRBも出力される。 また、(6)は16ビットの直列入力・並列出力のシフ
トレジスタで、これにデータSLCTが入力されるととも
に、クロックCLK及びストローブ信号STRBも供給され
る。 そして、シフトレジスタ(6)の入力段〔16〕とは反
対側の2段〔1〕,〔2〕の出力がデコーダ(3)に供
給され、そのデコード出力がチューナ回路(1)の端子
U〜Lにバンド切り換え電圧VBとしてチューナ回路
(1)に供給され、レジスタ(6)の残る14段〔3〕〜
〔16〕の出力がD/Aコンバータ(7)に供給され、そのD
/A出力がチューナ(1)の端子CHに同調電圧VCとして供
給される。 このような構成によれば、チャンネル切り換え時(及
びAFT動作時)、マイコン(5)からレジスタ(6)に
信号CLK,SLCT,STRBが供給され、レジスタ(6)にはク
ロックCLKに同期して信号STRBにより信号SLCTがラッチ
(ロード)される。そして、このとき、信号SLCTの先頭
の2ビットBANDがデコーダ(3)によりバンド切り換え
電圧VBにデコードされてチューナ回路(1)に供給され
るとともに、信号SLCTの残る14ビットCHNLがA/Dコンバ
ータ(7)により同調電圧VCにD/A変換されてチューナ
回路(1)に供給される。 したがって、チューナ回路(1)においては、電圧VB
及びVCにしたがって受信バンドのチャンネル、すなわ
ち、選局データSLCTのビットBAND及びCHNLにしたがった
受信バンドのチャンネルが選局される。 〔発明の効果〕 こうして、この発明によれば、選局動作が行われる
が、この場合、特にこの発明によれば、マイコン(5)
から選局データSLCTが出力されてから電圧VB,VCが形成
されてチューナ回路(1)に供給されるまでに、時間遅
れがほとんどなく、したがって画面の乱れに対する画面
のミューティング期間を最小にできる。 また、マイコン(5)は選局データSLCTとして単に16
個のビット列を出力すればよく、これは一般の出力ポー
トによりごく普通の方法により実行でき、第3図の場合
のように、マイコン(5)にPWMジェネレータ(2P)を
内蔵させるような特別の構成や機能を必要としないの
で、マイコン(5)として一般的なICのものを使用でき
る。また、マイコン(5)のCPUの負担も軽くなる。さ
らに、積分回路(4)も不要であり、部品点数及び実装
面積の点で有利である。
The present invention relates to a channel selection control circuit. [Summary of the Invention] In the present invention, in the tuning control circuit, band switching data and channel data are separated from serial tuning data and taken out in parallel, and the data consisting of the taken out predetermined number of bit strings is directly extracted. By forming the band switching voltage and the tuning voltage, the characteristics can be improved and the number of parts can be reduced to simplify the configuration. [Prior Art] Electronic tuning tuner circuits used in TV receivers and VTRs require a band switching voltage for switching the reception band to the VHF low band, the VHF high band, or the UHF band. In addition, a tuning voltage is needed to select the channel in the switched receive band. Therefore, the tuning control circuit is configured as shown in FIG. 3, for example. That is, in the figure, (1) is an electronic tuning type tuner circuit, which has band switching terminals U, H, L and a tuning terminal CH. In this case, the terminal U corresponds to the UHF band, the terminal H corresponds to the VHF high band, and the terminal L corresponds to the VHF low band. For example, U = “1” level, H =
Band switching voltage at "0" level and L = "0" level
When V B is supplied, it corresponds to the terminal U which is at “1” level
The band corresponding to the "1" level terminal is defined as the reception band such that the UHF band is defined as the reception band. Further, the analog tuning voltage V C is supplied to the terminal CH, and a channel corresponding to the magnitude of the tuning voltage V C is selected in the band selected by the band switching voltage V B. And (2) is a one-chip IC microcomputer for tuning, and from now on, the band switching data BAND and the tuning pulse P C according to the tuning operation of the user.
Is output. In this case, the band switching data BAND
Is 2-bit binary data having a value corresponding to the reception band. Also, tuning pulse P C is a PWM pulse which is formed by a microcomputer incorporated in (2) the PWM generator (2P). That is, 14-bit data for tuning voltage is formed in the main part of the microcomputer (2), and this data is supplied to the generator (2P) to generate the fourth voltage.
As shown in the figure, a PWM pulse P C having a period of 0.25 ms and a pulse width that can change over 2 14 steps is formed. The pulse width of the pulse P C, in addition to tuning operation AFT
It also changes depending on the movement. The band data BAND is decoded is supplied to the voltage V B to the decoder (3), the voltage V B is supplied to the terminal U~L the tuner circuit (1). Also, the tuning pulse
P C is supplied to an integrator circuit (4) having a transistor Q 1 for buffer and converted into a tuning voltage V C having a magnitude corresponding to the pulse width of the pulse P C , and this voltage V C is converted into a tuner circuit (1 ) Terminal CH. Therefore, the reception band is selected according to the band data BAND, and the channel is selected according to the pulse P C. [Problems to be Solved by the Invention] However, in the control circuit described above, since the tuning voltage V C is formed by integrating the pulse P C , when the channel is switched, the voltage V C follows (changes). ) Causes a delay of about 0.1 seconds, at which time the screen is disturbed, so it is necessary to mutate the screen for at least 0.1 seconds. The microcomputer in order to form a PWM pulse P C (2) is PWM
A special circuit called a generator (2P), which is not found in general microcomputers, must be built in. Furthermore, since the integrating circuit (4) is composed of discrete parts, it is not preferable in terms of the number of parts and the mounting area. The present invention seeks to eliminate these problems. [Means for Solving the Problems] Therefore, in the present invention, the band switching data and the channel data are serially output from the microcomputer, and the band switching voltage and the channel data are separated in the shift register, and then the band switching voltage and the channel data are directly output. It is adapted to be converted into a tuning voltage. [Operation] Band switching data and channel data are separated from serial tuning data and extracted in parallel, and directly from the extracted data consisting of a predetermined number of bit strings,
A band switching voltage and a tuning voltage are formed. [Embodiment] In FIG. 1, (5) shows a microcomputer for forming tuning data which is made into a one-chip IC, and when this user (5) performs a tuning operation,
When the AFT operation is performed, for example, as shown in FIG. 2, 16-bit tuning data SLCT is serially output in synchronization with the clock CLK. In this case, the first two bits of data SLCT is a band switching data BAND described above, 14-bit data when the pulse P C and PWM modulation to remain, i.e., a channel data CHNL specifying the channel. Further, when this data SLCT is output, the microcomputer (5) also outputs a strobe signal STRB indicating that the data SLCT is being output, as shown in FIG. Further, (6) is a 16-bit serial input / parallel output shift register to which the data SLCT is input, and the clock CLK and the strobe signal STRB are also supplied. Then, the outputs of the two stages [1] and [2] on the opposite side of the input stage [16] of the shift register (6) are supplied to the decoder (3), and the decoded output is supplied to the terminal U of the tuner circuit (1). ~ L is supplied to the tuner circuit (1) as the band switching voltage V B and the remaining 14 stages [3] of the register (6) ~
The output of [16] is supplied to the D / A converter (7) and its D
The / A output is supplied to the terminal CH of the tuner (1) as the tuning voltage V C. According to such a configuration, at the time of channel switching (and at the time of AFT operation), the signal (CLK, SLCT, STRB) is supplied from the microcomputer (5) to the register (6) and the register (6) is synchronized with the clock CLK. The signal SLCT is latched (loaded) by the signal STRB. Then, at this time, the leading 2-bit BAND of the signal SLCT is decoded into the band switching voltage V B by the decoder (3) and supplied to the tuner circuit (1), and the remaining 14-bit CHNL of the signal SLCT is A / D. The tuning voltage V C is D / A converted by the converter (7) and supplied to the tuner circuit (1). Therefore, in the tuner circuit (1), the voltage V B
And V C , the channel of the receiving band, that is, the channel of the receiving band according to the bits BAND and CHNL of the tuning data SLCT is selected. EFFECTS OF THE INVENTION Thus, according to the present invention, the channel selection operation is performed. In this case, in particular, according to the present invention, the microcomputer (5)
There is almost no time delay from the output of the tuning data SLCT from the output of the voltage V B , V C to the supply of the tuner circuit (1), thus minimizing the screen muting period against the screen disturbance. You can In addition, the microcomputer (5) simply uses 16 as the tuning data SLCT.
It suffices to output individual bit strings, which can be executed by a general output port in a very ordinary manner. As in the case of FIG. Since it does not require any configuration or function, a general IC can be used as the microcomputer (5). Also, the load on the CPU of the microcomputer (5) is reduced. Further, the integrating circuit (4) is not necessary, which is advantageous in terms of the number of parts and the mounting area.

【図面の簡単な説明】 第1図はこの発明の一例の接続図、第2図〜第4図はそ
の説明のための図である。 (1)はチューナ回路、(5)はマイクロコンピュー
タ、(6)はシフトレジスタ、(7)はA/Dコンバータ
である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a connection diagram of an example of the present invention, and FIGS. 2 to 4 are diagrams for explaining the same. (1) is a tuner circuit, (5) is a microcomputer, (6) is a shift register, and (7) is an A / D converter.

Claims (1)

(57)【特許請求の範囲】 1.電子同調式のチューナ回路に、その受信ハンドを切
り換えるバンド切り換え電圧と、このバンド切り換え電
圧により切り換えられた受信バンドにおいて同調周波数
を指定するアナログの同調電圧とを供給する選局制御回
路において、 選局時に、上記受信バンドを指定する所定数のビット列
からなるデジタルデータと上記同調周波数を指定する所
定数のビット列からなるデジタルデータとからなる選局
データを直列に出力する選局用のマイクロコンピュータ
と、 上記直列の選局データをラッチし並列の選局データに変
換する直列入力−並列出力のシフトレジスタと、 このシフトレジスタから出力される並列の上記選局デー
タのうち、上記受信バンドを指定する所定数のビット列
からなるデジタルデータを上記バンド切り換え電圧にデ
コードするデコーダと、 上記シフトレジスタから出力される並列の上記選局デー
タのうち、上記同調周波数を指定する所定数のビット列
からなるデジタルデータを直接上記同調電圧にD/A変換
するD/Aコンバータとを有する選局制御回路。
(57) [Claims] A tuning control circuit that supplies an electronic tuning tuner circuit with a band switching voltage for switching the receiving hand and an analog tuning voltage for specifying a tuning frequency in the reception band switched by the band switching voltage. Sometimes, a microcomputer for channel selection, which serially outputs channel selection data consisting of digital data consisting of a predetermined number of bit strings designating the reception band and digital data consisting of a predetermined number of bit strings designating the tuning frequency, A serial input-parallel output shift register that latches the serial tuning data and converts the serial tuning data into parallel tuning data, and a predetermined one that specifies the reception band of the parallel tuning data output from the shift register. Decode digital data consisting of several bit strings into the above band switching voltage Of the parallel tuning data output from the shift register, a decoder and a D / A converter that directly D / A converts digital data consisting of a predetermined number of bit strings that specify the tuning frequency to the tuning voltage. Tuning control circuit having.
JP62080314A 1987-03-31 1987-03-31 Tuning control circuit Expired - Lifetime JP2687345B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62080314A JP2687345B2 (en) 1987-03-31 1987-03-31 Tuning control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62080314A JP2687345B2 (en) 1987-03-31 1987-03-31 Tuning control circuit

Publications (2)

Publication Number Publication Date
JPS63246086A JPS63246086A (en) 1988-10-13
JP2687345B2 true JP2687345B2 (en) 1997-12-08

Family

ID=13714802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62080314A Expired - Lifetime JP2687345B2 (en) 1987-03-31 1987-03-31 Tuning control circuit

Country Status (1)

Country Link
JP (1) JP2687345B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5356901A (en) * 1976-11-01 1978-05-23 Matsushita Electric Ind Co Ltd Channel selection unit

Also Published As

Publication number Publication date
JPS63246086A (en) 1988-10-13

Similar Documents

Publication Publication Date Title
KR0134878B1 (en) Digital control circuit for tuning systems
US4918450A (en) Analog/digital converter circuit
JPH04357716A (en) Multi-channel d/a converter
US5774079A (en) Circuit arrangement for converting a serial data signal into a parallel data signal
JP2687345B2 (en) Tuning control circuit
KR960000523B1 (en) Receiver
JPH1117531A (en) Digital delay circuit and digital pll circuit
US20040061634A1 (en) D/a converter with high jitter resistance
US6108428A (en) Tone control device and sound volume/tone control device for reducing noise at the time of tone modification
EP0632459B1 (en) Delay circuit using a digital memory
JPS5534507A (en) Electronic tuning television picture receiver
JP2762941B2 (en) Background noise generator
US5706036A (en) Method and apparatus for providing a video synchronising signal of a predetermined polarity
JPH0212416B2 (en)
JPH02296413A (en) Data selection circuit
KR0174157B1 (en) Digital Signal Processor Application Circuit
KR910000064B1 (en) Starting reset signal generating circuit
JPH02280598A (en) Integrated circuit for remote controller
JPH0212756Y2 (en)
JPS5599610A (en) Digital proportional receiver
JPS62205578A (en) Timing control circuit
JPH06326890A (en) Synchronizing signal generating circuit
FR2357105A1 (en) TV receiver with frequency synthesis tuning circuit - enables relation between selected program and channel datum to be applied to tuner input to be visible from position of switches (NL 3.1.78)
JPS554162A (en) Channel selector
JPS62140510A (en) Channel skip device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 10