JP2687010B2 - Semiconductor inspection equipment - Google Patents
Semiconductor inspection equipmentInfo
- Publication number
- JP2687010B2 JP2687010B2 JP1095556A JP9555689A JP2687010B2 JP 2687010 B2 JP2687010 B2 JP 2687010B2 JP 1095556 A JP1095556 A JP 1095556A JP 9555689 A JP9555689 A JP 9555689A JP 2687010 B2 JP2687010 B2 JP 2687010B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- stage
- accommodating
- inspection
- tray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体検査装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a semiconductor inspection apparatus.
(従来の技術) 従来、半導体製造の工程では、モールド済みの半導体
素子の検査は、所謂ICハンドラによって行われている。(Prior Art) Conventionally, in a semiconductor manufacturing process, a so-called IC handler tests a molded semiconductor element.
(発明が解決しようとする課題) しかしながら、上記従来の技術では、狭いピッチで多
数の電極端子が形成された半導体テバイスの検査を高精
度で効率良く行うことが困難であるという問題があっ
た。(Problems to be Solved by the Invention) However, the above-mentioned conventional technique has a problem in that it is difficult to inspect a semiconductor device having a large number of electrode terminals at a narrow pitch with high accuracy and efficiency.
本発明はかかる従来の事情に対処してなされたもの
で、狭いピッチで多数の電極端子が形成された半導体デ
バイスの検査を高精度で効率良く行うことのできる半導
体検査装置を提供しようとするものである。The present invention has been made in consideration of such conventional circumstances, and an object of the present invention is to provide a semiconductor inspection apparatus capable of highly accurately and efficiently inspecting a semiconductor device having a large number of electrode terminals formed at a narrow pitch. Is.
「発明の構成」 (課題を解決するための手段) すなわち本発明は、検査測定を行う半導体素子を多数
収容したトレーを多数棚積み積層する如く収容する昇降
自在の第1の収容部と、空トレーを一時保管する第2の
収容部と、検査の終了した半導体素子を多数収容したト
レーを多数棚積み積層する如く収容する昇降自在の第3
の収容部が略直線上に配列されたトレー収容部と、 前記第1乃至第3の収容部の配列方向及び上下方向に
移動自在とされ、当該第1乃至第3の収容部の間で前記
トレーを搬送するトレー移載機構と、 検査測定を行う前記半導体素子が載置されるプリアラ
イメントステージ及びプリアライメント用画像認識機構
を有するプリアライメント部と、 プリアライメントされた前記半導体素子をファインア
ライメントするためのファインアライメント用画像認識
機構と、 前記半導体素子のリードに対応した検査端子を有する
検査機構が配設された検査部と、 X−Y−Z−θ方向へ移動自在に構成され、載置され
た前記半導体素子のリードを、前記プリアライメント用
画像認識機構による画像情報に基づいてプリアライメン
トされ前記ファインアライメント用画像認識機構による
画像情報に基づいてファインアライメントされた状態
で、前記検査端子に接触させる測定ステージと、 検査の終了した前記半導体素子が一時載置されるアン
ロードステージと、 前記第1の収容部の最上部に配置された前記トレーか
ら検査測定を行う前記半導体素子を前記プリアライメン
トステージに順次搬送する搬入機構と、 前記プリアライメントステージから前記測定ステージ
に検査測定を行う前記半導体素子を移載すると共に、前
記測定ステージから前記アンロードステージに検査の終
了した前記半導体素子を移載する移載機構と、 前記アンロードステージに載置された前記半導体素子
を前記第3の収容部の最上部に配置された前記トレーに
順次搬送する搬出機構と を具備したことを特徴とする。"Structure of the Invention" (Means for Solving the Problems) That is, the present invention provides a first accommodating portion that is movable up and down and accommodates a large number of trays accommodating a large number of semiconductor elements to be inspected and measured in a stacking manner. A second accommodating portion for temporarily storing trays, and a third vertically movable accommodating tray for accommodating many trays accommodating a large number of semiconductor elements that have been inspected.
Tray accommodating portions in which the accommodating portions of the first to third accommodating portions are arranged in a substantially straight line are movable in the arrangement direction and the vertical direction of the tray accommodating portion, A tray transfer mechanism that conveys a tray, a pre-alignment unit having a pre-alignment stage on which the semiconductor element to be inspected and measured is mounted, and an image recognition mechanism for pre-alignment, and fine alignment of the pre-aligned semiconductor element An image recognition mechanism for fine alignment, an inspection unit provided with an inspection mechanism having inspection terminals corresponding to the leads of the semiconductor element, and a mounting unit configured to be movable in the XYZ-θ directions. The aligned leads of the semiconductor element are pre-aligned on the basis of the image information by the image recognition mechanism for pre-alignment and the fine alignment is performed. A measurement stage that is brought into contact with the inspection terminal in a state of being finely aligned based on image information by an image recognition mechanism for an object, an unload stage on which the semiconductor element that has been inspected is temporarily mounted, and the first A carry-in mechanism that sequentially conveys the semiconductor element to be inspected and measured from the tray arranged on the uppermost part of the accommodation section to the pre-alignment stage, and the semiconductor element to be inspected and measured from the pre-alignment stage to the measurement stage. A transfer mechanism for mounting and mounting the inspected semiconductor device from the measurement stage to the unload stage, and a semiconductor device mounted on the unload stage to the top of the third accommodating portion. And a carry-out mechanism for sequentially carrying to the tray arranged on the upper part.
(作 用) 上記構成の本発明の半導体検査装置では、狭いピッチ
で多数の電極端子が形成された半導体テバイスの検査を
高精度で効率良く行うことができる。(Operation) With the semiconductor inspection device of the present invention having the above-described configuration, it is possible to perform inspection of a semiconductor device having a large number of electrode terminals at a narrow pitch with high accuracy and efficiency.
(実施例) 以下、本発明をモールド済みの半導体素子の電気的な
検査を行う半導体検査装置に適用した一実施例について
図面を参照して説明する。(Embodiment) An embodiment in which the present invention is applied to a semiconductor inspection device for electrically inspecting a molded semiconductor element will be described with reference to the drawings.
この実施例の半導体検査装置は、ローダー系1と、測
定ステージ系2とから構成されており、これらは、防振
機能を有する複数の接続部材3によって接続されてい
る。The semiconductor inspection apparatus of this embodiment includes a loader system 1 and a measurement stage system 2, which are connected by a plurality of connecting members 3 having a vibration isolation function.
上記ローダー系1には、検査測定を行う半導体素子
(以下、チップと呼ぶ)4を多数収容したトレー5を多
数棚積み積層する如く収容する昇降自在のセンダー機構
6、空トレーを一時保管するトレーバッファ機構7、検
査の終了したチップ4を収容したトレー5を多数棚積み
積層する如く収容する昇降自在のレシーバ機構8が、図
示矢印Y方向に沿って直線上に設けられている。また、
これらの機構6、7、8の上部に設けられた基台9に
は、この基台9の長手方向(Y方向)および上下方向
(Z方向)に移動してトレー5を搬送可能に構成された
トレー移載機構10が配設されている。The loader system 1 includes a tray mechanism 5 for accommodating a large number of semiconductor elements (hereinafter, referred to as chips) 4 to be inspected and measured, and a vertically movable sender mechanism 6 for accommodating the trays 5, and a tray for temporarily storing an empty tray. A buffer mechanism 7 and a vertically movable receiver mechanism 8 for accommodating a large number of trays 5 accommodating the inspected chips 4 in a stacking manner are provided in a straight line along the arrow Y direction. Also,
A base 9 provided above the mechanisms 6, 7, 8 is configured to be able to move the tray 5 by moving in the longitudinal direction (Y direction) and the vertical direction (Z direction) of the base 9. A tray transfer mechanism 10 is provided.
また、基台9のセンダー機構6側端部には、センダー
機構6の最上段に棚積みされたトレー5から一つずつチ
ップ4を保持してプリアライメントステージ11へ搬送す
るチップ搬入機構12が設けられており、一方基台9のレ
シーバ機構8側端部には、アンロードステージ13上に設
けられた検査の終了したチップ4を保持してレシーバ機
構8の最上段に棚積みされたトレー5へ搬送するチップ
搬出機構14が設けられている。At the end of the base 9 on the sender mechanism 6 side, there is a chip loading mechanism 12 that holds the chips 4 one by one from the trays 5 stacked on the uppermost stage of the sender mechanism 6 and transports the chips 4 to the pre-alignment stage 11. On the other hand, at the end of the base 9 on the receiver mechanism 8 side, the tray 4 held on the top of the receiver mechanism 8 holds the chips 4 on the unload stage 13 for which inspection has been completed. A chip carry-out mechanism 14 for carrying to 5 is provided.
これらチップ搬入機構12およびチップ搬出機構14は、
夫々、Y方向へ突出した搬送腕15をX−Z方向に移動さ
せるための例えばLMガイドとボールスクリュー等から構
成されるX−Zステージ16と、搬送腕15の側面にY方向
に対して移動自在に設けられチップ4を真空チャックに
より吸着保持する保持部17とから構成されている。These chip loading mechanism 12 and chip unloading mechanism 14
For example, an XZ stage 16 configured by, for example, an LM guide and a ball screw for moving the transport arm 15 protruding in the Y direction in the XZ direction, and a side surface of the transport arm 15 moved in the Y direction. It is composed of a holding portion 17 which is freely provided and holds the chip 4 by suction with a vacuum chuck.
さらに、上記基台9の測定ステージ系2側には、チッ
プ4を真空チャックにより吸着保持する保持部18a、18b
が所定の間隔をおいて2個設けられ、Y−Z方向に移動
してチップ4を搬送可能に構成されたダブル移載機構18
が配設されている。Further, on the measurement stage system 2 side of the base 9, holding portions 18a, 18b for holding the chip 4 by suction with a vacuum chuck are provided.
The double transfer mechanism 18 is provided with two pieces at predetermined intervals and is configured to move in the YZ direction so that the chip 4 can be conveyed.
Are arranged.
また、測定ステージ系2は、チップ4を載置され、X
−Y−Z−θ方向に移動可能に構成された測定ステージ
19と、チップ4のリードに合せて多数の検査端子を設け
られたコンタクタ(図示せず)が固定される検査部20が
設けられている。The measurement stage system 2 has a chip 4 mounted thereon, and X
-Measurement stage configured to move in the YZ-θ direction
19 and an inspection unit 20 to which a contactor (not shown) provided with a large number of inspection terminals according to the leads of the chip 4 is fixed.
ここで、上述したチップ搬入機構12の保持部17および
ダブル移載機構18の保持部18a、18bの先端部には、例え
ば第2図に示すように、中央部に真空排気路30を穿設さ
れた円柱状部材31が設けられている。また、この円柱状
部材31先端面32には、環状の溝33が形成されており、こ
の溝33には柔軟な部材からなるOリング34が設けられ、
真空排気路30により真空排気しながらこのOリング34
を、チップ4の上面に押圧することにより、チップ4を
吸着保持するよう構成されている。Here, as shown in FIG. 2, for example, as shown in FIG. 2, a vacuum exhaust passage 30 is bored in the center of the tip of the holder 17 of the chip loading mechanism 12 and the holders 18a and 18b of the double transfer mechanism 18. A cylindrical member 31 is provided. Further, an annular groove 33 is formed on the tip surface 32 of the cylindrical member 31, and an O ring 34 made of a flexible member is provided in the groove 33.
This O ring 34 is evacuated by the vacuum exhaust passage 30.
Is pressed against the upper surface of the chip 4 to suck and hold the chip 4.
そして、この実施例においては、上記保持部17に配置
されたOリング34は、チップ4と接触、摺動することに
より、このチップ4を静電的に正に帯電させる材質、例
えばシリコーンゴムから構成されている。一方、上記保
持部18a、18bに配置されたOリング34は、チップ4と接
触、摺動することにより、このチップ4を静電的に負に
帯電させる材質、例えばニトリルブタジエンゴム(NB
R)から構成されている。Further, in this embodiment, the O-ring 34 arranged on the holding portion 17 is made of a material, such as silicone rubber, which electrostatically and positively charges the tip 4 by contacting and sliding the tip 4. It is configured. On the other hand, the O-rings 34 arranged on the holding portions 18a and 18b are made of a material, such as nitrile butadiene rubber (NB), which electrostatically charges the tip 4 by contacting and sliding with the tip 4.
R).
上記構成のこの実施例の半導体検査装置では、まず、
チップ搬入機構12の保持部17で、トレー5上のチップ4
を吸着保持し、プリアライメントステージ11上に搬送移
載する。In the semiconductor inspection apparatus of this embodiment having the above configuration, first,
With the holding unit 17 of the chip loading mechanism 12, the chips 4 on the tray 5 are
Is suction-held, and is transferred and transferred onto the pre-alignment stage 11.
なお、この時、チップ4は、保持部17に設けられたシ
リコーンゴムからなるOリング34と接触することによ
り、数十ないし数百ボルト程度の正の静電気を帯びる。At this time, the tip 4 bears positive static electricity of about several tens to several hundreds of volts by contacting the O-ring 34 made of silicone rubber provided on the holding portion 17.
次に、プリアライメントステージ11上に設けられたプ
リアライメント用画像認識機構21によりチップ4の画像
を撮像して正規の基準位置とのずれ量を検出する。Next, an image of the chip 4 is picked up by the pre-alignment image recognition mechanism 21 provided on the pre-alignment stage 11, and the amount of deviation from the normal reference position is detected.
この後、ダブル移載機構18の一方のチップ保持部18a
にてプリアライメントステージ11上のチップ4を吸着保
持し、測定ステージ19上へと搬送移載するとともに、ダ
ブル移載機構18の他方のチップ保持部18bにて測定ステ
ージ19上の検査終了済みチップ4をアンロードステージ
13上へ搬送移載する。この時、測定ステージ19は予め所
定の受渡し位置すなわち基台9の中央下部にて待機して
いるが、上記プリアライメント用画像認識機構21により
チップ4の位置ずれが検出された場合には、この位置ず
れ情報に基づいて、チップ4が測定ステージ19の予め定
められた基準位置上に載置されるように位置ずれ分移動
補正して待機している。After that, one of the chip holders 18a of the double transfer mechanism 18 is
Sucks and holds the chip 4 on the pre-alignment stage 11, transfers and transfers it onto the measurement stage 19, and the other chip holder 18b of the double transfer mechanism 18 transfers the chips on the measurement stage 19 that have been inspected. Unload stage 4
13 Transfer and transfer to the top. At this time, the measurement stage 19 is waiting in advance at a predetermined delivery position, that is, in the lower center of the base 9, but when the displacement of the chip 4 is detected by the pre-alignment image recognition mechanism 21, Based on the positional deviation information, the chip 4 is moved and corrected by the positional deviation so as to be placed on the predetermined reference position of the measurement stage 19, and the chip 4 is on standby.
なお、この時、プリアライメントステージ11上から測
定ステージ19へ移載されるチップ4には、保持部18aに
設けられたNBRからなるOリング34と接触することによ
り、負の電荷が与えられ、保持部17との接触によって生
じた正の電荷が中和されてほぼ帯電量がゼロとなる。At this time, a negative charge is applied to the chip 4 transferred from the pre-alignment stage 11 to the measurement stage 19 by contacting the O-ring 34 made of NBR provided in the holding portion 18a, The positive charge generated by the contact with the holding unit 17 is neutralized, and the amount of charge becomes almost zero.
この後、ファインアライメント用画像認識機構22によ
って測定ステージ19上のチップ4を撮像し、例えばチッ
プ4のリードの位置の所定位置からのずれを認識する。Thereafter, the chip 4 on the measurement stage 19 is imaged by the fine alignment image recognition mechanism 22 to recognize, for example, a deviation of a lead position of the chip 4 from a predetermined position.
しかる後、測定ステージ19を、検査部20に移動させ、
上記ファインアライメント用画像認識機構22によって認
識されたずれに応じて測定ステージ19の位置調整を行っ
た状態で測定ステージ19を上昇させ、検査部20に固定さ
れたコンタクタの検査端子にチップ4のリード列を接触
させ、電気的な導通を得て図示しないテスタによってチ
ップ4の検査を行う。Thereafter, the measurement stage 19 is moved to the inspection unit 20,
With the position of the measurement stage 19 adjusted according to the displacement recognized by the image recognition mechanism 22 for fine alignment, the measurement stage 19 is raised, and the lead of the chip 4 is connected to the inspection terminal of the contactor fixed to the inspection unit 20. The rows are brought into contact with each other to obtain electrical continuity, and the chip 4 is inspected by a tester (not shown).
検査終了後は、測定ステージ19を再び移載位置まで移
動させて、ここで、ダブル移載機構18の一方のチップ保
持部18bにて測定ステージ19上の検査済みチップ4を保
持し、アンロードステージ13上へ搬送移載するととも
に、他方のチップ保持部18aにてプリアライメントステ
ージ11上の次のチップ4を吸着保持し、測定ステージ19
上へ搬送移載する。After the inspection is completed, the measurement stage 19 is moved again to the transfer position, where the one chip holder 18b of the double transfer mechanism 18 holds the inspected chip 4 on the measurement stage 19 and unloads it. The transfer and transfer onto the stage 13 is performed, and the next chip 4 on the pre-alignment stage 11 is suction-held by the other chip holding unit 18a, and the measurement stage 19
Transport and transfer to the top.
そして、アンロードステージ13上の検査済みチップ4
は、チップ搬出機構14によって、レシーバ機構8のトレ
ー5に移動するが、このとき、検査により不良と判定さ
れたチップ4は、チップ搬出機構14の搬送経路の下方に
配置された不良品収容箱23内に落とされる。Then, the inspected chip 4 on the unload stage 13
Is moved to the tray 5 of the receiver mechanism 8 by the chip unloading mechanism 14. At this time, the chips 4 determined to be defective by the inspection are stored in the defective product storage box disposed below the transport path of the chip unloading mechanism 14. Dropped in 23.
上述した一連の動作を繰返すことにより、センダー機
構6のトレー5に収容されたチップ4が順次検査されて
レシーバ機構8のトレー5へと収容される。By repeating the above-described series of operations, the chips 4 stored in the tray 5 of the sender mechanism 6 are sequentially inspected and stored in the tray 5 of the receiver mechanism 8.
また、センダー機構6のトレー5上のチップ4が全て
取り出されると、トレー移載機構10によりこの空トレー
5を保持搬送し、トレーバッファ機構7上にて待機す
る。そして、レシーバ機構8のトレー5がチップ4を満
載した状態となると、この空トレー5をレシーバ機構8
のチップ4を満載したトレー5上に載置する。ここで、
不良のチップ4が多数存在し、レシーバ機構8のトレー
5がチップ4を満載した状態となる前にセンダー機構6
のトレー5が空となった場合は、トレー移載機構10は、
トレーバッファ機構7内に空トレー5を落下させて、セ
ンダー機構6の空トレー5を保持搬送し、トレーバッフ
ァ機構7上にて待機する。When all the chips 4 on the tray 5 of the sender mechanism 6 are taken out, the empty tray 5 is held and transported by the tray transfer mechanism 10 and stands by on the tray buffer mechanism 7. When the tray 5 of the receiver mechanism 8 becomes full of chips 4, the empty tray 5 is moved to the receiver mechanism 8
Is placed on a tray 5 on which the chips 4 are loaded. here,
Before the tray 5 of the receiver mechanism 8 becomes full of chips 4, the sender mechanism 6
When the tray 5 is empty, the tray transfer mechanism 10
The empty tray 5 is dropped into the tray buffer mechanism 7, the empty tray 5 of the sender mechanism 6 is held and transported, and waits on the tray buffer mechanism 7.
すなわち、この実施例の半導体検査装置では、チップ
4を、まず保持部17に配置された例えばシリコーンゴム
からOリング34に接触させ、この後、保持部18aに配置
された例えばNBRからなるOリング34に接触させるよう
構成されているので、チップ4保持部17との接触により
まず正に帯電し、この後、保持部18a接触により中和さ
れてほぼ帯電量がゼロの状態となって検査が実行される
ことになる。したがって、チップ4が静電気により破壊
されることを防止することができ、また、静電気の影響
を排除することにより、正確な検査測定を行うことがで
きる。That is, in the semiconductor inspection apparatus of this embodiment, the chip 4 is first brought into contact with the O-ring 34 from, for example, silicone rubber arranged in the holding portion 17, and then the O-ring made of, for example, NBR arranged in the holding portion 18a. Since it is configured to come into contact with the chip 34, it is first positively charged by contact with the chip 4 holding part 17, and then neutralized by the contact with the holding part 18a so that the amount of charge is almost zero and the inspection is performed. Will be executed. Therefore, it is possible to prevent the chip 4 from being destroyed by static electricity, and by eliminating the influence of static electricity, it is possible to perform accurate inspection measurement.
なお、上記実施例では、保持部17にチップ4を正に帯
電させるOリング34を配置し、保持部18aにチップ4を
負に帯電させるOリング34を配置した例について説明し
たが、本発明はかかる実施例に限定されるものではな
く、例えば保持部17にチップ4を負に帯電させるOリン
グ34を配置し、保持部18aにチップ4を正に帯電させる
Oリング34を配置してもよく、またその材質および形状
はどのようなものを用いてもよい。また、例えば保持部
17、18a等にチップ4を正に帯電させる部材とチップ4
を負に帯電させる部材とを混在させて配置し、電荷を中
和するよう構成することもできる。In the above embodiment, the O-ring 34 for positively charging the chip 4 is arranged in the holder 17, and the O-ring 34 for negatively charging the chip 4 is arranged in the holder 18a. However, the present invention is not limited to such an embodiment. For example, an O-ring 34 for negatively charging the chip 4 may be arranged in the holding part 17 and an O-ring 34 for positively charging the chip 4 may be arranged in the holding part 18a. Also, any material and shape may be used. Also, for example, a holding unit
A member for positively charging the chip 4 to 17, 18a and the like and the chip 4
It is also possible to dispose a negatively charged member in a mixed manner to neutralize the electric charge.
以上のようにこの実施例の半導体検査装置では、狭い
ピッチで多数の電極端子が形成された半導体テバイスで
あってもその検査を高精度で効率良く行うことができ
る。As described above, in the semiconductor inspection apparatus of this embodiment, even if the semiconductor device has a large number of electrode terminals formed at a narrow pitch, the inspection can be performed with high accuracy and efficiency.
[発明の効果] 以上説明したように、本発明の半導体検査装置によれ
ば、狭いピッチで多数の電極端子が形成された半導体テ
バイスの検査を高精度で効率良く行うことができる。[Effects of the Invention] As described above, according to the semiconductor inspection apparatus of the present invention, it is possible to inspect a semiconductor device having a large number of electrode terminals at a narrow pitch with high accuracy and efficiency.
第1図は本発明の一実施例の半導体検査装置の構成を示
す平面図、第2図は第1図の半導体検査装置の保持部の
構成を示す断面図である。 1……ローダー系、2……測定ステージ系、3……接続
部材、4……チップ、5……トレー、6……センダー機
構、7……トレーバッファ機構、8……レシーバ機構、
9……基台、10……トレー搬送機構、11……プリアライ
メントステージ、12……チップ搬入機構、13……アンロ
ードステージ、14……チップ搬出機構、15……搬送腕、
16……X−Zステージ、17……保持部(シリコーンゴム
製Oリング付)、18……ダブル移載機構、18a、18b……
保持部(NBR製Oリング付)、19……測定ステージ、20
……測定部、21……プリアライメント用画像認識機構、
22……ファインアライメント用画像認識機構、23……不
良品収容箱。FIG. 1 is a plan view showing the structure of a semiconductor inspection device according to an embodiment of the present invention, and FIG. 2 is a sectional view showing the structure of a holding portion of the semiconductor inspection device of FIG. DESCRIPTION OF SYMBOLS 1 ... Loader system, 2 ... Measuring stage system, 3 ... Connection member, 4 ... Chip, 5 ... Tray, 6 ... Sender mechanism, 7 ... Tray buffer mechanism, 8 ... Receiver mechanism,
9: Base, 10: Tray transport mechanism, 11: Pre-alignment stage, 12: Chip loading mechanism, 13: Unload stage, 14: Chip transport mechanism, 15: Transfer arm,
16 …… X-Z stage, 17 …… Holding part (with silicone rubber O-ring), 18 …… Double transfer mechanism, 18a, 18b ……
Holding part (with NBR O-ring), 19 ... Measuring stage, 20
…… Measurement unit, 21 …… Image recognition mechanism for pre-alignment,
22 …… Image recognition mechanism for fine alignment, 23 …… Defective product storage box.
Claims (1)
トレーを多数棚積み積層する如く収容する昇降自在の第
1の収容部と、空トレーを一時保管する第2の収容部
と、検査の終了した半導体素子を多数収容したトレーを
多数棚積み積層する如く収容する昇降自在の第3の収容
部が略直線上に配列されたトレー収容部と、 前記第1乃至第3の収容部の配列方向及び上下方向に移
動自在とされ、当該第1乃至第3の収容部の間で前記ト
レーを搬送するトレー移載機構と、 検査測定を行う前記半導体素子が載置されるプリアライ
メントステージ及びプリアライメント用画像認識機構を
有するプリアライメント部と、 プリアライメントされた前記半導体素子をファインアラ
イメントするためのファインアライメント用画像認識機
構と、 前記半導体素子のリードに対応した検査端子を有する検
査機構が配設された検査部と、 X−Y−Z−θ方向へ移動自在に構成され、載置された
前記半導体素子のリードを、前記プリアライメント用画
像認識機構による画像情報に基づいてプリアライメント
され前記ファインアライメント用画像認識機構による画
像情報に基づいてファインアライメントされた状態で、
前記検査端子に接触させる測定ステージと、 検査の終了した前記半導体素子が一時載置されるアンロ
ードステージと、 前記第1の収容部の最上部に配置された前記トレーから
検査測定を行う前記半導体素子を前記プリアライメント
ステージに順次搬送する搬入機構と、 前記プリアライメントステージから前記測定ステージに
検査測定を行う前記半導体素子を移載すると共に、前記
測定ステージから前記アンロードステージに検査の終了
した前記半導体素子を移載する移載機構と、 前記アンロードステージに載置された前記半導体素子を
前記第3の収容部の最上部に配置された前記トレーに順
次搬送する搬出機構と を具備したことを特徴とする半導体検査装置。1. A first accommodating portion which is movable up and down for accommodating a large number of trays accommodating a large number of semiconductor elements to be inspected and measured, and a second accommodating portion for temporarily storing empty trays, and an inspection A tray accommodating section in which a third accommodating section that is movable up and down and accommodating a large number of finished semiconductor element accommodating trays is stacked in a substantially straight line, and an arrangement of the first to third accommodating sections. And a pre-alignment stage and a pre-alignment stage on which the semiconductor element to be inspected and measured is mounted, the tray transfer mechanism being movable in the vertical and vertical directions and for transporting the tray between the first to third accommodating portions. A pre-alignment unit having an image recognition mechanism for alignment; a fine alignment image recognition mechanism for finely aligning the pre-aligned semiconductor element; An inspection unit provided with an inspection mechanism having inspection terminals corresponding to the leads of the element, and a lead of the semiconductor element, which is configured to be movable in the XYZ-θ direction and is mounted on the pre-alignment In a state where pre-alignment is performed based on image information by the image recognition mechanism for use and fine alignment is performed based on image information by the image recognition mechanism for fine alignment,
A measurement stage that is brought into contact with the inspection terminal, an unload stage on which the semiconductor element that has been inspected is temporarily mounted, and a semiconductor that performs inspection measurement from the tray that is arranged on the uppermost part of the first accommodating portion. A carrying-in mechanism for sequentially transporting the elements to the pre-alignment stage, and transferring the semiconductor element to be inspected and measured from the pre-alignment stage to the measurement stage, and ending the inspection from the measurement stage to the unload stage A transfer mechanism for transferring the semiconductor elements, and a carry-out mechanism for sequentially transferring the semiconductor elements mounted on the unload stage to the tray arranged at the top of the third container. Semiconductor inspection equipment characterized by.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095556A JP2687010B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1095556A JP2687010B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02272744A JPH02272744A (en) | 1990-11-07 |
JP2687010B2 true JP2687010B2 (en) | 1997-12-08 |
Family
ID=14140857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1095556A Expired - Fee Related JP2687010B2 (en) | 1989-04-13 | 1989-04-13 | Semiconductor inspection equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2687010B2 (en) |
-
1989
- 1989-04-13 JP JP1095556A patent/JP2687010B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02272744A (en) | 1990-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6900459B2 (en) | Apparatus for automatically positioning electronic dice within component packages | |
CN110023773B (en) | Test system | |
CN111742399A (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device | |
KR20070018524A (en) | Visual inspecting and classifying equipment for wafer level semiconductor element | |
JPH08248095A (en) | Inspecting apparatus | |
KR20180083557A (en) | Device handler | |
JP5045010B2 (en) | Conveying device with positioning means | |
JP2006317346A (en) | Probing system and prober | |
US6111417A (en) | Semiconductor component test apparatus including sucking mechanism maintaining components in tray during testing | |
JP3099235B2 (en) | Wafer inspection equipment | |
JP2687010B2 (en) | Semiconductor inspection equipment | |
JPH05136219A (en) | Probe device | |
JP3080845B2 (en) | Inspection apparatus and method | |
JP2750448B2 (en) | Semiconductor inspection equipment | |
JP2913344B2 (en) | An inspection device and an inspection method for a semiconductor element. | |
JP2652711B2 (en) | Semiconductor inspection apparatus and inspection method | |
JPH03141657A (en) | Inspecting apparatus | |
JPH0329335A (en) | Semiconductor chip prober | |
KR20200057161A (en) | Loader for wafer prober being capable of storing wafers | |
JPH0727939B2 (en) | Semiconductor element inspection method | |
JPH0266474A (en) | Method for inspecting semiconductor element | |
JPH02281157A (en) | Semiconductor inspection apparatus | |
JPH0843487A (en) | Conveyance apparatus | |
JPH02311773A (en) | Method for inspecting semiconductor | |
JPH02281158A (en) | Semiconductor inspection apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |