JP2913344B2 - An inspection device and an inspection method for a semiconductor element. - Google Patents

An inspection device and an inspection method for a semiconductor element.

Info

Publication number
JP2913344B2
JP2913344B2 JP1535691A JP1535691A JP2913344B2 JP 2913344 B2 JP2913344 B2 JP 2913344B2 JP 1535691 A JP1535691 A JP 1535691A JP 1535691 A JP1535691 A JP 1535691A JP 2913344 B2 JP2913344 B2 JP 2913344B2
Authority
JP
Japan
Prior art keywords
semiconductor
inspection
wafer
semiconductor wafer
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1535691A
Other languages
Japanese (ja)
Other versions
JPH0513524A (en
Inventor
祐一 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11886524&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2913344(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1535691A priority Critical patent/JP2913344B2/en
Publication of JPH0513524A publication Critical patent/JPH0513524A/en
Application granted granted Critical
Publication of JP2913344B2 publication Critical patent/JP2913344B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[発明の目的][Object of the Invention]

【0002】[0002]

【産業上の利用分野】本発明は、半導体素子の検査装置
及び検査方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device inspection apparatus.
And inspection methods.

【0003】[0003]

【従来の技術】一般に、半導体素子は、精密写真転写技
術等により半導体ウエハ上に同時に多数形成され、この
後、スクライブラインに沿って各半導体素子(半導体チ
ップ)に切断される。
2. Description of the Related Art In general, a large number of semiconductor elements are simultaneously formed on a semiconductor wafer by a precision photographic transfer technique or the like, and then cut into individual semiconductor elements (semiconductor chips) along scribe lines.

【0004】このような半導体素子の製造工程において
は、従来からいわゆるウエハプローバおよびテスタを用
いた半導体ウエハの状態(切断前)における半導体素子
の電気的特性の検査や、いわゆるハンドラおよびテスタ
を用いたパッケージ後の半導体素子の電気的特性の検査
等が行われている。
In the manufacturing process of such a semiconductor device, inspection of electrical characteristics of the semiconductor device in a state of a semiconductor wafer (before cutting) using a so-called wafer prober and tester, and a so-called handler and tester have been used. Inspection of the electrical characteristics of the semiconductor device after packaging is performed.

【0005】また、例えば高温環境あるいは低温環境下
で長時間(例えば数十時間)に亘って電気的特性の変化
を検査する環境試験は、例えば多数のICソケットを配
列したトレー等を用いて、ソケットにICの端子を挿入
してパッケージ後の半導体素子についてのみ行われてい
る。これは、上述の如く環境試験は長時間を要するた
め、ウエハプローバ等を用いてチップに切断前の半導体
ウエハの状態で環境試験を行うことが、スループットの
点で現実的に不可能なためである。すなわち、パッケー
ジ後の半導体素子の環境試験を行う場合、上述したトレ
ー等を用いて数千ないし数万個の半導体素子について同
時に環境試験を行うが、従来のウエハプローバを用いて
半導体ウエハの状態で環境試験を行うと一台のウエハプ
ローバで一枚の半導体ウエハ(例えば数十ないし百数十
個の半導体素子が形成されている)の環境試験を行うた
めに例えば数十時間必要となり、上記数の半導体素子の
環境試験を同時に行うためには、数十ないし数百台のウ
エハプローバが必要となり現実的には困難となるためで
ある。
In an environmental test for examining a change in electrical characteristics over a long period of time (for example, several tens of hours) in a high-temperature environment or a low-temperature environment, for example, a tray or the like in which a large number of IC sockets are arranged is used. This is performed only for the semiconductor device after the IC terminal is inserted into the socket and packaged. This is because the environmental test takes a long time as described above, and it is practically impossible to perform an environmental test using a wafer prober or the like in a state of a semiconductor wafer before cutting into chips in terms of throughput. is there. In other words, when performing an environmental test of a semiconductor device after packaging, an environmental test is performed simultaneously for thousands to tens of thousands of semiconductor devices using the above-described tray or the like, but in a state of a semiconductor wafer using a conventional wafer prober. When an environmental test is performed, it takes, for example, several tens of hours to perform an environmental test on one semiconductor wafer (for example, several tens to one hundred and several tens of semiconductor elements are formed) with one wafer prober. In order to simultaneously perform the environmental test of the semiconductor device, several tens to several hundreds of wafer probers are required, which is practically difficult.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、周知の
如く近年は例えば半導体素子(チッブ)をパッケージン
グせずに基板に直接貼り付ける等の実装方法(例えばT
AB等が開発されており、このような場合半導体素子が
パッケージ状態にならないので、ソケットに挿入可能な
端子が用いられず上述したような環境試験ができないと
いう問題が発生している。また、例えば基板上に半導体
素子(半導体チッブ)を実装してから環境試験を行う
と、不良になった場合、半導体素子のみの交換が容易に
できないため、基板全体が不良になり、製造コストの観
点から好ましくない。
However, as is well known, in recent years, for example, a mounting method such as directly attaching a semiconductor element (chip) to a substrate without packaging it (for example, T
AB has been developed, and in such a case, since the semiconductor element does not enter a package state, a terminal that can be inserted into a socket is not used, and thus the above-described environmental test cannot be performed. Also, for example, when an environmental test is performed after mounting a semiconductor element (semiconductor chip) on a substrate, if the semiconductor element becomes defective, it is not easy to replace only the semiconductor element. Not desirable from a viewpoint.

【0007】本発明は、かかる従来の事情に対処してな
されたもので、半導体ウエハの状態での半導体素子の環
境試験を容易に、かつ、効率的に実施することのできる
半導体素子の検査装置及び検査方法を提供しようとする
ものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has an apparatus for inspecting a semiconductor device capable of easily and efficiently performing an environmental test of a semiconductor device in a state of a semiconductor wafer. And an inspection method.

【0008】[発明の構成][Structure of the Invention]

【0009】[0009]

【課題を解決するための手段】すなわち、本発明の半導
体素子の検査方法は、半導体ウエハが載置されるウエハ
支持体と、前記半導体ウエハ上に形成された複数の半導
体素子の各電極パッドに対応した探針配置された蓋体
と、前記探針と電気的測定装置との電気的接続を行うた
めの電極ターミナルとを具備した検査用治具を用い、前
記ウエハ支持体上に設けられた前記半導体ウエハの前記
各電極パッドと、前記探針とが接触する如く、前記蓋体
を前記支持体上に固定し、この状態で前記検査用治具を
所定の検査環境下に配置し、前記電極ターミナルおよび
前記探針を介して前記半導体素子の電気的特性の測定を
行うことを特徴とする。また、検査装置は、半導体ウエ
ハが載置されるウエハ支持体と、前記半導体ウエハ上に
形成された複数の半導体素子の各電極パッドに対応した
探針が配置された蓋体と、前記探針と電気的測定装置と
の電気的接続を行うための電極ターミナルとを具備した
検査用治具と、前記検査用治具を複数収容し、内部が温
調可能な環境試験用のオーブンとを備えたことを特徴と
する。
That is, according to the method for inspecting a semiconductor device of the present invention, a wafer support on which a semiconductor wafer is mounted and electrode pads of a plurality of semiconductor devices formed on the semiconductor wafer are provided. using a lid the corresponding probe is arranged, said probe and electrical measurement device and the inspection jig provided with the electrode terminal for making electrical connection, provided on the wafer support The lid is fixed on the support so that the electrode pads of the semiconductor wafer are in contact with the probe, and the inspection jig is placed under a predetermined inspection environment in this state, The electrical characteristics of the semiconductor element are measured via the electrode terminal and the probe. In addition, the inspection equipment
A wafer support on which c is mounted, and on the semiconductor wafer
Corresponding to each electrode pad of multiple formed semiconductor elements
A lid on which a probe is arranged, and the probe and an electrical measuring device;
And an electrode terminal for performing electrical connection of
A plurality of inspection jigs and the inspection jigs are accommodated, and the inside is heated.
And a tunable environmental test oven.
I do.

【0010】[0010]

【作 用】上記構成の本発明の半導体素子の検査装置及
検査方法では、従来実施することのできなかった半導
体ウエハの状態での半導体素子の環境試験を容易に、か
つ、効率的に実施することができる。
The inspection device and the inspection device for a semiconductor device of the present invention having the above configuration are provided.
In the inspection and inspection method, an environmental test of a semiconductor device in a state of a semiconductor wafer, which cannot be conventionally performed, can be easily and efficiently performed.

【0011】[0011]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0012】図1に示すように検査用治具1は、被検査
体である半導体素子(半導体チップ)を多数形成された
半導体ウエハ2を支持するための支持体として、例えば
矩形板状に形成されたトレイ3を備えており、半導体ウ
エハ2は、このトレイ3上の所定位置に載置されるよう
構成されている。
As shown in FIG. 1, an inspection jig 1 is formed, for example, in a rectangular plate shape as a support for supporting a semiconductor wafer 2 on which a large number of semiconductor elements (semiconductor chips) to be inspected are formed. The semiconductor wafer 2 is configured to be placed at a predetermined position on the tray 3.

【0013】また、このトレイ3上には、トレイ3とほ
ぼ同じ大きさに形成された板状体からなり、半導体ウエ
ハ2に形成された全ての半導体素子の電極パッドに対応
してプローブ(探針)4が配列された蓋体5がトレイ3
上を覆う如く配置される。この蓋体5の所定部位、例え
ば側方には、各プローブ4と電気的に接続された電極端
子が配列された電極ターミナル6が設けられており、こ
の電極ターミナル6を介して外部の電気的測定装置(例
えば後述するテスタ)と各プローブ4との電気的な接続
を実施するよう構成されている。
The tray 3 is formed of a plate-like body having substantially the same size as the tray 3 and has probes corresponding to the electrode pads of all the semiconductor elements formed on the semiconductor wafer 2. The lid 5 on which the needles 4 are arranged is the tray 3
It is arranged so as to cover the top. An electrode terminal 6 on which electrode terminals electrically connected to the respective probes 4 are arranged is provided at a predetermined portion of the lid 5, for example, on the side, and an external electric terminal is provided via the electrode terminal 6. It is configured to make an electrical connection between a measuring device (for example, a tester described later) and each probe 4.

【0014】さらに、この蓋体5には、スペーサ7およ
び図示しないスブリングの作用により支点8aを中心と
して図示矢印の如く回動自在に構成されトレイ3を弾性
的に保持するクランプ機構8が設けられている。そし
て、スペーサ7によって蓋体5とトレイ3との間隔が所
定間隔以下にならないように保持するとともに、クラン
プ機構8によって蓋体5とトレイ3とが着脱自在に一体
的に所定圧力で保持される如く構成されている。
Further, the lid 5 is provided with a clamp mechanism 8 which is rotatable around a fulcrum 8a as shown by an arrow in FIG. ing. The gap between the lid 5 and the tray 3 is held by the spacer 7 so as not to be less than a predetermined distance, and the lid 5 and the tray 3 are detachably and integrally held at a predetermined pressure by the clamp mechanism 8. It is configured as follows.

【0015】すなわち、従来例えばプローブ装置等によ
り検査を実施する際には、針先高さのばらつき等がある
ため、探針の針先と電極パッドとが接触した位置から一
定距離、一定圧力で探針と電極パッドとを押圧するいわ
ゆるオーバードライブをかけて、探針と電極パッドとを
確実に電気的に接触させる。本実施例においては、クラ
ンプ機構8によって押圧することによりオーバードライ
ブをかけ、スペーサ7によりこのオーバードライブ量を
制限することにより、上記オーバードライブをかけた状
態と同様な状態で各プローブ4と半導体ウエハ2の電極
パッドとの接触が行われるよう構成されている。
That is, conventionally, when an inspection is performed by a probe device or the like, there is a variation in the height of the probe tip, and therefore, a constant distance and a constant pressure are applied from the position where the probe tip and the electrode pad are in contact. The probe and the electrode pad are reliably brought into electrical contact by applying so-called overdrive to press the probe and the electrode pad. In this embodiment, each probe 4 and the semiconductor wafer are placed in the same state as the above-mentioned overdrive state by applying overdrive by pressing with the clamp mechanism 8 and limiting this overdrive amount by the spacer 7. It is configured to make contact with the second electrode pad.

【0016】なお、これらのスペーサ7およびクランプ
機構8は各種の変形が可能であり、例えばこれらを蓋体
5側でなくトレイ3側に設けたり、蓋体5およびトレイ
3とは別体に構成したりすることもできる。また、固定
方法は、例えば機械的なクランブ機構、ねじによる固定
機構等あらゆるものを使用することができる。但し、蓋
体5とトレイ3とを正確に位置決めした状態で固定する
必要があることから、固定前に蓋体5とトレイ3との相
対位置をある程度移動させることのできる自由度を有
し、かつ、固定した後はこれらの相対位置が動かないよ
うにすることのできるものでなければならない。また、
本実施例では、半導体ウエハ2に形成された全ての半導
体素子の電気的な検査を実施するため、半導体ウエハ2
に形成された全ての半導体素子の電極パッドに対応した
プローブ4を有する蓋体5を用いるが、例えば半導体ウ
エハ2上の一部の半導体素子の電気的な検査を行えばよ
い場合は、検査を実施する半導体素子に対してのみプロ
ーブ4を設けられたものを用いてもよい。
The spacer 7 and the clamp mechanism 8 can be variously modified. For example, they can be provided on the tray 3 side instead of the lid 5 side, or can be formed separately from the lid 5 and the tray 3. You can also do. As the fixing method, for example, any one of a mechanical clamping mechanism and a fixing mechanism using a screw can be used. However, since it is necessary to fix the lid 5 and the tray 3 in an accurately positioned state, it has a degree of freedom to move the relative position between the lid 5 and the tray 3 to some extent before fixing. And, after being fixed, these relative positions must be immovable. Also,
In this embodiment, in order to carry out an electrical inspection of all the semiconductor elements formed on the semiconductor wafer 2, the semiconductor wafer 2
The lid 5 having the probes 4 corresponding to the electrode pads of all the semiconductor elements formed on the semiconductor wafer 2 is used. For example, when it is sufficient to perform an electrical inspection of a part of the semiconductor elements on the semiconductor wafer 2, the inspection is performed. The one provided with the probe 4 only for the semiconductor element to be implemented may be used.

【0017】上記トレイ3と蓋体5は、蓋体5に設けら
れた各プローブ4が確実に半導体ウエハ2上の各電極パ
ッドに接触するよう正確に位置決めされた状態で当接さ
れ、クランプ機構8によって固定された状態で搬送さ
れ、例えばオーブン等に収容されて環境試験が実施され
る。
The tray 3 and the lid 5 are brought into contact with each other in a state where the probes 4 provided on the lid 5 are accurately positioned so as to surely come into contact with the respective electrode pads on the semiconductor wafer 2. The wafer is conveyed in a state of being fixed by 8, and housed in, for example, an oven or the like, and an environmental test is performed.

【0018】図2は、上記検査用治具1を用いて自動的
に半導体ウエハ2の半導体素子の電気的な検査を実施す
る自動検査装置の構成を示すものである。同図に示すよ
うに自動検査装置10は、それぞれ半導体ウエハ2、ト
レイ3、蓋体5を、例えば棚状に複数収容するウエハ収
容部11、トレイ収容部12、蓋体収容部13を備えて
おり、これらの各収納部には、各収納部へ半導体ウエハ
2、トレイ3、蓋体5を搬入・搬出するためのウエハ搬
送機構14、トレイ搬送機構15、蓋体搬送機構16が
それぞれ設けられている。
FIG. 2 shows a configuration of an automatic inspection apparatus for automatically performing an electrical inspection of semiconductor elements on a semiconductor wafer 2 using the inspection jig 1. As shown in FIG. 1, the automatic inspection apparatus 10 includes a wafer accommodating section 11, a tray accommodating section 12, and a lid accommodating section 13 for accommodating a plurality of semiconductor wafers 2, a tray 3, and a lid 5, respectively, for example, in a shelf shape. Each of these storage sections is provided with a wafer transfer mechanism 14, a tray transfer mechanism 15, and a cover transfer mechanism 16 for loading and unloading the semiconductor wafer 2, the tray 3, and the cover 5 into and from each storage section. ing.

【0019】また、上記各搬送機構の側方には、トレイ
3等を複数順次搬送可能な搬送機構として、例えばベル
ト搬送機構17が設けられており、このベルト搬送機構
17の搬送路に沿って、例えば画像解析等により半導体
ウエハ2および蓋体5等の位置認識を行う位置認識部1
8と、トレイ3と蓋体5の組立を実施するクランプ組立
機構部19と、組立られたトレイ3と蓋体5および半導
体ウエハ2(組立体)を搬送する組立体搬送機構20
と、この組立体を多数例えば棚状に収容可能に構成さ
れ、内部を所定の環境、例えば所定の温度に保持可能に
構成された環境試験用のオーブン21とが設けられてい
る。
A belt transport mechanism 17, for example, is provided beside each of the above transport mechanisms as a transport mechanism capable of sequentially transporting a plurality of trays 3 and the like, and along a transport path of the belt transport mechanism 17. A position recognizing unit 1 for recognizing the positions of the semiconductor wafer 2 and the lid 5 by image analysis or the like, for example.
8, a clamp assembly mechanism 19 for assembling the tray 3 and the lid 5, and an assembly transport mechanism 20 for transporting the assembled tray 3, the lid 5 and the semiconductor wafer 2 (assembly).
And an environmental test oven 21 configured to be able to accommodate a large number of the assemblies in, for example, a shelf shape and to be able to maintain the inside at a predetermined environment, for example, a predetermined temperature.

【0020】上記構成の自動検査装置10では、まず、
トレイ搬送機構15によって、トレイ収容部12内のト
レイ3を取り出し、このトレイ3をペルト搬送機構17
上の所定位置に載置する。
In the automatic inspection apparatus 10 having the above configuration, first,
The tray 3 in the tray accommodating section 12 is taken out by the tray transport mechanism 15 and the tray 3 is moved to the pelt transport mechanism 17.
Place on the upper predetermined position.

【0021】次に、ウエハ搬送機構14によって、ウエ
ハ収容部11内の半導体ウエハ2を取り出し、例えば半
導体ウエハ2のオリエンテーションフラットの位置を検
出すること等による粗位置決めを実施して、この半導体
ウエハ2をトレイ3上の所定位置に載置する。
Next, the semiconductor wafer 2 in the wafer accommodating section 11 is taken out by the wafer transfer mechanism 14, and coarse positioning is performed by detecting the position of the orientation flat of the semiconductor wafer 2, for example. Is placed at a predetermined position on the tray 3.

【0022】この後、例えばCCDカメラ等で撮像する
ことにより、位置認識部18でこのトレイ3上の半導体
ウエハ2(電極パッド)の正確な位置を認識し、この後
ベルト搬送機構17を所定距離移動させてこのトレイ3
および半導体ウエハ2をクランプ組立機構部19に搬送
する。
Thereafter, the position of the semiconductor wafer 2 (electrode pad) on the tray 3 is recognized by the position recognition unit 18 by taking an image with, for example, a CCD camera or the like. Move this tray 3
Then, the semiconductor wafer 2 is transferred to the clamp assembly mechanism 19.

【0023】また、上記動作と同時に、蓋体搬送機構1
6によって蓋体収容部13内の蓋体5を取り出し、同様
に位置認識部18でこの蓋体5(ブローブ4)の正確な
位置を認識し、この後、この蓋体5をクランプ組立機構
部19に搬送する。
At the same time as the above operation, the lid transport mechanism 1
6, the cover 5 in the cover housing 13 is taken out, and the position of the cover 5 (probe 4) is similarly recognized by the position recognizing unit 18; Conveyed to 19.

【0024】そして、上記位置認識結果に基づき、クラ
ンプ組立機構部19において、半導体ウエハ2上の各電
極パッドにプローブ4が正確に接触するよう、蓋体5を
トレイ3上に配置し、蓋体5のクランブ機構8をトレイ
3に掛けて、問に半導体ウエハ2を挟んだ状態で蓋体5
とトレイ3とを固定する。
Then, based on the position recognition result, the lid 5 is arranged on the tray 3 in the clamp assembling mechanism 19 so that the probe 4 accurately contacts each electrode pad on the semiconductor wafer 2. 5 is placed on the tray 3 and the semiconductor wafer 2 is sandwiched between the
And tray 3 are fixed.

【0025】しかる後、ベルト搬送機構17を所定距離
移動させてこの蓋体5、トレイ3、半導体ウエハ2から
なる組立体をクランプ組立機構部19から搬出し、組立
体搬送機構20によってこの組立体をオーブン21内に
配置する。オーブン21は、複数例えば数十個の組立体
を棚状に収容できるように構成されており、このオーブ
ン21は複数配置されている。また、オーブン21内に
は、蓋体5に設けられた電極ターミナル6に対応して図
示しない電気的接続機構が設けられており、この電気的
接続機構、電極ターミナル6およびプローブ4を介して
テスタ22と半導体ウエハ2に形成された半導体素子の
電極パッドとが電気的に接続されるよう構成されてい
る。
Thereafter, the belt transport mechanism 17 is moved by a predetermined distance to unload the assembly comprising the lid 5, the tray 3, and the semiconductor wafer 2 from the clamp assembly mechanism 19, and the assembly transport mechanism 20 moves the assembly. Is placed in the oven 21. The oven 21 is configured so that a plurality of, for example, several tens of assemblies can be stored in a shelf shape, and a plurality of the ovens 21 are arranged. In the oven 21, an electrical connection mechanism (not shown) is provided corresponding to the electrode terminal 6 provided on the lid 5, and a tester is provided via the electrical connection mechanism, the electrode terminal 6 and the probe 4. The semiconductor device 1 is configured to be electrically connected to an electrode pad of a semiconductor element formed on the semiconductor wafer 2.

【0026】そして、各オーブン21内に所定数の組立
体が配置されると、このオーブン21の図示しない開閉
機構が閉められ、内部が所定の環境例えば所定温度に設
定され、テスタ22によって各半導体ウエハ2の各半導
体素子の電気的な検査が順次実施される。
When a predetermined number of assemblies are arranged in each oven 21, an opening / closing mechanism (not shown) of the oven 21 is closed, and the inside is set to a predetermined environment, for example, a predetermined temperature. Electrical inspection of each semiconductor element of the wafer 2 is sequentially performed.

【0027】このように、本実施例によれば、従来行う
ことのできなかった半導体ウエハ2の状態での各半導体
素子の環境試験を容易に、かつ、効率的に実施すること
ができる。したがって、例えばTAB等により、切断し
た後の半導体素子をパッケージングせずに直接基板上に
実装するような場合でも、基板上に実装する前に各半導
体素子の環境試験を行うことができ、従来に較べて生産
効率の向上を図ることができる。
As described above, according to the present embodiment, the environmental test of each semiconductor element in the state of the semiconductor wafer 2 which could not be performed conventionally can be easily and efficiently performed. Therefore, even when the semiconductor device after cutting is directly mounted on a substrate without packaging by TAB or the like, an environmental test of each semiconductor device can be performed before mounting the semiconductor device on the substrate. As a result, the production efficiency can be improved.

【0028】[0028]

【発明の効果】以上説明したように、本発明の半導体素
子の検査装置及び検査方法によれば、半導体ウエハの状
態での半導体素子の環境試験を容易に、かつ、効率的に
実施することができる。
As described above, according to the semiconductor device inspection apparatus and method of the present invention, it is possible to easily and efficiently perform an environmental test of a semiconductor device in a state of a semiconductor wafer. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例方法に用いる検査用治具の構
成を示す図である。
FIG. 1 is a diagram showing a configuration of an inspection jig used in a method according to an embodiment of the present invention.

【図2】本発明の一実施例方法に用いる自動検査装置の
構成を示す図である。
FIG. 2 is a diagram showing a configuration of an automatic inspection apparatus used in the method of one embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 検査用治具 2 半導体ウエハ 3 トレイ 4 プローブ(探針) 5 蓋体 6 電極ターミナル 7 スペーサ 8 クランプ機構 8a 支点 DESCRIPTION OF SYMBOLS 1 Inspection jig 2 Semiconductor wafer 3 Tray 4 Probe 5 Probe 6 Electrode terminal 7 Spacer 8 Clamp mechanism 8a

フロントページの続き (56)参考文献 特開 平4−151845(JP,A) 特開 平4−206753(JP,A) 特開 昭62−276861(JP,A) 特開 昭64−18233(JP,A) 特開 平3−89528(JP,A) 特開 昭63−204621(JP,A) 特開 平1−170870(JP,A) 実開 平4−59943(JP,U) 実開 昭62−167176(JP,U) (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 31/26 Continuation of the front page (56) References JP-A-4-151845 (JP, A) JP-A-4-207675 (JP, A) JP-A-62-278661 (JP, A) JP-A-64-18233 (JP) JP-A-3-89528 (JP, A) JP-A-63-204621 (JP, A) JP-A-1-170870 (JP, A) Fully-opened 4-59943 (JP, U) Really-opened 62-167176 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/66 G01R 31/26

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウエハが載置されるウエハ支持体
と、 前記半導体ウエハ上に形成された複数の半導体素子の各
電極パッドに対応した探針配置された蓋体と、 前記探針と電気的測定装置との電気的接続を行うための
電極ターミナルとを具備した検査用治具を用い、 前記ウエハ支持体上に設けられた前記半導体ウエハの前
記各電極パッドと、前記探針とが接触する如く、前記蓋
体を前記支持体上に固定し、 この状態で前記検査用治具を所定の検査環境下に配置
し、 前記電極ターミナルおよび前記探針を介して前記半導体
素子の電気的特性の測定を行うことを特徴とする半導体
素子の検査方法。
A wafer support on which a semiconductor wafer is mounted ; a lid on which probes corresponding to respective electrode pads of a plurality of semiconductor elements formed on the semiconductor wafer are arranged; Using an inspection jig provided with an electrode terminal for making an electrical connection with an electrical measurement device, the electrode pads of the semiconductor wafer provided on the wafer support, and the probe are The lid is fixed on the support so as to be in contact with the support. In this state, the inspection jig is arranged under a predetermined inspection environment, and the electrical connection of the semiconductor element is performed through the electrode terminal and the probe. A method for inspecting a semiconductor device, comprising measuring characteristics.
【請求項2】 半導体ウエハが載置されるウエハ支持体2. A wafer support on which a semiconductor wafer is mounted.
と、When, 前記半導体ウエハ上に形成された複数の半導体素子の各Each of a plurality of semiconductor elements formed on the semiconductor wafer
電極パッドに対応した探針が配置された蓋体と、A lid on which a probe corresponding to the electrode pad is arranged, 前記探針と電気的測定装置との電気的接続を行うためのFor making an electrical connection between the probe and an electrical measuring device;
電極ターミナルとを具備した検査用治具と、An inspection jig having an electrode terminal; 前記検査用治具を複数収容し、内部が温調可能な環境試An environmental test in which a plurality of the inspection jigs are
験用のオーブンとを備えたことを特徴とする半導体素子Semiconductor device provided with a test oven
の検査装置。Inspection equipment.
JP1535691A 1991-02-06 1991-02-06 An inspection device and an inspection method for a semiconductor element. Expired - Lifetime JP2913344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1535691A JP2913344B2 (en) 1991-02-06 1991-02-06 An inspection device and an inspection method for a semiconductor element.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1535691A JP2913344B2 (en) 1991-02-06 1991-02-06 An inspection device and an inspection method for a semiconductor element.

Publications (2)

Publication Number Publication Date
JPH0513524A JPH0513524A (en) 1993-01-22
JP2913344B2 true JP2913344B2 (en) 1999-06-28

Family

ID=11886524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1535691A Expired - Lifetime JP2913344B2 (en) 1991-02-06 1991-02-06 An inspection device and an inspection method for a semiconductor element.

Country Status (1)

Country Link
JP (1) JP2913344B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837333A3 (en) * 1996-10-18 1999-06-09 Tokyo Electron Limited Apparatus for aligning a semiconductor wafer with an inspection contactor
EP0860704A3 (en) * 1997-02-24 2000-01-19 Tokyo Electron Limited Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
DE102005028498B4 (en) * 2005-06-20 2015-01-22 Epcos Ag Electrical multilayer component
JP6418394B2 (en) * 2015-02-27 2018-11-07 株式会社東京精密 Prober and probe card preheating method
JP2020148430A (en) * 2019-03-15 2020-09-17 株式会社アルバック Freezing vacuum dryer

Also Published As

Publication number Publication date
JPH0513524A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
KR100385014B1 (en) Burn-in reusable die carriers and burn-in method
US6627483B2 (en) Method for mounting an electronic component
TWI430378B (en) Apparatus for holding devices to be tested
US20020011859A1 (en) Method for forming conductive bumps for the purpose of contrructing a fine pitch test device
US6998862B2 (en) Test socket for semiconductor components having serviceable nest
KR100349386B1 (en) Method and apparatus for inspecting semiconductor integrated circuits, and contactor incorporated in the apparatus
US6246251B1 (en) Test process and apparatus for testing singulated semiconductor die
JP2003066104A (en) Insert and electronic component handling apparatus having the same
JP2006317346A (en) Probing system and prober
JP2913344B2 (en) An inspection device and an inspection method for a semiconductor element.
KR20170142610A (en) Insert assembly of receiving semiconductor device and test tray having the same
US20020192987A1 (en) Semiconductor device-socket
CN115244412A (en) Inspection jig and circuit board inspection device including the same
KR101864939B1 (en) Apparatus for testing semiconductor devices
US20230105734A1 (en) Electronic component testing apparatus, socket, and carrier
KR100647538B1 (en) Probe system for testing chip de-capped
JP3783074B2 (en) Wafer inspection equipment
JP2023008202A (en) Core of carrier for electronic component handling device, carrier and method of removing core
JP2023167499A (en) Carrier and testing tray
JPH06180345A (en) Tray for housing semiconductor device and device and method for testing semiconductor device
JPH03141657A (en) Inspecting apparatus
JPH02281165A (en) Semiconductor inspection apparatus
KR20180049564A (en) Apparatus for testing semiconductor devices
JPH01253663A (en) Burn-in method and burn-in board
JPH02272370A (en) Semiconductor checking device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990316

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 12

EXPY Cancellation because of completion of term