JP2682830B2 - Solid-state imaging device - Google Patents

Solid-state imaging device

Info

Publication number
JP2682830B2
JP2682830B2 JP62320976A JP32097687A JP2682830B2 JP 2682830 B2 JP2682830 B2 JP 2682830B2 JP 62320976 A JP62320976 A JP 62320976A JP 32097687 A JP32097687 A JP 32097687A JP 2682830 B2 JP2682830 B2 JP 2682830B2
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
positioning
coating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62320976A
Other languages
Japanese (ja)
Other versions
JPH01161875A (en
Inventor
章也 泉
正彦 門脇
広伸 阿部
英明 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62320976A priority Critical patent/JP2682830B2/en
Publication of JPH01161875A publication Critical patent/JPH01161875A/en
Application granted granted Critical
Publication of JP2682830B2 publication Critical patent/JP2682830B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、固体撮像装置に関し、特に、実装等の位置
決めを行う位置決め部材を有する固体撮像装置に適用し
て有効な技術に関するものである。 〔従来の技術〕 ビデオカメラには、固体撮像装置が実装されている。
固体撮像装置はパッケージのキャビティ内に設けられた
固体撮像素子チップを透明封止キャップで封止してい
る。 前記パッケージはセラミック材で形成された所謂サー
ディップ型が主流である。固体撮像素子チップは、フォ
トセンサを二次元的に配置した光信号を入力する受光部
とこの受光部の周辺に配置された水平，垂直シフトレジ
スタとを有している。固体撮像素子チップは単結晶珪素
基板で構成されている。透明封止キャップは、光学的研
磨が施された透明ガラス板で形成されている。 この固体撮像装置には位置決め部材（位置決め金具）
が設けられている。位置決め部材は、ビデオカメラの回
路基板に固定撮像装置を実装する際、パッケージのキャ
ビティ内に固体撮像素子チップを搭載する際、パッケー
ジに透明封止キャップを固着する際等、両者の位置決め
を行うために設けられている。位置決め部材は、板状に
構成され、位置を決めための基準穴が設けられている。 特開昭59−161187号公報には、位置決め部材とダイア
タッチ部とを一体に成型したリードフレームを用い、固
体撮像装置を形成する技術が記載されている。この技術
における位置決め部は、ダイアタッチ部の対向する辺の
夫々に設けられ、ダイアタッチ部をリードフレームに支
持するように構成されている。つまり、この技術は、位
置決め部をタブ吊りリードとしても使用し、通常のタブ
吊りリードに相当する部分を廃止できるので、リードフ
レームの構造を簡単にすることができる特徴がある。前
記ダイアタッチ部及びインナーリード部はパッケージ内
部に封止されるように構成されている。アウターリード
部及び位置決め部はパッケージの外部に露出するように
構成されている。 前記位置決め部を含むリードフレームは、金属材料
（例えばFe−Ni合金）で形成されている。ダイアタッチ
部には銀ペーストを介在させて固体撮像素子チップが搭
載される。固体撮像素子チップの外部端子（ボンディン
グパッド）はボンディングワイヤを介在させてインナー
リード部に接続される。 このように構成される固体撮像装置は、前記位置決め
部の基準穴にビデオカメラの取付治具の位置決めピンを
挿入し、この取付治具及び回路基板に実装される。取付
治具にはレンズマウント部材が取り付けられる。 〔発明が解決しようとする問題点〕 本発明者は、固体撮像装置の開発中に、次のような問
題点が生じることを見出した。 前記固体撮像装置の固体撮像素子チップは、電源用外
部端子から５〜７［Ｖ］の基板電位（単結晶珪素基板の
電位）を印加している。固体撮像素子チップは導電性の
ある銀ペーストを介在させてダイアタッチ部に搭載され
ているので、ダイアタッチ部及び位置決め部には基板電
位が印加される。一方、ビデオカメラの取付治具や位置
決めピンは、アルミニウム合金のダイキャストで形成さ
れ、回路基板の接地電位と同電位である０［Ｖ］が印加
されている。このため、固体撮像装置からビデオカメラ
の取付治具やレンズマウント部材に大電流が流れ、固体
撮像素子チップの破壊や回路基板の焼損を生じた。 本発明者は、このような問題点を解決するために、ビ
デオカメラの取付治具の位置決めピンをプラスチック材
で構成し、又ダイアタッチ部には絶縁性接着剤を介在さ
せて固体撮像素子チップを搭載する試みを行った。しか
しながら、前者は、取付治具と位置決めピンとの材質が
異なるので、製作が非常に面倒であるばかりか、プラス
チック材の機械的強度が弱いので、位置決めピンの損傷
が多発した。また、後者は、絶縁性接着剤としてフィラ
ーを添加したエポキシ系樹脂接着剤を使用したが、ダイ
アタッチ部の表面に対して固体撮像素子チップが傾き易
いので、搭載時の精度が低下するばかりか、ダイアタッ
チ部と固体撮像素子チップとの短絡が多発した。 本発明の目的は、位置決め部が一体に成型されたダイ
アタッチ部に固体撮像素子チップを搭載する固体撮像装
置において、固体撮像素子チップとダイアタッチ部とを
確実に電気的に分解することが可能な技術を提供するこ
とにある。 本発明の他の目的は、前記目的を達成し、固体撮像素
子チップの破壊や回路基板の焼損を防止することが可能
な技術を提供することにある。 本発明の他の目的は、前記目的を達成し、ビデオカメ
ラの製作を簡単にし、又取付治具の位置めピンの機械的
強度を高めることが可能な技術を提供することにある。 本発明の他の目的は、前記特性不良を低減するための
製造工程を低減することが可能な技術を提供することに
ある。 本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの
概略を簡単に説明すれば、下記のとおりである。 すなわち、パッケージ内にダイアタッチ部に搭載され
た固体撮像素子チップを組み込んでなり、該固体撮像素
子チップの各電極がワイヤおよびリード部を介して該パ
ッケージ外に電気的に引き出されている固体撮像装置
で、かつ、該パッケージから露出されて該固体撮像装置
を他の部材に植設されたピンを挿入できる孔を有する位
置決め部を備えることによって該他の部材に位置決め配
置ができる固体撮像装置であって、前記リード部、ダイ
アタッチ部、および位置決め部が同一の導電性板材によ
るプレス加工によって形成されているとともに、このう
ち前記位置決め部とダイアタッチ部とは一体化されて形
成されている固体撮像装置において、 少なくとも前記リード部にメッキが施されているとと
もに、前記ダイアタッチ部の前記固体撮像素子チップを
搭載する領域に該領域を覆ってその面積よりも大きな面
積を有する絶縁コート材が厚膜形成技術により形成さ
れ、かつ、前記位置決め部に前記絶縁コート材と同一の
材料からなる耐メッキ用コート材が該絶縁コート材の形
成と同時に形成され、この耐メッキ用コート材は少なく
とも前記リード部にメッキを施す際のマスクとしての機
能を有することを特徴するものである。 〔作 用〕 上述した手段によれば、絶縁コート材によってダイア
タッチ部と固体撮像素子チップとを確実に電気的に分離
することができるので、固体撮像素子チップの破壊や回
路基板の焼損を防止することができる。 以下、本発明の構成について、ビデオカメラに実装さ
れる固体撮像装置に本発明を適用した一実施例とともに
説明する。 なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。 〔実施例〕 本発明の一実施例である固体撮像装置を第１図（平面
図）及び第２図（第１図のII−II切断線で切った断面
図）で示す。 第１図及び第２図に示すように、固体撮像装置１は、
パッケージ２のキャビティ（空胴部）2Cの内部に設けら
れた固体撮像素子チップ３を透明封止キャップ４で封止
している。 前記パッケージ２はベース基板2A及び枠体2Bで構成さ
れている。ベース基板2Aは、長方形の板形状で構成され
ており、長方形の短辺の夫々に凹部2Aa、2Abが設けられ
ている。この凹部2Aa、2Abの夫々は後述する位置決め部
5B、5Cの夫々をパッケージ２の外部に露出するように構
成されている。枠体2Bは、外形がベース基板2Aと同様の
長方形で構成され、中央部分に方形状のキャビティ2Cが
設けられている。ベース基板2Aと同様に、枠体2Bの対向
する短辺の夫々には凹部2Ba、2Bbが設けられている。 ベース基板2A、枠体2Bの夫々は、セラミック材で形成
され、所謂サーディップ型のパッケージを構成する。ベ
ース基板2Aと枠体2Bとは接着剤８によって固着されてい
る。接着剤８は例えばフリットガラスを使用する。枠体
2Bの一角部分には、インデックスとして使用される円形
状凹部2Bcが設けられている。 前記ベース基板2Aと枠体2Bとの間には、接着剤８に固
着された、ダイアタッチ部5A、インナーリード部5D、位
置決め部5B及び5Cが設けられている。これらを含む切断
及び成型前のリードフレーム５は第３図（一部省略平面
図）に示すように構成されている。 第３図に示すように、リードフレーム５の方形リング
状の枠部5Fの中央部分に前記ダイアタッチ部5Aが設けら
れている。ダイアタッチ部5Aは固定撮像素子チップ３を
搭載するように構成されている。 ダイアタッチ部5Aの対向する辺（第３図の左側の辺及
び右側の辺）の夫々には、位置決め部5B、5Cの夫々が一
体に成型されている。位置決め部5B、5Cの夫々は、ビデ
オカメラの回路基板に固体撮像装置１を実装する際、パ
ッケージ２のキャビティ2C内に固体撮像素子チップ３を
搭載する際、パッケージ２に透明封止キャップ４を固着
する際等、両者の位置決めを行うために設けられてい
る。一方の位置決め部5Bには、Ｘ方向及びＹ方向（平面
方向）の位置決めを行う時に使用する位置決めの基準と
なる丸穴5Baが中央部分に設けられている。他方の位置
決め部5Cには、ビデオカメラ（13）側の位置決めピン
（14A,14B）間の距離に若干の誤差がある場合において
もその寸法誤差分を緩和することができる長穴5Caが中
央部分に設けられている。 位置決め部5B、5Cの夫々は、前記ダイアタッチ部5Aを
リードフレーム５の枠部5Fに支持する所謂タブ吊りリー
ドとしても使用されている。つまり、位置決め部5B、5C
の夫々は、実質的にタブ吊りリードをなくすことができ
るので、タブ吊りリードに相当する分、リードフレーム
５の形状を簡単化することができる。 位置決め部5Bの端部には２個所の開口された穴部5Bb
が設けられている。同様に、位置決め部5Cの端部には２
個所の開口された穴部5Cbが設けられている。穴部5Bb、
5Cbの夫々は、位置決め部5B及び5Cの上側に塗布される
接着剤８と下側に塗布される接着剤８とを接着できるよ
うに構成されている。つまり、穴部5Bb、5Cbの夫々は、
接着剤８を介在させる、パッケージ２のベース基板2Aと
枠体2Bとの接着強度を高めるように構成されている。 前記ダイアタッチ部5Aの他の対向する辺（第３図の上
側の辺及び下側の辺）の夫々には、インナーリード部5D
の一端側が近接しそれが複数本配置されている。ダイア
タッチ部5Aの下側の辺の近傍に配置された所定のインナ
ーリード部5Dの一端側は、ダイアタッチ部5Aと一体に構
成されている（電気的に接続されている）。このダイア
タッチ部5Aと一体に構成されたインナーリード部5Dには
接地電位GNDが印加されるように構成されている。この
接地電位GNDは、固体撮像素子チップ３に印加される基
板電位（５〜７［Ｖ］）と異なり、ビデオカメラの取付
治具（14）、レンズマウント部材（15）、回路基板等の
接地電位と同電位の０［Ｖ］である。 インナーリード部5Dの他端側は、アウターリード部5E
の一端側に一体に構成されている。アウターリード部5E
の他端側はリードフレーム５の枠部5Fに支持されてい
る。 枠部5Fの左側には基準位置決め用丸穴5Fa、その右側
には位置決め用凹部5Fbが設けられている。丸穴5Fa及び
凹部5Fbは、サーデイップ型パッケージの組立作業時、
例えば第２図で示すベース基板2Aと枠体2Bをリードフレ
ーム５を介在させて接着剤８で固着する作業時の位置決
めを行うために構成されている。 前記リードフレーム５は、例えば鉄−ニッケル合金
（42アロイ）で構成されている。リードフレーム５は例
えば0.20〜0.30［mm］程度の板厚で構成されている。前
記リードフレーム５のうち、ダイアタッチ部5Aの表面及
びインナーリード部5Dの表面にはクラッド層６（斜線で
示す）が設けられている。クラッド層６はアルミニウム
層で形成する。このアルミニウム層は、前記固体撮像素
子チップ３の外部端子（ボンディングパッド:BP）とイ
ンナーリード部5Dとをアルミニウムワイヤ（10）で接続
するので、ボンダビリティを向上することができる。ク
ラッド層６は、例えば圧延法で形成し、0.20〜0.30［μ
ｍ］程度の膜厚で構成する。クラッド層６は、第３図に
一点鎖線で規定された領域内に形成される。 前記ダイアタッチ部5Aの表面（固体撮像素子チップ３
の搭載面側）にはクラッド層６を介在させて絶縁コート
材7Aがコーティングされている。絶縁コート材7Aは、パ
ッケージ２のベース基板2Aと枠体2Bとを接着剤Ｂで接着
する熱処理工程（約450［℃］、10〜20［分］）におい
て耐え得る材料で形成される。絶縁コート材7Aは例えば
シルクスクリーン印刷技術でコーティングしたポリイミ
ド系樹脂材料で形成されている。絶縁コート材7Aはリー
ドフレーム５の状態つまりクラッド層６を形成した後固
体撮像素子チップ３を搭載する前にコーティングされ
る。絶縁コート材7ABは例えば0.5〜10［μｍ］程度の膜
厚で構成する。絶縁コート材7Aは、固体撮像素子チップ
３が傾いてもダイアタッチ部5Aと短絡しないように、固
体撮像素子チップ３のサイズに比べて大きいサイズで構
成する。また、絶縁コート材7Aは、接着剤８を介在させ
てパッケージ２の枠体2Bであるセラミック材との接着性
が弱いので、キャビティ2Cのサイズに比べて小さいサイ
ズで構成する。絶縁コート材7Aは、主にダイアタッチ部
5Aと固体撮像素子チップ３の裏面とを電気的に分離する
ために設けられている。 前記絶縁コート材7A上には接着剤９を介在させて固体
撮像素子チップ３が搭載される。つまり、ダイアタッチ
部5Aの表面上には、下層側からクラッド層６、絶縁コー
ト材7A及び接着剤９を順次介在させて固体撮像素子チッ
プ３が搭載されている。接着剤９は、例えばアルミナ粒
や酸化珪素粒をフィラーとして含有させた、絶縁性のエ
ポキシ系樹脂接着剤で形成する。また、接着剤９は、導
電性の銀ペーストで形成してもよい。 固体撮像素子チップ３は単結晶珪素基板で構成されて
いる。固体撮像素子チップ３の表面には、詳細を図示し
ていないが、フォトダイオードを二次元的に配置した光
信号を入力する受光部と、この受光部の周辺に配置され
た水平，垂直シフトレジスタとを有している。第１図及
び第２図に示すように、固体撮像素子チップ３の外部端
子BPは、前述のように、ボンディングワイヤ（アルミニ
ウムワイヤ）10を介在させてインナーリード部5Dに接続
されている。ボンディングワイヤ10は例えばウエッジボ
ンディングでボンディングされる。固体撮像素子チップ
３の基板電位（５〜７［Ｖ］）は、インナーリード部5
D、ボンディングワイヤ10及び外部端子BPを通して、表
面側から印加される。 このように、位置決め部5B、5Cの夫々と一体に成型さ
れたダイアタッチ部5Aの表面に固体撮像素子チップ３を
搭載する固体撮像装置１において、前記ダイアタッチ部
5Aの表面に絶縁コート材7Aを介在させて固体撮像素子チ
ップ３を搭載することにより、絶縁コート材７によって
ダイアタッチ部5Aと固体撮像素子チップ３とを確実に電
気的に分離することができる。 また、絶縁コート材7Aは、固体撮像素子チップ３のサ
イズよりも大きいサイズで構成されているので、ダイア
タッチ部5Aの表面に対して固体撮像素子チップ３が傾い
た場合でも、ダイアタッチ部5Aと固体撮像素子チップ３
との短絡を防止することができるので、両者間を確実に
電気的に分離することができる。 パッケージ２から露出する前記アウターリード部5Eの
表面には、第２図に示すように、メッキ層11が設けられ
ている。メッキ層11は、例えば電気メッキで形成した錫
（Sn）メッキ層で形成する。メッキ層11は、アウターリ
ード部5Eを回路基板に半田で接続する際のソルダビリテ
ィを向上するようになっている。 パッケージ２の凹部2Aa、2Baにおいて外部に露出する
位置決め部5Bの表面、凹部2Ab、2Bbにおいて外部に露出
する位置決め部5Cの表面の夫々には、耐メッキ用コート
材7Bがコーティングされている。耐メッキ用コート材7B
は、前記アウターリード部5Eの表面に施すメッキ層11を
形成する前に形成する。耐メッキ用コート材7Bは、前記
絶縁コート材7Aと同一材料でしかも同一製造工程で形成
される。つまり、耐メッキ用コート材7Bはポリイミド系
樹脂材料で形成されている。耐メッキ用コート材7Bは、
枠体2Bと重ねないように、凹部2Ba、2Bbの夫々のサイズ
に比べて、少なくとも合せずれ量を相当する分、小さい
サイズで構成する。つまり、耐メッキ用コート材7Bは、
前述のように、パッケージ２の枠体2Bとの接着性を低下
させないように構成されている。 位置決め部5B、5Cの夫々の表面には前述のようにクラ
ッド層（アルミニウム層）６が設けられており、クラッ
ド層６上にはメッキ層（錫）11の接着性が非常に弱い。
耐メッキ用コート材7Bは、主に、パッケージ２から露出
する位置決め部5B、5Cの夫々の表面に、前記アウターリ
ード部5Eに施すメッキ層11が施されないように構成され
ている。したがって、耐メッキ用コート材7Bは、基本的
にメッキ層11が被着しない有機材料で構成されている。 このように、位置決め部5B、5C及びアウターリード部
5Eを有し、前記位置決め部5B、5Cの表面にクラッド層６
を形成し、前記アウターリード部5Eにソルダビリティを
向上するメッキ層11を形成する固体撮像装置１の製造方
法であって、前記位置決め部5B、5Cの表面に耐メッキ用
コート材7Bを形成し、この後、前記アウターリード部5E
にメッキ層11を形成することにより、前記位置決め部5
B、5Cの表面にメッキ層11が形成されないので、固体撮
像装置１の形成工程中に位置決め部5B、5Cの表面に形成
されたメッキ層11の剥がれで生じる異物が透明封止キャ
ップ３や固体撮像素子チップ３の受光面に付着すること
を低減することができる。したがって、前記異物に起因
する固体撮像装置１の特性不良を防止することができ
る。 また、耐メッキ用コート材7Bを絶縁コート材7Aと同一
製造工程で形成することにより、耐メッキ用コート材7B
を形成する工程を絶縁コート材7Aを形成する工程で兼用
することができるので、耐メッキ用コート材7Bを形成す
る工程に相当する分、固体撮像装置１の製造工程を低減
することができる。 前記透明封止キャップ４は、第１図及び第２図に示す
ように、光学的研磨が施された透明ガラス板で形成され
ている。透明封止キャップ４は、キャビティ2Cを覆うよ
うに、接着層12を介在させて枠体2Bに固着されている。
接着剤12は、例えばエポキシ系樹脂接着剤を使用する。 このように構成される固体撮像装置１は、第４図（ビ
デオカメラの部分概略構成断面図）に示すように、配線
基板（図示しない）に実装した後、ビデオカメラ13に実
装される。具体的には次のとおりである。 固体撮像装置１は、アウターリード部5Eを図示しない
配線基板（プリント配線基板）に挿入した後、半田によ
って配線基板に固着される。 固体撮像装置１が実装された配線基板は、遮蔽カバー
として使用される取付治具14に取り付けられる。この取
り付けは、取付治具14に一体に成型された位置決めピン
14Aを固体撮像装置１の位置決め部5Bの丸穴5Baに挿入
し、位置決めピン14Bを位置決め部5Cの長穴5Caに挿入す
ることにより行われる。また、この取り付けは、取付治
具14に一体に成型された３本の位置決め突起部14Cを固
体撮像装置１のパッケージ２のベース基板2Aの底面に接
触させることにより行われる。前者の取り付けは取付治
具14と固体撮像装置１とのＸ方向及びＹ方向の位置決め
を行うことができる。後者の取り付けは取付治具14と固
体撮像装置１とのＺ方向（高さ方向）の位置決めを行う
ことができる。 取付治具14はアルミニウム材料又はアルミニウム合金
材料をアルミダイキャストで成型して構成されている。
したがって、前記位置決めピン14A、14B及び位置決め突
起部14Cは前記と同一材料で構成されている。 前記固体撮像装置１が実装された取付治具14には、レ
ンズマウント部材15が装着される。レンズマウント部材
15には、光学レンズ15A及び15Bが取り付けられている。
レンズマウント部材15は例えば導電性材料で構成する。
レンズマウント部材15はボルト16を介在させて取付部材
14に装着される。 取付部材14にレンズマウント部材15を装着する際に
は、固体撮像装置１の透明封止キャップ４と光学レンズ
15Bとの間に水晶フィルタ（LPE）17を介在させている。
水晶フィルタ17は、透明封止キャップ４の上部に配置さ
れたゴムパッキン18で支持され、取付治具14に取り付け
られた押え治具19で保持されている。押え治具19は例え
ば樹脂材料で形成する。 前記ビデオカメラ13の取付治具14、レンズマウント部
材15、図示しない回路基板アース部の夫々は、前述のよ
うに接地電位GND（０［Ｖ］）が印加されている。 このように、固体撮像装置１のダイアタッチ部5Aに絶
縁コート材7Aを介在させて固体撮像素子チップ３を搭載
し、この固体撮像装置１を位置決め部5B、5C及び位置決
めピン14A、14Bを介在させてビデオカメラ13の取付治具
14に取り付けることにより、固体撮像素子チップ３と取
付治具14とは絶縁コート材7Aで確実に電気的に分離して
いるので、固体撮像装置１からビデオカメラ13の取治治
具14やレンズマウント部材15に大電流が流れることを確
実に防止することができる。この結果、固体撮像装置１
の固体撮像素子チップ３の破壊や回路基板の焼損を防止
することができる。 また、ビデオカメラ13の取付治具14の位置決めピン14
A、14Bの夫々を取付治具14と一体に機械的強度の大きな
金属材料（アルミニウム系材料）で形成することができ
るので、位置決めピン14A、14Bの夫々の曲がりや損傷を
低減し、又位置決め精度を向上することができる。 また、これらの効果は、固体撮像装置１のダイアタッ
チ部5Aの表面に固体撮像素子チップ３を搭載する際や、
透明封止キャップ４を固着する際についても同様であ
る。 以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 例えば、本発明は、固体撮像装置のインナーリード部
に銅（Cu）のクラッド層を構成し、ボンディングワイヤ
を銅で構成してもよい。 また、本発明は、絶縁コート材7Aとして接着剤８と同
一物質例えばフリットガラスを用いてもよい。 また、本発明は、一次元ホトセンサを固体撮像素子チ
ップとする固体撮像装置に適用することができる。 〔発明の効果〕 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。 固体撮像装置において、ダイアタッチ部と固体撮像素
子チップとを確実に電気的に分離することができる。Description: TECHNICAL FIELD The present invention relates to a solid-state imaging device, and more particularly to a technique effectively applied to a solid-state imaging device having a positioning member for positioning such as mounting. [Prior Art] A solid-state imaging device is mounted on a video camera.
In the solid-state image pickup device, a solid-state image pickup element chip provided in a cavity of a package is sealed with a transparent sealing cap. A so-called sardip type formed of a ceramic material is mainly used as the package. The solid-state image pickup device chip has a light-receiving section in which photosensors are two-dimensionally arranged and which receives an optical signal, and horizontal and vertical shift registers arranged around the light-receiving section. The solid-state image sensor chip is composed of a single crystal silicon substrate. The transparent sealing cap is formed of a transparent glass plate that has been optically polished. This solid-state imaging device has a positioning member (positioning metal fitting)
Is provided. The positioning member is for positioning the fixed image pickup device on the circuit board of the video camera, for mounting the solid-state image pickup device chip in the cavity of the package, for fixing the transparent sealing cap to the package, and so on. It is provided in. The positioning member is formed in a plate shape and has a reference hole for determining the position. Japanese Unexamined Patent Publication No. 59-161187 discloses a technique for forming a solid-state imaging device by using a lead frame in which a positioning member and a die attach portion are integrally molded. The positioning portion in this technique is provided on each of the opposing sides of the die attach portion, and is configured to support the die attach portion on the lead frame. That is, in this technique, the positioning portion is also used as the tab suspension lead, and the portion corresponding to the normal tab suspension lead can be eliminated, so that the structure of the lead frame can be simplified. The die attach portion and the inner lead portion are configured to be sealed inside the package. The outer lead portion and the positioning portion are configured to be exposed to the outside of the package. The lead frame including the positioning portion is formed of a metal material (for example, Fe-Ni alloy). A solid-state image sensor chip is mounted on the die attach portion with a silver paste interposed. The external terminals (bonding pads) of the solid-state imaging device chip are connected to the inner lead portion with a bonding wire interposed. The solid-state imaging device configured as described above is mounted on the mounting jig and the circuit board by inserting the positioning pin of the mounting jig of the video camera into the reference hole of the positioning portion. A lens mount member is attached to the attachment jig. [Problems to be Solved by the Invention] The present inventor has found that the following problems occur during the development of the solid-state imaging device. The solid-state imaging device chip of the solid-state imaging device is applied with a substrate potential of 5 to 7 [V] (potential of a single crystal silicon substrate) from an external terminal for power supply. Since the solid-state image sensor chip is mounted on the die attach portion with the conductive silver paste interposed, the substrate potential is applied to the die attach portion and the positioning portion. On the other hand, the mounting jig and the positioning pin of the video camera are formed by die casting of an aluminum alloy, and 0 [V] which is the same potential as the ground potential of the circuit board is applied. For this reason, a large current flows from the solid-state imaging device to the mounting jig of the video camera or the lens mount member, causing damage to the solid-state imaging device chip and burning of the circuit board. In order to solve such a problem, the present inventor constructed a positioning pin of a mounting jig of a video camera with a plastic material, and an insulating adhesive was interposed in a die attach portion to form a solid-state image sensor chip. I tried to mount. However, in the former case, since the materials of the mounting jig and the positioning pin are different, the manufacturing is very troublesome, and the mechanical strength of the plastic material is weak, so that the positioning pin is frequently damaged. The latter uses an epoxy resin adhesive with a filler added as an insulating adhesive, but since the solid-state image sensor chip tends to tilt with respect to the surface of the die attach part, not only the accuracy at the time of mounting deteriorates. , There were frequent short circuits between the die attach part and the solid-state image sensor chip. An object of the present invention is to reliably electrically disassemble the solid-state imaging element chip and the die-attach section in a solid-state imaging device in which the solid-state imaging element chip is mounted on the die-attach section where the positioning section is integrally molded. To provide various technologies. Another object of the present invention is to provide a technique capable of achieving the above object and preventing destruction of a solid-state image sensor chip and burnout of a circuit board. Another object of the present invention is to provide a technique capable of achieving the above object, simplifying the manufacture of a video camera, and increasing the mechanical strength of a positioning pin of a mounting jig. Another object of the present invention is to provide a technique capable of reducing the manufacturing process for reducing the characteristic defects. The above and other objects and novel features of the present invention are as follows.
It will become apparent from the description of the present specification and the accompanying drawings. [Means for Solving Problems] Among the inventions disclosed in the present application, the outline of a typical one will be briefly described as follows. That is, a solid-state imaging device in which a solid-state imaging device chip mounted on a die attach portion is incorporated in a package, and each electrode of the solid-state imaging device chip is electrically drawn out of the package through a wire and a lead portion. A solid-state image pickup device that is capable of being positioned and arranged on another member by providing a positioning portion having a hole that is exposed from the package and into which the solid-state image pickup device is implanted in another member. The lead portion, the die attach portion, and the positioning portion are formed by pressing with the same conductive plate material, and the positioning portion and the die attach portion are formed integrally with each other. In the imaging device, at least the lead portion is plated, and the solid-state imaging of the die attach portion is performed. An insulating coating material having a larger area than the area for mounting the element chip is formed by a thick film forming technique, and the positioning portion is made of the same material as the insulating coating material. A coating material for coating is formed at the same time as the formation of the insulating coating material, and the coating material for plating resistance has a function as a mask at least when plating the lead portion. [Operation] According to the above-described means, the die-attach portion and the solid-state imaging device chip can be reliably electrically separated by the insulating coating material, so that the solid-state imaging device chip is prevented from being destroyed or the circuit board is burnt out. can do. Hereinafter, the configuration of the present invention will be described together with an embodiment in which the present invention is applied to a solid-state imaging device mounted on a video camera. In all the drawings for describing the embodiments, components having the same function are denoted by the same reference numerals, and their repeated description will be omitted. [Embodiment] A solid-state imaging device which is an embodiment of the present invention is shown in FIG. 1 (plan view) and FIG. 2 (cross-sectional view taken along the line II-II in FIG. 1). As shown in FIGS. 1 and 2, the solid-state imaging device 1 is
The solid-state imaging device chip 3 provided inside the cavity (cavity) 2C of the package 2 is sealed with a transparent sealing cap 4. The package 2 is composed of a base substrate 2A and a frame body 2B. The base substrate 2A has a rectangular plate shape, and concave portions 2Aa and 2Ab are provided on the short sides of the rectangle, respectively. Each of the concave portions 2Aa and 2Ab is a positioning portion described later.
Each of 5B and 5C is configured to be exposed to the outside of the package 2. The frame 2B has a rectangular outer shape similar to that of the base substrate 2A, and has a rectangular cavity 2C in the center thereof. Similar to the base substrate 2A, recesses 2Ba and 2Bb are provided on the opposing short sides of the frame body 2B, respectively. Each of the base substrate 2A and the frame body 2B is made of a ceramic material and constitutes a so-called sardip type package. The base substrate 2A and the frame body 2B are fixed by an adhesive 8. For the adhesive 8, frit glass is used, for example. Frame
A circular recess 2Bc used as an index is provided at one corner of 2B. A die attach portion 5A, an inner lead portion 5D, and positioning portions 5B and 5C fixed to the adhesive 8 are provided between the base substrate 2A and the frame body 2B. The lead frame 5 including these components before cutting and molding is configured as shown in FIG. 3 (partially omitted plan view). As shown in FIG. 3, the die attach portion 5A is provided in the central portion of the rectangular ring-shaped frame portion 5F of the lead frame 5. The die attach unit 5A is configured to mount the fixed image pickup device chip 3. Positioning parts 5B and 5C are integrally formed on the opposite sides (the left side and the right side in FIG. 3) of the die attach part 5A. The positioning portions 5B and 5C respectively mount the transparent sealing cap 4 on the package 2 when mounting the solid-state imaging device 1 on the circuit board of the video camera and when mounting the solid-state imaging device chip 3 in the cavity 2C of the package 2. It is provided to position the two when they are fixed. One of the positioning portions 5B is provided with a circular hole 5Ba at the center thereof, which serves as a positioning reference used when performing positioning in the X direction and the Y direction (planar direction). The other positioning portion 5C has a central portion having a long hole 5Ca that can reduce the dimensional error even if there is a slight error in the distance between the positioning pins (14A, 14B) on the video camera (13) side. It is provided in. Each of the positioning portions 5B and 5C is also used as a so-called tab suspension lead that supports the die attach portion 5A on the frame portion 5F of the lead frame 5. That is, the positioning parts 5B, 5C
Since each of them can substantially eliminate the tab suspension lead, the shape of the lead frame 5 can be simplified by the amount corresponding to the tab suspension lead. Two holes 5Bb opened at the end of the positioning part 5B
Is provided. Similarly, 2 at the end of the positioning portion 5C.
Holes 5Cb that are opened at some points are provided. Hole 5Bb,
Each of 5Cb is configured to be able to adhere the adhesive 8 applied to the upper side of the positioning portions 5B and 5C and the adhesive 8 applied to the lower side thereof. That is, each of the holes 5Bb and 5Cb is
It is configured to increase the adhesive strength between the base substrate 2A of the package 2 and the frame body 2B with the adhesive 8 interposed. The inner lead portion 5D is provided on each of the other opposing sides (the upper side and the lower side in FIG. 3) of the die attach section 5A.
One end side is close to each other and a plurality of them are arranged. One end side of a predetermined inner lead portion 5D arranged in the vicinity of the lower side of the die attach portion 5A is integrally configured (electrically connected) with the die attach portion 5A. The ground potential GND is applied to the inner lead portion 5D integrally formed with the die attach portion 5A. This ground potential GND is different from the substrate potential (5 to 7 [V]) applied to the solid-state imaging device chip 3, and is the ground of the video camera mounting jig (14), lens mount member (15), circuit board, etc. It is 0 [V] which is the same potential as the potential. The other end of the inner lead portion 5D has an outer lead portion 5E
Is integrally formed on one end side of the. Outer lead part 5E
The other end side of is supported by the frame portion 5F of the lead frame 5. A circular hole 5Fa for reference positioning is provided on the left side of the frame 5F, and a positioning recess 5Fb is provided on the right side thereof. Round hole 5Fa and recess 5Fb are
For example, the base substrate 2A and the frame body 2B shown in FIG. 2 are configured to perform positioning during the work of fixing with the adhesive 8 with the lead frame 5 interposed. The lead frame 5 is made of, for example, an iron-nickel alloy (42 alloy). The lead frame 5 has a plate thickness of, for example, about 0.20 to 0.30 [mm]. In the lead frame 5, a clad layer 6 (shown by diagonal lines) is provided on the surface of the die attach portion 5A and the surface of the inner lead portion 5D. The clad layer 6 is formed of an aluminum layer. The aluminum layer connects the external terminal (bonding pad: BP) of the solid-state imaging device chip 3 and the inner lead portion 5D with the aluminum wire (10), so that bondability can be improved. The clad layer 6 is formed by, for example, a rolling method and has a thickness of 0.20 to 0.30 [μ
m]. The cladding layer 6 is formed in the region defined by the alternate long and short dash line in FIG. The surface of the die attach portion 5A (solid-state image sensor chip 3
An insulating coating material 7A is coated on the (mounting surface side of) with the clad layer 6 interposed. The insulating coating material 7A is formed of a material that can withstand a heat treatment process (about 450 [° C.], 10 to 20 [minutes]) of bonding the base substrate 2A and the frame body 2B of the package 2 with the adhesive B. The insulating coating material 7A is formed of, for example, a polyimide resin material coated by a silk screen printing technique. The insulating coating material 7A is coated in the state of the lead frame 5, that is, after forming the cladding layer 6 and before mounting the solid-state imaging device chip 3. The insulating coating material 7AB has a film thickness of, for example, about 0.5 to 10 [μm]. The insulating coating material 7A has a size larger than the size of the solid-state image pickup element chip 3 so that the solid-state image pickup element chip 3 does not short-circuit with the die attach portion 5A even if the solid-state image pickup element chip 3 tilts. Further, since the insulating coating material 7A has a weak adhesiveness with the ceramic material which is the frame body 2B of the package 2 with the adhesive 8 interposed, the insulating coating material 7A has a size smaller than the size of the cavity 2C. Insulation coating material 7A is mainly used for die attach
It is provided to electrically separate the 5A and the back surface of the solid-state imaging device chip 3. The solid-state imaging device chip 3 is mounted on the insulating coating material 7A with an adhesive 9 interposed. That is, the solid-state imaging device chip 3 is mounted on the surface of the die attach portion 5A with the clad layer 6, the insulating coating material 7A, and the adhesive 9 interposed in this order from the lower layer side. The adhesive 9 is formed of an insulating epoxy resin adhesive containing, for example, alumina particles or silicon oxide particles as a filler. Also, the adhesive 9 may be formed of a conductive silver paste. The solid-state image sensor chip 3 is composed of a single crystal silicon substrate. Although not shown in detail on the surface of the solid-state image pickup device chip 3, a light receiving section for inputting an optical signal in which photodiodes are two-dimensionally arranged, and horizontal and vertical shift registers arranged around the light receiving section. And have. As shown in FIGS. 1 and 2, the external terminal BP of the solid-state imaging device chip 3 is connected to the inner lead portion 5D via the bonding wire (aluminum wire) 10 as described above. The bonding wire 10 is bonded by wedge bonding, for example. The substrate potential (5 to 7 [V]) of the solid-state image sensor chip 3 is
It is applied from the front side through D, the bonding wire 10 and the external terminal BP. As described above, in the solid-state imaging device 1 in which the solid-state imaging device chip 3 is mounted on the surface of the die-attach section 5A integrally formed with the positioning sections 5B and 5C,
By mounting the solid-state imaging element chip 3 on the surface of 5A with the insulation coating material 7A interposed, the die-attach portion 5A and the solid-state imaging element chip 3 can be reliably electrically separated by the insulation coating material 7. . Further, since the insulating coating material 7A has a size larger than that of the solid-state image pickup element chip 3, even if the solid-state image pickup element chip 3 is tilted with respect to the surface of the die-attach section 5A, the die-attach section 5A is formed. And solid-state image sensor chip 3
Since it is possible to prevent a short circuit between the two, it is possible to reliably electrically separate the two. A plating layer 11 is provided on the surface of the outer lead portion 5E exposed from the package 2, as shown in FIG. The plating layer 11 is formed of, for example, a tin (Sn) plating layer formed by electroplating. The plating layer 11 improves solderability when the outer lead portion 5E is connected to the circuit board by soldering. The surface of the positioning portion 5B exposed to the outside in the recesses 2Aa and 2Ba of the package 2 and the surface of the positioning portion 5C exposed to the outside in the recesses 2Ab and 2Bb are coated with a plating resistant coating material 7B. Coating material for plating resistance 7B
Is formed before forming the plating layer 11 applied to the surface of the outer lead portion 5E. The plating-resistant coating material 7B is made of the same material as the insulating coating material 7A and is formed in the same manufacturing process. That is, the plating resistant coating material 7B is formed of a polyimide resin material. The plating resistant coating material 7B is
In order not to overlap with the frame body 2B, the recesses 2Ba and 2Bb are made smaller than the respective sizes by at least the amount of misalignment. In other words, the plating resistant coating material 7B is
As described above, the adhesiveness of the package 2 to the frame 2B is not reduced. As described above, the clad layer (aluminum layer) 6 is provided on the surface of each of the positioning portions 5B and 5C, and the adhesion of the plated layer (tin) 11 on the clad layer 6 is very weak.
The plating-resistant coating material 7B is mainly configured so that the plating layer 11 applied to the outer lead portion 5E is not applied to the surfaces of the positioning portions 5B and 5C exposed from the package 2. Therefore, the plating-resistant coating material 7B is basically made of an organic material to which the plating layer 11 is not deposited. In this way, the positioning portions 5B and 5C and the outer lead portion
5E, and the clad layer 6 is formed on the surfaces of the positioning portions 5B and 5C.
A method for manufacturing a solid-state imaging device 1 in which a plating layer 11 for improving solderability is formed on the outer lead portion 5E, wherein a plating resistant coating material 7B is formed on the surfaces of the positioning portions 5B, 5C. After this, the outer lead portion 5E
By forming the plating layer 11 on the positioning portion 5
Since the plating layer 11 is not formed on the surfaces of B and 5C, foreign matter caused by peeling of the plating layer 11 formed on the surfaces of the positioning portions 5B and 5C during the formation process of the solid-state imaging device 1 is not covered by the transparent sealing cap 3 or solid. It is possible to reduce adhesion to the light receiving surface of the image pickup element chip 3. Therefore, it is possible to prevent characteristic defects of the solid-state imaging device 1 due to the foreign matter. Also, by forming the plating-resistant coating material 7B in the same manufacturing process as the insulation coating material 7A, the plating-resistant coating material 7B is formed.
The step of forming the insulating coating material 7A can also be used as the step of forming the insulating coating material 7A. Therefore, the number of manufacturing steps of the solid-state imaging device 1 can be reduced by the amount corresponding to the step of forming the plating resistant coating material 7B. As shown in FIGS. 1 and 2, the transparent sealing cap 4 is formed of an optically polished transparent glass plate. The transparent sealing cap 4 is fixed to the frame body 2B with the adhesive layer 12 interposed so as to cover the cavity 2C.
As the adhesive 12, for example, an epoxy resin adhesive is used. As shown in FIG. 4 (partial schematic sectional view of the video camera), the solid-state imaging device 1 configured as described above is mounted on a wiring board (not shown) and then mounted on the video camera 13. The details are as follows. The solid-state imaging device 1 is fixed to the wiring board by soldering after inserting the outer lead portion 5E into a wiring board (printed wiring board) not shown. The wiring board on which the solid-state imaging device 1 is mounted is mounted on a mounting jig 14 used as a shield cover. This mounting is a positioning pin molded integrally with the mounting jig 14.
14A is inserted into the round hole 5Ba of the positioning portion 5B of the solid-state imaging device 1, and the positioning pin 14B is inserted into the long hole 5Ca of the positioning portion 5C. Further, this mounting is performed by bringing the three positioning protrusions 14C integrally molded in the mounting jig 14 into contact with the bottom surface of the base substrate 2A of the package 2 of the solid-state imaging device 1. In the former mounting, the mounting jig 14 and the solid-state imaging device 1 can be positioned in the X and Y directions. In the latter mounting, the mounting jig 14 and the solid-state imaging device 1 can be positioned in the Z direction (height direction). The mounting jig 14 is formed by molding an aluminum material or an aluminum alloy material by aluminum die casting.
Therefore, the positioning pins 14A and 14B and the positioning protrusion 14C are made of the same material as described above. A lens mount member 15 is mounted on the mounting jig 14 on which the solid-state imaging device 1 is mounted. Lens mount member
Optical lenses 15A and 15B are attached to 15.
The lens mount member 15 is made of, for example, a conductive material.
The lens mount member 15 is a mounting member with a bolt 16 interposed.
Attached to 14. When the lens mount member 15 is mounted on the mounting member 14, the transparent sealing cap 4 and the optical lens of the solid-state imaging device 1 are attached.
A crystal filter (LPE) 17 is interposed between the 15B and 15B.
The crystal filter 17 is supported by a rubber packing 18 arranged on the upper part of the transparent sealing cap 4, and is held by a holding jig 19 attached to an attachment jig 14. The holding jig 19 is formed of, for example, a resin material. As described above, the ground potential GND (0 [V]) is applied to each of the mounting jig 14, the lens mount member 15, and the circuit board ground portion (not shown) of the video camera 13. In this way, the solid-state imaging device chip 3 is mounted on the die attach portion 5A of the solid-state imaging device 1 with the insulating coating material 7A interposed therebetween, and the solid-state imaging device 1 is provided with the positioning portions 5B and 5C and the positioning pins 14A and 14B. Let's mount the video camera 13
Since the solid-state imaging device chip 3 and the mounting jig 14 are securely electrically separated by the insulating coating material 7A when mounted on the solid-state image pickup device 14, the solid-state image pickup device 1 is fixed to the repair jig 14 and the lens of the video camera 13. It is possible to reliably prevent a large current from flowing through the mount member 15. As a result, the solid-state imaging device 1
It is possible to prevent breakage of the solid-state imaging device chip 3 and burnout of the circuit board. In addition, the positioning pin 14 of the mounting jig 14 of the video camera 13
Since each of A and 14B can be integrally formed with the mounting jig 14 from a metal material (aluminum-based material) having high mechanical strength, bending and damage of each of the positioning pins 14A and 14B can be reduced and positioning can be performed. The accuracy can be improved. In addition, these effects are obtained when the solid-state imaging device chip 3 is mounted on the surface of the die attach portion 5A of the solid-state imaging device 1,
The same applies when fixing the transparent sealing cap 4. As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and can be variously modified without departing from the gist thereof. Of course. For example, in the present invention, a copper (Cu) cladding layer may be formed in the inner lead portion of the solid-state imaging device, and the bonding wire may be formed of copper. Further, in the present invention, the same material as the adhesive 8 such as frit glass may be used as the insulating coating material 7A. Further, the present invention can be applied to a solid-state image pickup device using a one-dimensional photosensor as a solid-state image pickup element chip. [Effects of the Invention] The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows. In the solid-state imaging device, the die attach portion and the solid-state imaging device chip can be reliably electrically separated.

【図面の簡単な説明】 第１図は、本発明の一実施例である固体撮像装置の平面
図、 第２図は、前記第１図に示す固体撮像装置をII−II切断
線で切った断面図、 第３図は、前記固体撮像装置のリードフレームの一部省
略平面図、 第４図は、前記固体撮像装置を実装したビデオカメラの
部分概略構成断面図である。 図中、１……固体撮像装置、２……パッケージ、2A……
ベース基板、2B……枠体、2C……キャビティ、３……固
体撮像素子チップ、４……透明封止キャップ、５……リ
ードフレーム、5A……ダイアタッチ部、5B,5C……位置
決め部、5D……インナーリード部、5E……アウターリー
ド部、６……クラッド層、7A……絶縁コート材、8,9,12
……接着剤、11……メッキ層、13……ビデオカメラ、14
……取付治具、14A,14B……位置決めピン、14C……位置
決め突起部、15……レンズマウント部材である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a plan view of a solid-state imaging device according to an embodiment of the present invention, and FIG. 2 is a sectional view taken along the line II-II of the solid-state imaging device shown in FIG. Sectional view, FIG. 3 is a partially omitted plan view of a lead frame of the solid-state imaging device, and FIG. 4 is a partial schematic cross-sectional view of a video camera on which the solid-state imaging device is mounted. In the figure, 1 ... Solid-state imaging device, 2 ... Package, 2A ...
Base substrate, 2B ... Frame, 2C ... Cavity, 3 ... Solid-state image sensor chip, 4 ... Transparent sealing cap, 5 ... Lead frame, 5A ... Die attach section, 5B, 5C ... Positioning section , 5D …… Inner lead part, 5E …… Outer lead part, 6 …… Clad layer, 7A …… Insulation coating material, 8,9,12
…… Adhesive, 11 …… Plated layer, 13 …… Video camera, 14
...... Mounting jig, 14A, 14B …… Positioning pin, 14C …… Positioning protrusion, 15 …… Lens mount member.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 広伸 千葉県茂原市早野3300番地 株式会社日 立製作所茂原工場内 (72)発明者 阿部 英明 千葉県茂原市早野3681番地 日立デバイ スエンジニアリング株式会社内 (56)参考文献 特開 昭59−72763（ＪＰ，Ａ) 特開 昭58−197766（ＪＰ，Ａ) 特開 昭57−21847（ＪＰ，Ａ) 特開 昭61−218139（ＪＰ，Ａ) 特開 昭52−46771（ＪＰ，Ａ) 特開 昭59−158570（ＪＰ，Ａ) 実開 昭50−62467（ＪＰ，Ｕ)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Hironobu Abe               3300 Hayano Mobara-shi, Chiba Sun               Inside the Mobara factory (72) Inventor Hideaki Abe               3681 Hayano, Mobara-shi, Chiba Hitachi, Ltd.               Su Engineering Co., Ltd. (56) References JP-A-59-72763 (JP, A)                 JP 58-197766 (JP, A)                 JP-A-57-21847 (JP, A)                 JP-A-61-218139 (JP, A)                 JP-A-52-46771 (JP, A)                 JP 59-158570 (JP, A)                 Actual development Sho 50-62467 (JP, U)

Claims (1)

(57)【特許請求の範囲】 １．パッケージ内にダイアタッチ部に搭載された固体撮
像素子チップを組み込んでなり、該固体撮像素子チップ
の各電極がワイヤおよびリード部を介して該パッケージ
外に電気的に引き出されている固体撮像装置で、 かつ、該パッケージから露出されて該固体撮像装置を他
の部材に植設されたピンを挿入できる孔を有する位置決
め部を備えることによって該他の部材に位置決め配置が
できる固体撮像装置であって、 前記リード部、ダイアタッチ部、および位置決め部が同
一の導電性板材によるプレス加工によって形成されてい
るとともに、このうち前記位置決め部とダイアタッチ部
とは一体化されて形成されている固体撮像装置におい
て、 少なくとも前記リード部にメッキが施されているととも
に、 前記ダイアタッチ部の前記固体撮像素子チップを搭載す
る領域に該領域を覆ってその面積よりも大きな面積を有
する絶縁コート材が厚膜形成技術により形成され、 かつ、前記位置決め部に前記絶縁コート材と同一の材料
からなる耐メッキ用コート材が該絶縁コート材の形成と
同時に形成され、この耐メッキ用コート材は少なくとも
前記リード部にメッキを施す際のマスクとしての機能を
有することを特徴する固体撮像装置。(57) [Claims] A solid-state image pickup device comprising a solid-state image pickup device chip mounted in a die-attach portion in a package, wherein each electrode of the solid-state image pickup device chip is electrically drawn out of the package through a wire and a lead portion. A solid-state imaging device that is positioned from the package and has a positioning portion having a hole into which the pin implanted in the other member can be inserted. A solid-state imaging device in which the lead portion, the die attach portion, and the positioning portion are formed by pressing with the same conductive plate material, and the positioning portion and the die attach portion are integrally formed. In at least the lead portion is plated, the solid-state image sensor chip of the die attach portion is Insulation coating material that covers the area and has a larger area than that area is formed by a thick film forming technique, and the positioning portion is made of the same material as the insulation coating material for resistance to plating. A solid-state imaging device, wherein a coating material is formed at the same time when the insulating coating material is formed, and the plating-resistant coating material has a function as a mask when at least the lead portion is plated.
JP62320976A 1987-12-18 1987-12-18 Solid-state imaging device Expired - Lifetime JP2682830B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62320976A JP2682830B2 (en) 1987-12-18 1987-12-18 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62320976A JP2682830B2 (en) 1987-12-18 1987-12-18 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH01161875A JPH01161875A (en) 1989-06-26
JP2682830B2 true JP2682830B2 (en) 1997-11-26

Family

ID=18127401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62320976A Expired - Lifetime JP2682830B2 (en) 1987-12-18 1987-12-18 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2682830B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069196A (en) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 Image capturing module and portable electronic device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4687053B2 (en) * 2004-09-29 2011-05-25 株式会社ニコン Image sensor unit and digital camera
JP4760509B2 (en) * 2006-04-21 2011-08-31 サンケン電気株式会社 Lead frame assembly

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5062467U (en) * 1973-10-12 1975-06-07
JPS5721847A (en) * 1980-07-14 1982-02-04 Nec Corp Semiconductor device
JPS5972763A (en) * 1982-10-20 1984-04-24 Toshiba Corp Solid state image sensor
JPH06105721B2 (en) * 1985-03-25 1994-12-21 日立超エル・エス・アイエンジニアリング株式会社 Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200069196A (en) * 2018-12-05 2020-06-16 어주어웨이브 테크놀로지스, 인코퍼레이티드 Image capturing module and portable electronic device
KR102192184B1 (en) 2018-12-05 2020-12-18 어주어웨이브 테크놀로지스, 인코퍼레이티드 Image capturing module and portable electronic device

Also Published As

Publication number Publication date
JPH01161875A (en) 1989-06-26

Similar Documents

Publication Publication Date Title
US6940141B2 (en) Flip-chip image sensor packages and methods of fabrication
US7540672B2 (en) Digital still camera module
US7273765B2 (en) Solid-state imaging device and method for producing the same
JPH0897312A (en) Semiconductor package and its manufacture
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
KR100494474B1 (en) Camera module and method for making the same
JP2682830B2 (en) Solid-state imaging device
JP3127584B2 (en) Semiconductor device using resin hollow package
JP2769255B2 (en) Imaging device and method of manufacturing the same
JPH04137663A (en) Solid-state image sensor
JP2567886B2 (en) Method of manufacturing solid-state imaging device
KR100471700B1 (en) Flexible printed circuit board and semiconductor device using it
JP2602834B2 (en) Semiconductor device
WO2024204132A1 (en) Imaging device and method for manufacturing imaging device
JPH08274250A (en) Semiconductor device
JPH01228178A (en) Solid state image sensor
JPH065717B2 (en) Solid photography equipment
JPH0720927Y2 (en) Solid-state imaging device
KR20010058581A (en) semiconductor package and its manufacturing method
KR200172710Y1 (en) Chip size package
JPH1169241A (en) Solid-state image-pickup device and its manufacture
JP2513781B2 (en) Semiconductor device
JPS63313858A (en) Solid-state image sensing device
JPH0831584B2 (en) Solid-state imaging device and method of manufacturing the same
JPH01238056A (en) Solid-state image sensing device