JP2657530B2 - 薄膜共振子の製造方法 - Google Patents
薄膜共振子の製造方法Info
- Publication number
- JP2657530B2 JP2657530B2 JP63227154A JP22715488A JP2657530B2 JP 2657530 B2 JP2657530 B2 JP 2657530B2 JP 63227154 A JP63227154 A JP 63227154A JP 22715488 A JP22715488 A JP 22715488A JP 2657530 B2 JP2657530 B2 JP 2657530B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- layer
- thin
- film resonator
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜共振部の内部歪応力を分散する構造を有
する薄膜共振子の製造方法に関する。
する薄膜共振子の製造方法に関する。
（従来の技術） 従来のこの種の素子を図面により説明する。
第３図は従来のこの種の薄膜共振子の断面図である。
同図において11はシリコン基板、12はエピタキシャル
層、13はSiO2層、14は下部電極、15は圧電体で、例えば
ZnO、16は上部電極である。この種の素子の動作原理
は、下部電極14及び上部電極16に高周波信号を加えるこ
とにより、圧電体15は高周波信号の周期で伸縮を繰り返
し、薄膜共振部、即ちエピタキシャル層12、SiO2層13及
び圧電体15の厚さにより共振する。
同図において11はシリコン基板、12はエピタキシャル
層、13はSiO2層、14は下部電極、15は圧電体で、例えば
ZnO、16は上部電極である。この種の素子の動作原理
は、下部電極14及び上部電極16に高周波信号を加えるこ
とにより、圧電体15は高周波信号の周期で伸縮を繰り返
し、薄膜共振部、即ちエピタキシャル層12、SiO2層13及
び圧電体15の厚さにより共振する。
この種の素子の製造方法は、ボロン等を高濃度にドー
プしたエピタキシャル層12を（100）シリコン基板上に
形成し、基板裏面を部分的にマスクした後、異方性エッ
チング液にて基板裏面よりエッチングを行う。エッチン
グはエピタキシャル層12にて止める。次にSiO2層13をス
パッタリング等で形成し、下部電極14を真空蒸着法及び
フォトリソグラフィ技術により形成する。圧電体15はス
パッタリング等で形成し、上部電極16を下部電極14同様
形成することにより製造する。
プしたエピタキシャル層12を（100）シリコン基板上に
形成し、基板裏面を部分的にマスクした後、異方性エッ
チング液にて基板裏面よりエッチングを行う。エッチン
グはエピタキシャル層12にて止める。次にSiO2層13をス
パッタリング等で形成し、下部電極14を真空蒸着法及び
フォトリソグラフィ技術により形成する。圧電体15はス
パッタリング等で形成し、上部電極16を下部電極14同様
形成することにより製造する。
第４図はこの種の素子の他の例の断面図である。図面
において21はシリコン基板、23は下部SiO2層、24は下部
電極、25は圧電体、26は上部電極、27は上部SiO2層、28
は開口部、29は薄膜共振部保持用である。動作原理は、
第３図同様、下部電極24及び上部電極26に加えられた高
周波信号により、圧電体25は伸縮を繰り返し、薄膜共振
部、即ち下部SiO2層23、圧電体25、及び上部SiO2層27の
厚さにより共振する。
において21はシリコン基板、23は下部SiO2層、24は下部
電極、25は圧電体、26は上部電極、27は上部SiO2層、28
は開口部、29は薄膜共振部保持用である。動作原理は、
第３図同様、下部電極24及び上部電極26に加えられた高
周波信号により、圧電体25は伸縮を繰り返し、薄膜共振
部、即ち下部SiO2層23、圧電体25、及び上部SiO2層27の
厚さにより共振する。
次に第４図の構造の製造方法は、開口部28をもつマス
クにより、シリコン基板21上に下部SiO2層23、下部電極
24、圧電体25、上部電極26及びSiO2を第３図同様の方法
にて形成する。次にマスクの開口部28より異方性エッチ
ングし素子を製造する。
クにより、シリコン基板21上に下部SiO2層23、下部電極
24、圧電体25、上部電極26及びSiO2を第３図同様の方法
にて形成する。次にマスクの開口部28より異方性エッチ
ングし素子を製造する。
ここで、上記製造方法において一般に多層に薄膜を形
成する場合、例えば、スパッタリング法にて形成する場
合では基板温度は約600℃になり、これを室温（約25
℃）に戻すと熱膨張差のため薄膜界面には歪応面が発生
する。第３図の構造では薄膜共振部は厚み方向に非対称
であり、また第４図の構造では薄膜共振部は厚み方向に
対称であるが、薄膜共振部保持部29では非対称である。
このように、第３図、第４図のように従来の薄膜共振子
ではいずれも厚み方向に非対称な部分がある。厚み方向
に非対称であると膜界面の歪応力が多層膜全体として打
ち消さず破壊しやすい欠点があった。
成する場合、例えば、スパッタリング法にて形成する場
合では基板温度は約600℃になり、これを室温（約25
℃）に戻すと熱膨張差のため薄膜界面には歪応面が発生
する。第３図の構造では薄膜共振部は厚み方向に非対称
であり、また第４図の構造では薄膜共振部は厚み方向に
対称であるが、薄膜共振部保持部29では非対称である。
このように、第３図、第４図のように従来の薄膜共振子
ではいずれも厚み方向に非対称な部分がある。厚み方向
に非対称であると膜界面の歪応力が多層膜全体として打
ち消さず破壊しやすい欠点があった。
（発明が解決しようとする課題） 上記した薄膜共振子は、素子作製時に蓄積する内部応
力により、薄膜共振部にたわみ、クラックの発生を充分
低減させることは難しかった。
力により、薄膜共振部にたわみ、クラックの発生を充分
低減させることは難しかった。
本発明は、上記問題点を解決するため、薄膜共振部の
歪応力を分散させ、たわみ、クラックの発生を低減させ
る構造の薄膜共振子を提供するものである。
歪応力を分散させ、たわみ、クラックの発生を低減させ
る構造の薄膜共振子を提供するものである。
（課題を解決するための手段） 上記問題点を解決するため、本発明は、形成する薄膜
共振部の厚さの1/2より厚く基板表面に保持用SiO2層を
形成し、該保持用SiO2層の一部をエッチングし、前記薄
膜共振部の厚みの約1/2の深さを残して前記エッチング
した部分に後で容易にエッチングできる材料（エッチン
グ材）を埋め、その上面に電極材料にて上下面を挟んだ
圧電体材料、もしくはさらにその上下面をSiO2層により
挟んだ前記薄膜共振部を形成し、前記保持用SiO2層のエ
ッチング部に埋められたエッチング材をエッチングする
ことにより空間層をつくり、前記薄膜共振部と基板とを
分離して、前記薄膜共振部の厚み方向の中心面を前記保
持用SiO2層の表面とほぼ同一とする。
共振部の厚さの1/2より厚く基板表面に保持用SiO2層を
形成し、該保持用SiO2層の一部をエッチングし、前記薄
膜共振部の厚みの約1/2の深さを残して前記エッチング
した部分に後で容易にエッチングできる材料（エッチン
グ材）を埋め、その上面に電極材料にて上下面を挟んだ
圧電体材料、もしくはさらにその上下面をSiO2層により
挟んだ前記薄膜共振部を形成し、前記保持用SiO2層のエ
ッチング部に埋められたエッチング材をエッチングする
ことにより空間層をつくり、前記薄膜共振部と基板とを
分離して、前記薄膜共振部の厚み方向の中心面を前記保
持用SiO2層の表面とほぼ同一とする。
（実施例） 以下、本発明による薄膜共振子の一例を第１図により
詳細に説明する。31はシリコン基板、32は保持用SiO
2層、33は下部SiO2層、34は下部電極、35は圧電体、36
は上部電極、37は上部SiO2層、39は薄膜共振部保持部、
40は薄膜共振部とシリコン基板を分離する空間層であ
る。ここで、圧電体35はZnOに限る必要はなく、AlN等で
も良い。
詳細に説明する。31はシリコン基板、32は保持用SiO
2層、33は下部SiO2層、34は下部電極、35は圧電体、36
は上部電極、37は上部SiO2層、39は薄膜共振部保持部、
40は薄膜共振部とシリコン基板を分離する空間層であ
る。ここで、圧電体35はZnOに限る必要はなく、AlN等で
も良い。
本発明の素子を動作させるためには、下部電極34と上
部電極36の間に高周波信号を加えることにより、圧電体
35は高周波信号の周期で伸縮を繰り返し、薄膜共振部、
即ち下部SiO2層33、圧電体35及び上部SiO2層37の厚さに
より共振する。
部電極36の間に高周波信号を加えることにより、圧電体
35は高周波信号の周期で伸縮を繰り返し、薄膜共振部、
即ち下部SiO2層33、圧電体35及び上部SiO2層37の厚さに
より共振する。
本発明の製造方法を第２図にて説明する。シリコン基
板31表面にスパッタリング等により保持用SiO2層を形成
する。この厚さは、後に説明する空間層40の厚さ、下部
SiO2層33の厚さ及び圧電体35の厚さの1/2の和の厚さに
する。フォトリソグラフィ技術によりSiO2層表面の一部
をエッチングする（第２図（ａ））。薄膜共振部を形成
するためエッチング部をZnO等後で容易にエッチング出
来る材料（エッチング材）にて埋める。（第２図
（ｂ））。下部SiO2層33をスパッタリング等にて形成
し、下部電極34を真空蒸着法及びフォトリソグラフィ技
術にて形成する。（第２図（ｃ））。圧電体35をスパッ
タリング等で形成し、エッチング法等でパターニングす
る（第２図（ｄ））。上部電極36を下部電極34を同様に
形成し、上部SiO2層37をスパッタリング等にて形成する
（第２図（ｅ））。薄膜共振部をマスクし、保持用SiO2
層32、下部SiO2層33及び上部SiO2層37をフッ酸等にてエ
ッチングし、保持用SiO2層32エッチング部に埋められた
ZnO等エッチング材の端面を露出させる。（第２図
（ｆ））。保持用SiO2層32のエッチング部に埋められた
エッチング材のZnO層を希釈した塩酸等にてエッチング
し、薄膜共振部とシリコン基板とを分離する空気層40を
形成する（第２図（ｇ））。この時、電極材料により挟
まれたZnO等圧電材料及びさらにその上下面をSiO2によ
り挟んだ薄膜共振部は空間層40によりSi基板と分離され
構成される。また、保持用SiO2層32の厚さを、およそ空
間層40の厚さ、下部SiO2層33の厚さ及び圧電体35の厚さ
の1/2の和の厚さにすることにより、薄膜共振部の中心
面を保持用SiO2層表面及びその延長線とほぼ一致させる
ことが出来る。
板31表面にスパッタリング等により保持用SiO2層を形成
する。この厚さは、後に説明する空間層40の厚さ、下部
SiO2層33の厚さ及び圧電体35の厚さの1/2の和の厚さに
する。フォトリソグラフィ技術によりSiO2層表面の一部
をエッチングする（第２図（ａ））。薄膜共振部を形成
するためエッチング部をZnO等後で容易にエッチング出
来る材料（エッチング材）にて埋める。（第２図
（ｂ））。下部SiO2層33をスパッタリング等にて形成
し、下部電極34を真空蒸着法及びフォトリソグラフィ技
術にて形成する。（第２図（ｃ））。圧電体35をスパッ
タリング等で形成し、エッチング法等でパターニングす
る（第２図（ｄ））。上部電極36を下部電極34を同様に
形成し、上部SiO2層37をスパッタリング等にて形成する
（第２図（ｅ））。薄膜共振部をマスクし、保持用SiO2
層32、下部SiO2層33及び上部SiO2層37をフッ酸等にてエ
ッチングし、保持用SiO2層32エッチング部に埋められた
ZnO等エッチング材の端面を露出させる。（第２図
（ｆ））。保持用SiO2層32のエッチング部に埋められた
エッチング材のZnO層を希釈した塩酸等にてエッチング
し、薄膜共振部とシリコン基板とを分離する空気層40を
形成する（第２図（ｇ））。この時、電極材料により挟
まれたZnO等圧電材料及びさらにその上下面をSiO2によ
り挟んだ薄膜共振部は空間層40によりSi基板と分離され
構成される。また、保持用SiO2層32の厚さを、およそ空
間層40の厚さ、下部SiO2層33の厚さ及び圧電体35の厚さ
の1/2の和の厚さにすることにより、薄膜共振部の中心
面を保持用SiO2層表面及びその延長線とほぼ一致させる
ことが出来る。
このように製造すると、通常電極薄膜の厚さは他の薄
膜と比較し充分薄いので、薄膜共振部の全体は厚み方向
にほぼ対称となり膜界面の歪応力が多層全体では打ち消
し、たわみ、クラックの発生を著しく低減できる。
膜と比較し充分薄いので、薄膜共振部の全体は厚み方向
にほぼ対称となり膜界面の歪応力が多層全体では打ち消
し、たわみ、クラックの発生を著しく低減できる。
ここでは31をシリコン基板としたが、フッ酸等SiO2エ
ッチング液にてエッチングされない材料の基板、もしく
はシリコン基板、SiO2基板表面をSiN等フッ酸等SiO2エ
ッチング液にてエッチングされない材料にてコーティン
グされた基板にても同様にたわみ、クラックの発生を著
しく低減できるのは明らかである。
ッチング液にてエッチングされない材料の基板、もしく
はシリコン基板、SiO2基板表面をSiN等フッ酸等SiO2エ
ッチング液にてエッチングされない材料にてコーティン
グされた基板にても同様にたわみ、クラックの発生を著
しく低減できるのは明らかである。
また、ここでは薄膜共振部のZnO等の圧電体の上下面
をSiO2層にて挟んだ構造を示したが、特に上下のSiO2層
の無い薄膜共振部を持つ薄膜共振子にても同様にたわ
み、クラックの発生を著しく低減できるのは明らかであ
る。
をSiO2層にて挟んだ構造を示したが、特に上下のSiO2層
の無い薄膜共振部を持つ薄膜共振子にても同様にたわ
み、クラックの発生を著しく低減できるのは明らかであ
る。
（発明の効果） 以上説明したように、本発明による薄膜共振子は薄膜
共振部の歪応力を分散させる構造及び製造法なので、従
来法において問題となっていた、たわみ、クラック等の
発生を著しく低減させる効果があり、機械的強度の高
い、共振時の特性劣化の少ない薄膜共振子を提供でき
る。
共振部の歪応力を分散させる構造及び製造法なので、従
来法において問題となっていた、たわみ、クラック等の
発生を著しく低減させる効果があり、機械的強度の高
い、共振時の特性劣化の少ない薄膜共振子を提供でき
る。
第１図は本発明の薄膜共振子の断面図、第２図は本発明
の薄膜共振子の製造法の説明図、第３図及び第４図は従
来の薄膜共振子の断面図である。 11,21,31……シリコン基板、12……エピタキシャル層、
13……SiO2層、14,24,34……下部電極、15,25,35……圧
電体、16,26,36……上部電極、23,33……下部SiO2層、2
7,37……上部SiO2層、28……開口部、29,39……薄膜共
振部保持部、32……保持用SiO2層、40……空間層。
の薄膜共振子の製造法の説明図、第３図及び第４図は従
来の薄膜共振子の断面図である。 11,21,31……シリコン基板、12……エピタキシャル層、
13……SiO2層、14,24,34……下部電極、15,25,35……圧
電体、16,26,36……上部電極、23,33……下部SiO2層、2
7,37……上部SiO2層、28……開口部、29,39……薄膜共
振部保持部、32……保持用SiO2層、40……空間層。
Claims (1)
- 【請求項１】形成する薄膜共振部の厚さの1/2より厚く
基板表面に保持用SiO2層を形成し、該保持用SiO2層の一
部をエッチングし、前記薄膜共振部の厚みの約1/2の深
さを残して前記エッチングした部分に後で容易にエッチ
ングできる材料（エッチング材）を埋め、その上面に電
極材料にて上下面を挟んだ圧電材料、もしくはさらにそ
の上下面をSiO2層により挟んだ前記薄膜共振部を形成
し、前記保持用SiO2層のエッチング部に埋められたエッ
チング材をエッチングすることにより空間層をつくり、
前記薄膜共振部と基板とを分離して、前記薄膜共振部の
厚み方向の中心面を前記保持用SiO2層の表面とほぼ同一
とすることを特徴とする薄膜共振子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227154A JP2657530B2 (ja) | 1988-09-09 | 1988-09-09 | 薄膜共振子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63227154A JP2657530B2 (ja) | 1988-09-09 | 1988-09-09 | 薄膜共振子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0275210A JPH0275210A (ja) | 1990-03-14 |
| JP2657530B2 true JP2657530B2 (ja) | 1997-09-24 |
Family
ID=16856342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63227154A Expired - Fee Related JP2657530B2 (ja) | 1988-09-09 | 1988-09-09 | 薄膜共振子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2657530B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004147246A (ja) * | 2002-10-28 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 圧電振動子、それを用いたフィルタ及び圧電振動子の調整方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6281807A (ja) * | 1985-10-05 | 1987-04-15 | Toshiba Corp | 圧電薄膜共振子 |
| JPH01157108A (ja) * | 1987-12-14 | 1989-06-20 | Victor Co Of Japan Ltd | 圧電薄膜共振子 |
-
1988
- 1988-09-09 JP JP63227154A patent/JP2657530B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0275210A (ja) | 1990-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1236182A (en) | Piezoelectric resonating device | |
| US7406761B2 (en) | Method of manufacturing vibrating micromechanical structures | |
| JP2007184931A (ja) | 真空封入単結晶シリコン・デバイス | |
| JP4384306B2 (ja) | 圧電共振子 | |
| JP2657521B2 (ja) | 薄膜共振子の製造方法 | |
| CN113395053B (zh) | 石英薄膜谐振器及其制造方法 | |
| JP2657530B2 (ja) | 薄膜共振子の製造方法 | |
| JP2002076824A (ja) | 圧電薄膜共振子、フィルタおよび電子機器 | |
| JP2005303573A (ja) | 薄膜圧電共振器及びその製造方法 | |
| JP2004042248A (ja) | 陽極接合構造体及びその製造方法並びにこれを利用した光スキャナーの製造方法 | |
| CN110896518A (zh) | 一种mems结构的制造方法 | |
| JP7307029B2 (ja) | 圧電デバイス及び圧電デバイスの製造方法 | |
| WO2022048382A1 (zh) | 一种mems结构 | |
| JP2003318695A (ja) | 圧電薄膜共振子およびその製造方法 | |
| JPS6281807A (ja) | 圧電薄膜共振子 | |
| US6376889B1 (en) | Dielectric thin film element and process for manufacturing the same | |
| KR100609508B1 (ko) | 에어갭 타입 에프비에이알장치 및 그 제조방법 | |
| JPH06302834A (ja) | 薄膜構造の製造方法 | |
| US20240107887A1 (en) | Method For Manufacturing Device | |
| US20210313960A1 (en) | Vibrator element | |
| US20220158601A1 (en) | Vibrator Device And Method For Manufacturing Vibrator Device | |
| JP2000243977A (ja) | 半導体力学量センサの製造方法 | |
| WO2022188100A1 (zh) | 基于压电薄膜换能的石英谐振器以及电子设备 | |
| CN114477072A (zh) | 一种微细结构的制造方法 | |
| JPH08172225A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |