JP2656251B2 - Signal level adjusting circuit and signal level adjusting method - Google Patents
Signal level adjusting circuit and signal level adjusting methodInfo
- Publication number
- JP2656251B2 JP2656251B2 JP62073317A JP7331787A JP2656251B2 JP 2656251 B2 JP2656251 B2 JP 2656251B2 JP 62073317 A JP62073317 A JP 62073317A JP 7331787 A JP7331787 A JP 7331787A JP 2656251 B2 JP2656251 B2 JP 2656251B2
- Authority
- JP
- Japan
- Prior art keywords
- digital electronic
- circuit
- electronic volume
- attenuation
- volume circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、たとえば音声増幅装置の音量調整用のボリ
ュウム回路などに用いられるデジタル制御型の信号レベ
ル調整回路に係り、特にステップ当りの減衰量が異なる
２個以上のデジタル電子ボリュウム回路（以下、ボリュ
ウム回路という）を備えた信号レベル調整回路及び信号
レベル調整方法に関する。The present invention relates to a digitally controlled signal level adjusting circuit used for, for example, a volume circuit for adjusting the volume of an audio amplifying device, and in particular, relates to the present invention. The present invention relates to a signal level adjustment circuit and a signal level adjustment method including two or more digital electronic volume circuits (hereinafter, referred to as volume circuits) having different attenuation amounts per step.
（従来の技術） この種の従来の信号レベル調整回路を第４図に示す。
即ち、信号入力端子51と信号出力端子52との間に、ステ
ップ当りの減衰量が大きく、たとえば10dB/ステップを
有する上位桁用の第１のボリュウム回路53と、ステップ
当りの減衰量が小さく、たとえば1dB/ステップを有する
下位桁用の第２のボリュウム回路54とが直列に接続され
ている。55はシフトレジスタ回路であり、１個の制御デ
ータ入力端子56から第５図に示すようにシリアルに与え
られる上位桁用の制御データSAおよび下位桁用の制御デ
ータSBをクロック入力端子57からのクロック入力に同期
して取り込み、パラレルの制御データPAおよびPBを各対
応して第１のデータラッチ58および第２のデータラッチ
59に出力するものである。このデータラッチ58,59は、
データラッチ制御端子60からのデータ書込み用のストロ
ーブ信号入力を受けて前記制御データPA,PBをラッチ
し、ラッチした制御データを各対応して前記第1,第２の
ボリュウム回路53,54に減衰量指定入力として与えるも
のである。(Prior Art) FIG. 4 shows a conventional signal level adjusting circuit of this kind.
That is, between the signal input terminal 51 and the signal output terminal 52, the amount of attenuation per step is large, for example, the first volume circuit 53 for the upper digit having 10 dB / step, and the amount of attenuation per step is small, For example, a second volume circuit 54 for the lower digit having 1 dB / step is connected in series. Reference numeral 55 denotes a shift register circuit which, as shown in FIG. 5, transmits control data SA for the upper digit and control data SB for the lower digit serially supplied from one control data input terminal 56 to the clock input terminal 57. The control data PA and PB are taken in synchronism with the clock input, and the first and second data latches 58 and 58 respectively correspond to the parallel control data PA and PB.
Output to 59. These data latches 58 and 59
The control data PA and PB are latched in response to a data write strobe signal input from the data latch control terminal 60, and the latched control data is attenuated to the first and second volume circuits 53 and 54, respectively. This is given as a quantity designation input.
上記信号レベル調整回路においては、減衰量がたとえ
ば9dBから10dBに切り換わる桁上げ時とかたとえば10dB
から9dBに切り換わる桁下げ時には２個のボリュウム回
路53,54が同時に動作するので、切換雑音信号が発生す
る。特に、減衰量の大きな第１のボリュウム回路53の切
換雑音信号は大きく、この信号レベル調整回路を使用し
た音声増幅装置などの品質を低下させてしまうという問
題があった。In the above signal level adjustment circuit, when the amount of attenuation changes from 9 dB to 10 dB, for example, at the time of carry, for example, 10 dB
Since the two volume circuits 53 and 54 operate at the same time at the time of carry-over to switch to 9 dB, a switching noise signal is generated. In particular, there is a problem that the switching noise signal of the first volume circuit 53 having a large amount of attenuation is large, and the quality of an audio amplifier or the like using the signal level adjusting circuit is deteriorated.
（発明が解決しようとする問題点） 本発明は、上記したように減衰量切換に際しての桁上
げ、桁下げ時に切換雑音信号が大きく発生するという問
題点を解決すべくなされたもので、上記切換雑音信号を
低減し得る信号レベル調整回路及び信号レベル調整方法
を提供することを目的とする。(Problems to be Solved by the Invention) The present invention has been made to solve the problem that a large switching noise signal is generated at the time of carry-over and carry-over when switching the attenuation amount as described above. An object of the present invention is to provide a signal level adjusting circuit and a signal level adjusting method capable of reducing a noise signal.
［発明の構成］ （問題点を解決するための手段） 本発明の信号レベル調整回路は、信号入力端子と信号
出力端子との間にステップ当りの減衰量が異なる少なく
とも第1,第２のデジタル電子ボリュウム回路を直列に挿
入し、ステップ当りの減衰量が大きい方の第１のデジタ
ル電子ボリュウム回路の減衰量を切り換える際、この切
り換えの直前または直後にステップ当りの減衰量が小さ
い方の第２のデジタル電子ボリュウム回路の減衰量を所
定の範囲内の一端から他端へ切り換えるように制御して
なることを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The signal level adjusting circuit according to the present invention comprises at least a first digital signal and a second digital signal having different attenuation amounts per step between a signal input terminal and a signal output terminal. When an electronic volume circuit is inserted in series and the amount of attenuation of the first digital electronic volume circuit having a larger amount of attenuation per step is switched, immediately before or immediately after the switching, the second amount of attenuation per step is smaller. Is controlled so that the attenuation of the digital electronic volume circuit is switched from one end to the other end within a predetermined range.
（作用） 減衰量切換に際しての第１のデジタル電子ボリュウム
回路の減衰量の切り換えによる桁上げ時、桁下げ時にお
ける減衰量の変化量が小さくなるので、切換雑音信号が
小さくなる。(Operation) The amount of change in the amount of attenuation at the time of carry-over and at the time of carry-down due to switching of the amount of attenuation of the first digital electronic volume circuit at the time of switching of the amount of attenuation is small, so that the switching noise signal is small.
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明
する。Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
第１図に示す信号レベル調整回路は、第４図に示した
従来の回路に比べて、第１のデータラッチ８および第２
のデータラッチ９に与えるストローブ信号に時間差を持
たせるように遅延回路11、インバータ12,13およびアン
ドゲート14,15を付加した点が異なる。即ち、信号入力
端子１と信号出力端子２との間にたとえば10db/ステッ
プを有する上位桁用の第１のボリュウム回路３と、たと
えば1db/ステップを有する下位桁用の第２のボリュウム
回路４とが直列に挿入されている。シフトレジスタ回路
５は、制御データ入力端子６からシリアルに与えられる
上位桁用の制御データSAおよび下位桁用の制御データSB
をクロック入力端子７からのクロック入力に同期して取
り込み、パラレルの制御データPAおよびPBを各対応して
上記第１のデータラッチ８および第２のデータラッチ９
に出力するものである。この第1,第２のデータラッチ8,
9は、各対応してデータ書込み用の第1,第２のストロー
ブ信号S1,S2を受けたときに制御データPA,PBをラッチ
し、ラッチ出力を第1,第２のボリュウム回路3,4に減衰
量指定入力として与えるものである。この場合、上記第
１のストローブ信号S1は、データラッチ制御端子10から
のストローブ信号入力が第１のインバータ12により反転
された反転ストローブ信号と、上記ストローブ信号入力
が遅延回路11により所定時間遅延された遅延信号とが、
２入力の第１のアンドゲート14によりアンド処理された
出力である。また、前記第２のストローブ信号S2は、前
記ストローブ信号入力が第２のインバータ13により反転
された反転ストローブ信号と前記ストローブ信号入力と
が２入力の第２のアンドゲート15によりアンド処理され
た出力である。The signal level adjusting circuit shown in FIG. 1 is different from the conventional circuit shown in FIG.
A difference is that a delay circuit 11, inverters 12, 13 and AND gates 14, 15 are added so that a strobe signal given to the data latch 9 has a time difference. That is, between the signal input terminal 1 and the signal output terminal 2, for example, a first volume circuit 3 for the upper digit having 10 db / step, and a second volume circuit 4 for the lower digit having 1 db / step, for example. Are inserted in series. The shift register circuit 5 includes control data SA for the upper digit and control data SB for the lower digit serially supplied from the control data input terminal 6.
In synchronization with the clock input from the clock input terminal 7, and the first and second data latches 8 and 9 correspond to the parallel control data PA and PB, respectively.
Is output to The first and second data latches 8,
9 latches the control data PA and PB when receiving the corresponding first and second strobe signals S 1 and S 2 for writing data, and outputs the latch output to the first and second volume circuits 3. , 4 as the attenuation designation input. In this case, the first strobe signal S 1 is an inverted strobe signal obtained by inverting the strobe signal input from the data latch control terminal 10 by the first inverter 12, and the strobe signal input is delayed for a predetermined time by the delay circuit 11. And the delayed signal
This is the output that has been ANDed by the two-input first AND gate 14. Further, the second strobe signal S 2 is obtained by performing AND processing on the inverted strobe signal obtained by inverting the strobe signal input by the second inverter 13 and the strobe signal input by the second AND gate 15 having two inputs. Output.
次に、上記信号レベル調整回路の制御タイミングを第
２図に示すと共に減衰量切換動作について第３図
（ａ），（ｂ）を参照して説明する。シフトレジスタ回
路５に制御データSA,SBが格納された後、ストローブ信
号入力をロウレベル→ハイレベル→ロウレベルと変化さ
せると、ストローブ信号入力と遅延回路11の遅延出力と
の時間差に対応するパルス幅を有し、上記ハイレベル期
間に見合う時間差ｔを有して第2,第１のストローブ信号
S1,S2が順に発生する。これによって、先ず第２のスト
ローブ信号S2により第２のデータラッチ９で制御データ
PBがラッチされ、このラッチ出力により第２のボリュウ
ム回路４の減衰量が切換制御される。次に、第１のスト
ローブ信号S1により第１のデータラッチ８で制御データ
PAがラッチされ、このラッチ出力により第１のボリュウ
ム回路３の減衰量が切換制御される。上記とは逆に、ス
トローブ信号入力をハイレベル→ロウレベル→ハイレベ
ルと変化されると、ストローブ信号入力と遅延回路11の
遅延出力との時間差に対応するパルス幅を有し、上記ロ
ウレベル期間に見合う時間差ｔを有して第1,第２のスト
ローブ信号S1,S2が順に発生する。これによって、先ず
第１のボリュウム回路３の減衰量が切換制御され、次に
第２のボリュウム回路４の減衰量が切換制御される。Next, the control timing of the signal level adjusting circuit will be described with reference to FIG. 2 and the attenuation switching operation will be described with reference to FIGS. 3 (a) and 3 (b). After the control data SA and SB are stored in the shift register circuit 5, when the strobe signal input is changed from low level to high level to low level, the pulse width corresponding to the time difference between the strobe signal input and the delay output of the delay circuit 11 is changed. The second and first strobe signals having a time difference t corresponding to the high level period.
S 1 and S 2 occur sequentially. Thus, first, second strobe signal S control data by 2 in the second data latch 9
PB is latched, and the amount of attenuation of the second volume circuit 4 is switched and controlled by the latch output. Next, the control data in the first strobe signals S 1 by the first data latch 8
PA is latched, and the amount of attenuation of the first volume circuit 3 is switched and controlled by the latch output. Conversely, when the strobe signal input is changed from high level to low level to high level, the strobe signal input has a pulse width corresponding to the time difference between the strobe signal input and the delay output of the delay circuit 11, and matches the low level period. The first and second strobe signals S 1 and S 2 are sequentially generated with a time difference t. As a result, the amount of attenuation of the first volume circuit 3 is switched and controlled first, and then the amount of attenuation of the second volume circuit 4 is switched and controlled.
従って、レベル調整に際して下位桁用のボリュウム回
路４の切換制御のみで済む場合には、上記ストローブ信
号入力をハイレベル→ロウレベル→ハイレベルと変化さ
せても、あるいはロウレベル→ハイレベル→ロウレベル
と変化させてもよい。しかし、減衰量の桁上げ、桁下げ
など上位桁用のボリュウム回路３の切換制御を伴う場合
には、減衰量の減少（ボリュウム・アップ）または増大
（ボリュウム・ダウン）に応じて２個のボリュウム回路
3,4の動作タイミングの順序を適切に選定する必要があ
る。即ち、ボリュウム・アップ時には、ストローブ信号
入力をロウレベル→ハイレベル→ロウレベルと変化させ
て下位桁用ボリュウム回路４、上位桁用ボリュウム回路
３の順で動作させる。この場合、下位桁用の制御データ
SBとして現在の減衰量（たとえば−6dB）からたとえば0
dBまで順に変化させたのち、たとえば−9dBに設定し、
さらに必要があれば所定値まで1dBステップで変化させ
るものとし、上位桁用の制御データSAとしては下位桁用
データが上記0dBになっとたきに現在の減衰量（たとえ
ば−10dB）から10dB減少した0dBに変化させる。これに
よって、本例では減衰量が−16dBから−10dBまでの範囲
は1dBステップで下位桁用ボリュウム回路４が切換制御
され、次に下位桁用ボリュウム回路４が−9dBになった
直後（第１のストローブ信号と第２のストローブ信号と
の時間差ｔだけ後）に上位桁用ボリュウム回路３が0dB
になるように切換制御されることにより、減衰量が桁下
げされて−9dBになる。従って、上位桁用ボリュウム回
路３の切り換えにより減衰量が、−10dBから−9dBにな
るので、切換雑音信号は従来のように一気に10dBの切り
換えを行う場合に比べて9dB小さくなる（約1/3にな
る）。Therefore, when only the switching control of the lower digit volume circuit 4 is required for level adjustment, the strobe signal input may be changed from high level → low level → high level or from low level → high level → low level. You may. However, when the switching control of the volume circuit 3 for the upper digit such as carry-up and carry-down of the attenuation is involved, two volumes are set in accordance with the decrease (volume up) or the increase (volume down) of the attenuation. circuit
It is necessary to select the order of the operation timings of 3, 4 appropriately. That is, at the time of volume up, the strobe signal input is changed from low level to high level to low level to operate the lower digit volume circuit 4 and the upper digit volume circuit 3 in this order. In this case, the control data for the lower digit
For example, 0 from the current attenuation (for example, -6 dB) as SB
After changing in order to dB, for example, set to -9dB,
Further, if necessary, the value is changed in a 1 dB step to a predetermined value. As the control data SA for the upper digit, when the data for the lower digit becomes 0 dB, the current attenuation (for example, -10 dB) is reduced by 10 dB. Change to 0dB. Thereby, in this example, the lower digit volume circuit 4 is switched and controlled in steps of 1 dB in the range of attenuation from -16 dB to -10 dB, and immediately after the lower digit volume circuit 4 becomes -9 dB (the first digit). After the time difference t between the strobe signal and the second strobe signal), the upper digit volume circuit 3 is set to 0 dB
By performing the switching control so as to reduce the attenuation amount, the attenuation amount is reduced to -9 dB. Therefore, the amount of attenuation is changed from -10 dB to -9 dB by switching the high-order digit volume circuit 3, so that the switching noise signal is reduced by 9 dB (about 1/3) as compared with the conventional case in which the switching is performed at once by 10 dB. become).
一方、ボリュウム・ダウン時には、上記とは逆にスト
ローブ信号入力をハイレベル→ロウレベル→ハイレベル
と変化させて上位桁用ボリュウム回路３、下位桁用ボリ
ュウム回路４の順で動作させる。この場合、下位桁用の
制御データSBとして現在の減衰量（たとえば−3dB）か
らたとえば−9dBまで順に変化させたのち、たとえば0dB
に設定し、さらに必要があれば所定値まで1dBステップ
で変化させるものとし、上位桁用の制御データSAとして
は下位桁用データが0dBになったときに現在の減衰量
（たとえば0dB）から10dB増大した−10dBに変化させ
る。これによって、本例では減衰量が−3dBから−9dBま
での範囲は1dBステップで下位桁用ボリュウム回路４が
切換制御され、次に下位桁用ボリュウム回路４が0dBに
なる直前（第２のストローブ信号と第１のストローブ信
号との時間差ｔだけ前）に上位桁用ボリュウム回路３が
−10dBになるように切換制御されることにより、減衰量
が桁上げされて−10dBになる。従って、上位桁用ボリュ
ウム回路３の切り換えにより減衰量が−9dBから−10dB
になるので、切換雑音信号は従来のように一気に10dBの
切り換えを行う場合に比べて9dB小さくなる（約1/3にな
る）。On the other hand, at the time of volume down, the strobe signal input is changed from high level to low level to high level to operate the upper digit volume circuit 3 and the lower digit volume circuit 4 in the reverse order. In this case, the control data SB for the lower digit is sequentially changed from the current attenuation (for example, -3 dB) to, for example, -9 dB, and then, for example, 0 dB.
, And if necessary, change to a predetermined value in 1 dB steps. As the control data SA for the upper digit, when the data for the lower digit becomes 0 dB, the current attenuation (for example, 0 dB) becomes 10 dB from the current attenuation. Change to increased -10dB. As a result, in this example, the lower digit volume circuit 4 is switched and controlled in steps of 1 dB in the range of the attenuation from −3 dB to −9 dB, and immediately before the lower digit volume circuit 4 becomes 0 dB (second strobe). The upper digit volume circuit 3 is switched and controlled so as to be -10 dB before the time difference t between the signal and the first strobe signal), so that the attenuation amount is increased to -10 dB. Therefore, the amount of attenuation is changed from -9dB to -10dB by switching of the upper digit volume circuit 3.
Therefore, the switching noise signal is reduced by 9 dB (approximately 1/3) as compared with the conventional case in which the switching is performed at once by 10 dB.
また、ストローブ信号入力のパルス幅ｔを変えること
により２つのボリュウム回路3,4の動作タイミング差を
任意に設定でき、切換雑音信号が最小になるように上記
時間ｔの最適化を図ることが可能である。Also, by changing the pulse width t of the strobe signal input, the operation timing difference between the two volume circuits 3 and 4 can be set arbitrarily, and the time t can be optimized so that the switching noise signal is minimized. It is.
なお、本発明は上記実施例に限られるものではなく、
シリアルな制御データをシフトレジスタ回路に格納する
ことに代えてパラレルな制御データを扱うようにしても
よい。また、信号入力端子１と信号出力端子２との間に
ステップ当りの減衰量が異なる３個以上のボリュウム回
路を直列に挿入した場合にも、減衰量の桁上げ、桁下げ
時に上記実施例と同様に制御することにより上記実施例
と同様な効果が得られる。Note that the present invention is not limited to the above embodiment,
Instead of storing serial control data in the shift register circuit, parallel control data may be handled. Further, even when three or more volume circuits having different attenuation amounts per step are inserted in series between the signal input terminal 1 and the signal output terminal 2, when the carry amount of the attenuation amount and the carry-down operation of the attenuation amount are different from those of the above-described embodiment. By performing the same control, the same effect as in the above embodiment can be obtained.
［発明の効果］ 上述したように本発明の信号レベル調整回路及び信号
レベル調整方法によれば、減衰量の切り換えに際しての
桁上げ時とか桁下げ時における切換雑音信号の発生を制
御することができる。従って、本回路を音声増幅装置の
音量調整用ボリュウムなどに使用した場合、使用装置の
品質を向上させることができる。[Effects of the Invention] As described above, according to the signal level adjustment circuit and the signal level adjustment method of the present invention, it is possible to control the generation of a switching noise signal at the time of carry-over or at the time of carry-down when switching the attenuation amount. . Therefore, when the present circuit is used for a volume adjusting volume of an audio amplifier or the like, the quality of the used device can be improved.
第１図は本発明の信号レベル調整回路の一実施例を示す
ブロック図、第２図は第１図の回路の制御タイミングの
一例を示すタイミング図、第３図（ａ），（ｂ）は第１
図の回路のボリュウム・アップ時、ボリュウム・ダウン
時の減衰量切換動作の一例を示す特性図、第４図は従来
の信号レベル調整回路を示すブロック図、第５図は第４
図の回路の制御タイミングを示すタイミング図である。 １……信号入力端子、２……信号出力端子、3,4……デ
ジタル電子ボリュウム回路、8,9……データラッチ。FIG. 1 is a block diagram showing an embodiment of a signal level adjusting circuit according to the present invention, FIG. 2 is a timing chart showing an example of control timing of the circuit of FIG. 1, and FIGS. First
FIG. 4 is a characteristic diagram showing an example of an attenuation switching operation at the time of volume up and volume down of the circuit shown in FIG. 4, FIG. 4 is a block diagram showing a conventional signal level adjusting circuit, and FIG.
FIG. 4 is a timing chart showing control timing of the circuit shown in FIG. 1 ... Signal input terminal, 2 ... Signal output terminal, 3,4 ... Digital electronic volume circuit, 8,9 ... Data latch.
Claims (2)
電子ボリュウム回路と、 前記第１のデジタル電子ボリュウム回路と信号出力端子
との間に接続され、前記第１のデジタル電子ボリュウム
回路よりもステップ当りの減衰量が小さい第２のデジタ
ル電子ボリュウム回路と、 前記第１のデジタル電子ボリュウム回路の減衰量を決め
る第１の制御データと前記第２のデジタル電子ボリュウ
ム回路の減衰量を決める第２の制御データを互いに時間
差を持たせて前記第１又は第２のデジタル電子ボリュウ
ム回路に与える手段とを備え、かつ、 前記第１の制御データの内容を切り換えて前記第１のデ
ジタル電子ボリュウム回路に与える際には、常に前記第
２のデジタル電子ボリュウム回路の減衰量が最大の状態
となっているように構成した ことを特徴とする信号レベル調整回路。A first digital electronic volume circuit connected to a signal input terminal; a first digital electronic volume circuit connected between the first digital electronic volume circuit and a signal output terminal; A second digital electronic volume circuit having a small attenuation per step; a first control data for determining an attenuation of the first digital electronic volume circuit; and a second control data for determining an attenuation of the second digital electronic volume circuit. Means for providing the first or second digital electronic volume circuit with a time difference between the first and second digital electronic volume circuits, and switching the contents of the first control data to the first digital electronic volume circuit. When giving, it is configured that the attenuation of the second digital electronic volume circuit is always in the maximum state. Signal level adjustment circuit.
電子ボリュウム回路と、前記第１のデジタル電子ボリュ
ウム回路と信号出力端子との間に接続され、前記第１の
デジタル電子ボリュウム回路よりもステップ当りの減衰
量が小さい第２のデジタル電子ボリュウム回路とを用い
た信号レベル調整方法において、 前記第１のデジタル電子ボリュウム回路の減衰量を決め
る第１の制御データと前記第２のデジタル電子ボリュウ
ム回路の減衰量を決める第２の制御データを互いに時間
差を持たせて前記第１又は第２のデジタル電子ボリュウ
ム回路に与えると共に、前記第１の制御データの内容を
切り換えて前記第１のデジタル電子ボリュウム回路に与
える際には、常に、前記第２のデジタル電子ボリュウム
回路の減衰量が最大の状態となるようにした ことを特徴とする信号レベル調整方法。2. A first digital electronic volume circuit connected to a signal input terminal; and a first digital electronic volume circuit connected between the first digital electronic volume circuit and a signal output terminal, the first digital electronic volume circuit being connected to the first digital electronic volume circuit. In a signal level adjusting method using a second digital electronic volume circuit having a small amount of attenuation per step, a first control data for determining an attenuation amount of the first digital electronic volume circuit and the second digital electronic volume. The second control data for determining the amount of attenuation of the circuit is given to the first or second digital electronic volume circuit with a time difference with respect to each other, and the contents of the first control data are switched to switch the first digital electronic volume. When giving to the volume circuit, always set the attenuation of the second digital electronic volume circuit to the maximum state. A signal level adjusting method, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073317A JP2656251B2 (en) | 1987-03-27 | 1987-03-27 | Signal level adjusting circuit and signal level adjusting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073317A JP2656251B2 (en) | 1987-03-27 | 1987-03-27 | Signal level adjusting circuit and signal level adjusting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240111A JPS63240111A (en) | 1988-10-05 |
| JP2656251B2 true JP2656251B2 (en) | 1997-09-24 |
Family
ID=13514674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073317A Expired - Lifetime JP2656251B2 (en) | 1987-03-27 | 1987-03-27 | Signal level adjusting circuit and signal level adjusting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656251B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06180595A (en) * | 1992-10-07 | 1994-06-28 | Hudson Soft Co Ltd | Sound and image processor |
| JP2856143B2 (en) * | 1996-05-01 | 1999-02-10 | 日本電気株式会社 | Bidirectional shift register and digitally controlled attenuator using the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931050Y2 (en) * | 1978-02-16 | 1984-09-04 | 松下電器産業株式会社 | variable resistance device |
| JPS54144854A (en) * | 1978-05-04 | 1979-11-12 | Matsushita Electric Ind Co Ltd | Controller for signal amount |
| JPH0239127B2 (en) * | 1981-01-26 | 1990-09-04 | Mitsubishi Electric Corp | SHINGOGIRIKAESOCHI |
| JPS58178724U (en) * | 1982-05-25 | 1983-11-30 | 株式会社ケンウッド | Gain switching circuit in amplifier |
| JPS5931050U (en) * | 1982-08-20 | 1984-02-27 | 株式会社島津製作所 | pin type grip |
| JPS6111007A (en) * | 1984-06-26 | 1986-01-18 | 住友ベークライト株式会社 | Attachment of water tank |
-
1987
- 1987-03-27 JP JP62073317A patent/JP2656251B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63240111A (en) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576366B2 (en) | Variable delay buffer circuit | |
| EP0552046B1 (en) | Complementary logic circuit | |
| JP2777982B2 (en) | Pulse width modulation circuit | |
| US5159278A (en) | State machine architecture providing increased resolution of output timing | |
| JP3114215B2 (en) | Clock frequency doubler | |
| KR950012379B1 (en) | Serial bit digital signal processing circuity | |
| JPH0563525A (en) | Pulse width variable circuit | |
| JP2656251B2 (en) | Signal level adjusting circuit and signal level adjusting method | |
| US5073733A (en) | Delay circuit with muting to prevent noise due to random data at output | |
| US5554949A (en) | Circuit arrangement for delaying a functional signal | |
| EP0877380B1 (en) | Delay circuit using a digital memory | |
| JPS6244727B2 (en) | ||
| JP2603070B2 (en) | Envelope waveform generator | |
| JPH0214813B2 (en) | ||
| JPH0544040B2 (en) | ||
| JP2001111385A (en) | Mean value filter | |
| JPS6338917B2 (en) | ||
| JPH0621790A (en) | Pulse width modulation circuit | |
| JPH0594415A (en) | Bus fight preventing circuit | |
| JPH03245608A (en) | Clock duty control circuit | |
| JPH0435536A (en) | Bit synchronizing circuit | |
| JPS59108128A (en) | Adjusting circuit of timing | |
| JPH0767070B2 (en) | Select circuit | |
| JPH03182930A (en) | Multiplication device | |
| JPH0738435A (en) | Delay circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |