JP2656054B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2656054B2
JP2656054B2 JP63009460A JP946088A JP2656054B2 JP 2656054 B2 JP2656054 B2 JP 2656054B2 JP 63009460 A JP63009460 A JP 63009460A JP 946088 A JP946088 A JP 946088A JP 2656054 B2 JP2656054 B2 JP 2656054B2
Authority
JP
Japan
Prior art keywords
substrate
layer
concentration
film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63009460A
Other languages
Japanese (ja)
Other versions
JPH01185919A (en
Inventor
治久 森
隆治 名和田
崇 五十嵐
弘道 過足
和司 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP63009460A priority Critical patent/JP2656054B2/en
Publication of JPH01185919A publication Critical patent/JPH01185919A/en
Application granted granted Critical
Publication of JP2656054B2 publication Critical patent/JP2656054B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 半導体表面よりも基板内部で不純物濃度が高くなるよ
うな埋め込み拡散層を形成するMeV級の高エネルギイオ
ンを行なう方法に関し、 特に、基板中のマスクエッジ下部分での高濃度層の表面
側への延びを軽減することを目的とし、 基板上に所望のパターンを有するマスク層を形成する
工程と、 このマスク層の少なくともエッジ部分に、イオンに対
するストッピングパワーがマスク層よりも大きい素材か
らなる膜を形成する工程と、 前記マスク層、及びこのマスク層よりもイオンに対す
るストッピングパワーが大きい材質からなる膜をマスク
としてイオン注入を行う工程を行う。
DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for performing MeV-class high-energy ions for forming a buried diffusion layer such that an impurity concentration is higher in a substrate than in a semiconductor surface. Forming a mask layer having a desired pattern on the substrate, with the aim of reducing the extension of the high-concentration layer to the surface side in the step, and stopping energy for ions at least at an edge portion of the mask layer. Forming a film made of a material larger than the mask layer; and performing ion implantation using the mask layer and a film made of a material having a higher stopping power for ions than the mask layer as a mask.

〔産業上の利用分野〕[Industrial applications]

本発明は、半導体表面よりも基板内部で不純物濃度が
高くなるような埋め込み拡散層を形成するMeV級の高エ
ネルギイオン注入を行なう方法に関する。
The present invention relates to a method for performing MeV-class high-energy ion implantation for forming a buried diffusion layer in which an impurity concentration is higher in a substrate than in a semiconductor surface.

MeV級の高エネルギイオン注入を行なうと、基板内部
のより深い部分を高不純物濃度にすることができ、例え
ば、バイポーラトランジスタのコレクタを例えば1020cm
-3程度の高不純物濃度埋め込み拡散層で形成する場合に
適用される。この場合、高不純物濃度層は基板内部での
み必要であり、表面側は低不純物濃度にしなければなら
ない。
By performing high-energy ion implantation of the MeV class, a deeper portion inside the substrate can be made to have a high impurity concentration. For example, the collector of a bipolar transistor can be set to, for example, 10 20 cm.
It is applied to the case of forming a buried diffusion layer having a high impurity concentration of about -3 . In this case, the high impurity concentration layer is necessary only inside the substrate, and the surface side must have a low impurity concentration.

〔従来の技術〕[Conventional technology]

上記のような半導体装置を製造するに際し、一般に、
第3図に示す如く、イオン注入の際には例えば比較的膜
厚の厚い酸化シリコン(SiO2)膜1等をマスク材として
用い、シリコン(Si)基板2の内部に高濃度の埋込み不
純物拡散層3を形成する。この場合、イオン注入は0.6M
eVのエネルギでリン(P+)の基板に対するドーズ量は1E
13cm-2(1×1013cm-2)であり、第3図に示すように例
えばピーク不純物濃度n=2.69E17cm-3(2.69×1017cm
-3)の不純物拡散層3が形成される。
In manufacturing a semiconductor device as described above, generally,
As shown in FIG. 3, at the time of ion implantation, for example, a silicon oxide (SiO 2 ) film 1 having a relatively large thickness is used as a mask material, and a high concentration of buried impurity is diffused inside the silicon (Si) substrate 2. The layer 3 is formed. In this case, ion implantation is 0.6M
At the energy of eV, the dose of phosphorus (P + ) to the substrate is 1E
13 cm −2 (1 × 10 13 cm −2 ). As shown in FIG. 3, for example, the peak impurity concentration n = 2.69E17 cm −3 (2.69 × 10 17 cm −2 ).
-3 ) The impurity diffusion layer 3 is formed.

このとき、高濃度不純物の拡散層は一般に、シリコン
層の表面からある程度の深さをもった部分に形成され、
原理的にはこれより浅い部分或いは深い部分には形成さ
れない。
At this time, the diffusion layer of the high-concentration impurity is generally formed in a portion having a certain depth from the surface of the silicon layer,
In principle, it is not formed in a shallower or deeper portion.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

ところが、マスク材として用いる酸化シリコン膜1の
エッジ1aに勾配があったり、イオンの方向がマスクエッ
ジに対し完全に平行になっていないと、この付近に注入
されたイオンは先ず酸化シリコン膜1のエッジ1aを経て
から下のシリコン基板2に到達する。上記のように高濃
度不純物層はシリコン層の表面からある程度の深さをも
った部分に形成されるので、酸化シリコン膜1がない部
分の下方シリコン基板2には正常に基板内部に高濃度不
純物拡散層3が形成されるが、酸化シリコン膜1のエッ
ジ1a部分の下方のシリコン基板2にはその上に勾配のあ
るエッジ1aがあるので高濃度不純物拡散層3が基板2の
表面側に延びてしまう。第3図で示したエッジ1aがウェ
ーハの法線に対して5゜の勾配をもつ場合、この基板2
の表面に延びた高濃度不純物拡散層3の表面における濃
度の最大値はn−1.58E16cm-3にも達する。これは、埋
め込み層ピーク濃度2.69E17cm-3に対して もの濃度に相当する。
However, if the edge 1a of the silicon oxide film 1 used as the mask material has a gradient or the direction of the ions is not completely parallel to the mask edge, the ions implanted in the vicinity will first After reaching the edge 1a, it reaches the silicon substrate 2 below. As described above, the high concentration impurity layer is formed in a portion having a certain depth from the surface of the silicon layer. The diffusion layer 3 is formed. Since the silicon substrate 2 below the edge 1a of the silicon oxide film 1 has the sloped edge 1a thereon, the high concentration impurity diffusion layer 3 extends to the surface side of the substrate 2. Would. If the edge 1a shown in FIG. 3 has a gradient of 5 ° with respect to the normal of the wafer, the substrate 2
The maximum value of the concentration on the surface of the high-concentration impurity diffusion layer 3 extending to the surface reaches as high as n−1.58E16 cm −3 . This is for a buried layer peak concentration of 2.69E17cm -3 Concentration.

従って、例えばバイポーラトランジスタのコレクタを
高濃度不純物埋込み拡散層で形成する場合、高濃度不純
物拡散層がその上方(基板表面側)にあるベース層の中
にまで入り込んでしまい、正常な特性を得られない問題
点があった。これは、表面側を低濃度のまま用いる半導
体装置や逆導電型の拡散層を形成する半導体装置に適用
する場合に障害となる。
Therefore, for example, when the collector of a bipolar transistor is formed of a high-concentration impurity buried diffusion layer, the high-concentration impurity diffusion layer penetrates into the base layer thereabove (substrate surface side), and normal characteristics can be obtained. There were no problems. This becomes an obstacle when applied to a semiconductor device using the surface side at a low concentration or a semiconductor device forming a diffusion layer of a reverse conductivity type.

本発明は、特に、基板中のマスクエッジ下部分での高
濃度層の表面側への延びを軽減する半導体装置の製造方
法を提供することを目的とする。
An object of the present invention is, in particular, to provide a method of manufacturing a semiconductor device that reduces the extension of a high-concentration layer to the surface side under a mask edge in a substrate.

〔問題点を解決するための手段〕[Means for solving the problem]

上記問題点を解決するために、本発明では、 基板内部に不純物埋め込み高濃度層をイオン注入で形
成する半導体装置の製造方法において、 前記基板上に所望のパターンを有するマスク層を形成
する工程と、 このマスク層の少なくともエッジ部分に、イオンに対
するストッピングパワーがマスク層よりも大きい材質か
らなる膜を形成する工程と、 前記マスク層、及びマスク層よりもイオンに対するス
トッピングパワーが大きい材質からなる膜をマスクとし
てイオン注入を行う工程とを行うことを特徴とするもの
である。
In order to solve the above problems, in the present invention, there is provided a method of manufacturing a semiconductor device in which a high-concentration impurity buried layer is formed inside a substrate by ion implantation, comprising the steps of: forming a mask layer having a desired pattern on the substrate; A step of forming a film made of a material having a higher stopping power for ions than the mask layer at least at an edge portion of the mask layer; and forming the mask layer and a material having a higher stopping power for ions than the mask layer. Performing ion implantation using the film as a mask.

〔作用〕[Action]

本発明では、マスク層のエッジ部分にイオンに対する
ストッピングパワーが大きい材質の膜を形成してからイ
オン注入を行なう。これにより、エッジ部分より侵入し
たイオンが基板に到達しにくく、エッジ部分下の基板表
面には高濃度不純物層が形成されず、基板内部のみに高
濃度不純物層が形成される。
In the present invention, ion implantation is performed after forming a film made of a material having a large stopping power against ions at the edge portion of the mask layer. This makes it difficult for ions entering from the edge portion to reach the substrate, so that a high-concentration impurity layer is not formed on the substrate surface below the edge portion, and a high-concentration impurity layer is formed only inside the substrate.

〔実施例〕〔Example〕

第1図は本発明による製造工程を示す図、第2図は本
発明による等濃度分布曲線を夫々示す。第1図は(A)
に示す如く、シリコン(Si)基板10の表面にイオン注入
時のマスク層として酸化シリコン(SiO2)膜11を膜厚1.
5μmで形成する。酸化シリコン膜11には孔(エッジ)1
1aが形成されている。
FIG. 1 is a diagram showing a manufacturing process according to the present invention, and FIG. 2 is a graph showing an equal concentration distribution curve according to the present invention. Fig. 1 (A)
As shown in FIG. 1, a silicon oxide (SiO 2 ) film 11 having a film thickness of 1. is used as a mask layer for ion implantation on the surface of a silicon (Si) substrate 10.
Formed at 5 μm. Hole (edge) 1 in silicon oxide film 11
1a is formed.

次に、第1図(B)に示す如く、イオンに対するスト
ッピングパワーがマスク層(酸化シリコン膜11)よりも
大きい例えばタングステン(W)膜12を基板10及び酸化
シリコン膜11の表面に孔11aも含めて膜厚2000Åで形成
する。なお、タングステンの他にはチタン・タングステ
ン(TiW)、タンタル(Ta)等でもよく、ストッピング
パワーをシリコンを1とした場合、タンタルは1.5、チ
タン・タングステンは2、タングステンは2.5である。
Next, as shown in FIG. 1 (B), for example, a tungsten (W) film 12 having a higher stopping power for ions than the mask layer (silicon oxide film 11) is formed on the surface of the substrate 10 and the silicon oxide film 11 by holes 11a. It is formed with a film thickness of 2000 mm, including the thickness. Tungsten (TiW), tantalum (Ta), or the like may be used instead of tungsten. If the stopping power is 1, silicon is 1.5 for tantalum, 2 for titanium / tungsten, and 2.5 for tungsten.

次に第1図(C)に示す如く、例えば六フッ化イオウ
(SF6)ガスを用いた異方性エッチングで酸化シリコン
膜11のエッジ11aを除いた酸化シリコン膜11表面及び基
板1表面のタングステン膜12を除去する。このようにし
て、酸化シリコン膜11のエッジ11aにのみタングステン
膜12aが形成される。
Next, as shown in FIG. 1C, the surface of the silicon oxide film 11 and the surface of the substrate 1 excluding the edge 11a of the silicon oxide film 11 by anisotropic etching using, for example, sulfur hexafluoride (SF 6 ) gas. The tungsten film 12 is removed. Thus, the tungsten film 12a is formed only on the edge 11a of the silicon oxide film 11.

次に、この状態で従来例と同じ条件でイオン注入を行
う。このとき、酸化シリコン膜11のエッジ11aにはタン
グステン膜12aが形成されているので、この部分はイオ
ンが入りにくく、基板10が到達しにくい。従って、第2
図に示す如く、基板10においてタングステン膜12a下の
部分は高濃度不純物拡散層13(特に1016cm-3オーダーの
濃度領域)が表面側に延びることはなく、基板10内部に
収まり、タングステン膜12a下の部分の濃度はn=2.64E
15cm-3である。これは、埋め込み層ピーク濃度2.69E17c
m-3に対して に過ぎず、エッジ下の表面濃度が従来例に比して低くな
っている。
Next, in this state, ion implantation is performed under the same conditions as in the conventional example. At this time, since the tungsten film 12a is formed on the edge 11a of the silicon oxide film 11, ions do not easily enter this portion, and the substrate 10 does not easily reach. Therefore, the second
As shown in the figure, in the portion of the substrate 10 below the tungsten film 12a, the high-concentration impurity diffusion layer 13 (particularly, a concentration region of the order of 10 16 cm −3 ) does not extend to the surface side, but fits inside the substrate 10, and The concentration in the lower part of 12a is n = 2.64E
It is 15cm -3 . This is because the buried layer peak concentration is 2.69E17c
For m -3 And the surface density under the edge is lower than that of the conventional example.

イオン注入が終了すると、タングステン膜12aを例え
ば六フッ化イオウ(SF6)ガスを用いてドライエッチン
グして除去する。その後酸化シリコン膜11はフィールド
酸化膜として用いられる。
When the ion implantation is completed, the tungsten film 12a is removed by dry etching using, for example, sulfur hexafluoride (SF 6 ) gas. Thereafter, the silicon oxide film 11 is used as a field oxide film.

なお、イオン注入の際のマスク材として上記実施例の
ように酸化シリコン膜11を用いる代わりに、マスク材全
体をタングステン膜で形成したものを用いることも考え
られるが、このようにすると、フィールド酸化膜として
酸化シリコン膜を使用する場合、タングステン膜を除去
した後に酸化シリコン膜を形成しなければならず、イオ
ン注入後の工程が多くなるばかりでなく、またフィール
ド酸化膜部分への金属による汚染の可能性が増えるなど
して好ましくない。
It should be noted that instead of using the silicon oxide film 11 as in the above embodiment as a mask material during ion implantation, it is conceivable to use a mask material in which the entire mask material is formed of a tungsten film. When a silicon oxide film is used as the film, the silicon oxide film must be formed after the tungsten film is removed, which not only increases the number of steps after ion implantation but also reduces the contamination of the field oxide film with metal. It is not preferable because the possibility increases.

又、第1図(C)に示す工程を省略し、第1図(B)
に示す状態のままでイオン注入を行なってもよい。この
場合、エッジ11aは勾配があるのでイオンの注入からみ
た膜厚が厚いのと等価となってこの部分のタングステン
膜12を通ったイオンは基板10まで到達しにくく、一方、
平坦部分のタングステン膜12を通ったイオンは基板10の
内部まで到達し易く、第2図に示す結果と略同じ結果が
得られる。ただし、この場合は平坦部分もタングステン
膜12を介しているので高濃度埋込み拡散層の深さはやや
浅くなる。
Also, the steps shown in FIG. 1 (C) are omitted, and FIG.
The ion implantation may be performed in the state shown in FIG. In this case, since the edge 11a has a gradient, it is equivalent to a large film thickness from the viewpoint of ion implantation, and ions passing through the tungsten film 12 in this portion hardly reach the substrate 10, while
The ions that have passed through the flat portion of the tungsten film 12 easily reach the inside of the substrate 10, and substantially the same results as shown in FIG. 2 can be obtained. However, in this case, the depth of the high-concentration buried diffusion layer becomes slightly shallow because the flat portion also has the tungsten film 12 interposed therebetween.

〔発明の効果〕〔The invention's effect〕

以上説明した如く、本発明によれば、マスク層のエッ
ジ部分にイオンに対するストッピングパワーの大きい膜
を形成してからイオン注入を行なっているので、エッジ
部分下の基板表面には高濃度不純物が形成されず、例え
ばバイポーラトランジスタのコレクタを高濃度不純物埋
込み拡散層で形成する場合、従来例のように高濃度不純
物拡散層がその上方のベース層の中にまで入り込むよう
なことはなく、正常な特性を得ることができる。
As described above, according to the present invention, since a film having a large stopping power for ions is formed at the edge portion of the mask layer before ion implantation, high-concentration impurities are present on the substrate surface under the edge portion. In the case where the collector of the bipolar transistor is formed of a high-concentration impurity buried diffusion layer, for example, the high-concentration impurity diffusion layer does not penetrate into the base layer thereabove as in the conventional example. Properties can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による製造工程を示す図、 第2図は本発明による等濃度分布曲線、 第3図は従来例による等濃度分布曲線及び濃度特性図で
ある。 図において、 10はシリコン基板、 11は酸化シリコン膜(マスク層)、 11aは孔(エッジ)、 12はタングステン膜、 12aはエッジ部分のタングステン膜、 13は高濃度不純物拡散層 を示す。
FIG. 1 is a diagram showing a manufacturing process according to the present invention, FIG. 2 is an iso-density distribution curve according to the present invention, and FIG. 3 is an iso-density distribution curve and density characteristic diagram according to a conventional example. In the figure, 10 is a silicon substrate, 11 is a silicon oxide film (mask layer), 11a is a hole (edge), 12 is a tungsten film, 12a is a tungsten film at an edge portion, and 13 is a high concentration impurity diffusion layer.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/73 (72)発明者 五十嵐 崇 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 過足 弘道 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 中嶋 和司 愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエルエスアイ株式会社内 (56)参考文献 特開 昭58−190029(JP,A)──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication H01L 29/73 (72) Inventor Takashi Igarashi 1015 Uedanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Fujitsu Limited (72) Inventor Hiromichi Hiromichi 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Kazushi Nakajima 2-1844-2 Kozoji-cho, Kasugai-shi, Aichi Prefecture Inside Fujitsu VSI Co., Ltd. (56) Reference Document JP-A-58-190029 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板内部に不純物埋め込み高濃度層をイオ
ン注入で形成する半導体装置の製造方法において、 該基板上に所望のパターンを有するマスク層を形成する
工程と、 該マスク層の少なくともエッジ部分に、イオンに対する
ストッピングパワーが該マスク層よりも大きい材質から
なる膜を形成する工程と、 前記マスク層、及び該マスク層よりもイオンに対するス
トッピングパワーが大きい材質からなる膜をマスクとし
てイオン注入を行う工程を含むことを特徴とする半導体
装置の製造方法。
1. A method of manufacturing a semiconductor device in which a high-concentration impurity-implanted layer is formed in a substrate by ion implantation, a step of forming a mask layer having a desired pattern on the substrate, and at least an edge portion of the mask layer. Forming a film made of a material having a higher stopping power for ions than the mask layer; and ion-implanting the mask layer and a film made of a material having a higher stopping power for ions than the mask layer as a mask. A method of manufacturing a semiconductor device, comprising:
JP63009460A 1988-01-21 1988-01-21 Method for manufacturing semiconductor device Expired - Fee Related JP2656054B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63009460A JP2656054B2 (en) 1988-01-21 1988-01-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63009460A JP2656054B2 (en) 1988-01-21 1988-01-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01185919A JPH01185919A (en) 1989-07-25
JP2656054B2 true JP2656054B2 (en) 1997-09-24

Family

ID=11720897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63009460A Expired - Fee Related JP2656054B2 (en) 1988-01-21 1988-01-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2656054B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6656815B2 (en) * 2001-04-04 2003-12-02 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0078336B1 (en) * 1981-10-30 1988-02-03 Ibm Deutschland Gmbh Shadow projecting mask for ion implantation and lithography by ion beam radiation

Also Published As

Publication number Publication date
JPH01185919A (en) 1989-07-25

Similar Documents

Publication Publication Date Title
EP0127725A1 (en) Method of manufacturing a semiconductor device having lightly doped regions
JP2656054B2 (en) Method for manufacturing semiconductor device
JPH1041476A (en) Manufacturing method of semiconductor device
JP2748326B2 (en) Ion implantation method
JPS62173763A (en) Manufacture of semiconductor device
JP2001111052A (en) Semiconductor device and manufacturing method thereof
JP3336734B2 (en) Method of forming element isolation region
JP2606444B2 (en) Method for manufacturing semiconductor device
JP2730650B2 (en) Method for manufacturing semiconductor device
JPH04177770A (en) Variable capacitance diode and its manufacture
JPH04343479A (en) Variable capacitance diode
JP2727576B2 (en) Method for manufacturing semiconductor device
JP2532392B2 (en) Method for manufacturing semiconductor device
JPS6381866A (en) Manufacture of semiconductor device
JP2644201B2 (en) Method for manufacturing semiconductor device
JPH025429A (en) Manufacture of lateral pnp transistor
JPH0691097B2 (en) Method for manufacturing semiconductor device
JPS5987866A (en) Manufacture of bipolar semiconductor device
JPS645453B2 (en)
JPS58175843A (en) Manufacture of semiconductor integrated circuit
JPS63211761A (en) Manufacture of semiconductor device
JPH0689871A (en) Manufacture of semiconductor device
JPH0945703A (en) Manufacture of semiconductor device
JPH04188867A (en) Semiconductor device and manufacture thereof
JPS63278328A (en) Manufacture of semiconductor capacitor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees