JP2650698B2

JP2650698B2 - 画像信号２値化回路

Info

Publication number: JP2650698B2
Application number: JP62334646A
Authority: JP
Inventors: 勝也吉田
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1987-12-28
Filing date: 1987-12-28
Publication date: 1997-09-03
Anticipated expiration: 2012-09-03
Also published as: JPH01174169A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像読取センサで読取った画像信号を２値化
画像データに変換する画像信号２値化回路に関する。

［従来の技術］複写器，ファクシミリ，文字認識装置等に組込まれて
いる画像読取装置は例えば第２図に示すように構成され
ている。すなわち、図示しない紙送りローラにて矢印Ａ
方向に原稿１が移動される。そして、原稿１の上方位置
でかつ移動方向と直交する方向に例えば蛍光灯からなる
棒状の照射ランプ２が配設されており、この照射ランプ
２から出力された光３は原稿１表面で反射され、かつミ
ラー４で反射され、さらにレンズ５で集光されて線状の
画像読取センサ６に入力される。この画像読取センサ６
は第３図に示すように例えばCCDからなるＮ個の光電素
子７を線状に配設したものである。したがって、照射ラ
ンプ２に照射されている原稿１の幅方向の１ライン分の
画像が画像読取センサ６上に結像する。そして、画像読
取センサ６の各光電素子７で読取られた１ライン分の各
画像データは読取クロックに同期してシリアルのデータ
として時系列的に出力され、アナログの画像信号として
次の画像信号２値化回路８へ入力される。画像信号２値
化回路８は入力したアナログ画像信号をA/D変換器で各
光電素子に対応する各多値化画像データ（デジタルデー
タ）に変換する。そして、各多値化画像データを一定の
スライスレベルと比較して２値化画像データに変換す
る。

しかし、一般に画像読取センサ６を構成する各光電素
子７の感度は各光電素子７毎に異なり、数千個からなる
全部の光電素子７に対して同一感度を持たせることは非
常に困難である。また、第４図に示すように、照射ラン
プ２においても、用紙１の全幅に亘って同一の照度を有
せず、図示するように原稿１幅の両端部で照度が低下す
る。したがって、このような原稿１の画像を読取ると、
読取ったデータに第４図に示すような山形のシエーデイ
ング現象が発生する。

前述した各光電素子７の感度バラツキおよびシェーデ
イング現象を除去するために、実際の原稿１を読取る前
に、白色板および黒色板を基準白レベルおよび基準黒レ
ベルとして読込んで各光電素子７毎に、補正値を算出し
て、この補正値で読取ったデータを補正するようにして
いる。

このような補正機能を有した画像信号２値化回路８は
第６図のように構成されている。すなわち、第２図に示
すように原稿１の幅方向は画像読取センサ６のＮ個（素
子番号ｎ）の光電素子７の幅に対応し、縦方向は原稿１
が移動する過程で、画像読取センサ６が幅方向に読取る
回数Ｍ（読取番号ｍ）に対応する。

しかして、画像読取センサ６から入力されたアナログ
画像信号はA/D変換器９にて前記読出クロックに同期し
て各光電素子７に対応したｋビットからなる多値化画像
データｆ（n,m）に変換されて演算回路10へ送出され
る。演算回路10には白基準値データメモリ11および黒基
準値データメモリ12からそれぞれ各光電素子７に対応し
たｋビットの各基準値データＷ（ｎ）,B（ｎ）が入力さ
れる。演算回路10は入力した多値化画像データｆ（n,
m）を前記各基準値データＷ（ｎ）,B（ｎ）で補正し
て、補正多値化画像データｇ（n,m）を算出する。そし
て、次の比較器13にてこの補正多値化画像データｇ（n,
m）と予め設定されたｋビットの論理スライスレベルα
と比較して、２値化画像データＤ（n,m）に変換して２
値画像メモリ14へ格納する。

前記多値化画像データｆ（n,m），白基準値データＷ
（ｎ），黒基準値データＢ（ｎ），補正多値化画像デー
タｇ（n,m），論理スライスレベルαの相互関係は第５
図に示す通りである。

次に白基準値テータＷ（ｎ），黒基準値データＢ
（ｎ），補正多値化画像データｇ（n,m）および２値化
画像データＤ（n,m）の算出方法を説明する。

ｔ＝１からｔ＝Ｔまでの一定時間内における時刻ｔに
おける基準白および基準黒を読取った場合のA/D変換器
９から出力される各光電素子７毎の白データおよび黒デ
ータをWr（n,t）,Br（n,t）とすると、各基準値データ
Ｗ（ｎ）,B（ｎ）は時間平均として、（１）式で示され
る。

そして、補正多値化画像データｇ（n,m）は（２）式で
求まる。

ｇ（n,m）＝｛ｆ（n,m）−Ｂ（ｎ）｝×（2^k−１）／
｛Ｗ（ｎ）−Ｂ（ｎ）｝ ……（２）そして、このように正規化された補正多値化画像データ
ｇ（n,m）と予め設定された一つの論理スライスレベル
αとを比較して、（３）式により最終的な２値化画像デ
ータＤ（n,m）を求める。

ｇ（n,m）≧αのときＤ（n,m）＝１ｇ（n,m）＜αのときＤ（n,m）＝０ ……（３）［発明が解決しようとする問題点］しかしながら、第６図のように構成された画像信号２
値化回路においても、まだ次のような問題があった。す
なわち、前述した各光電素子７毎の各白基準値データＷ
（ｎ）および各黒基準値データＢ（ｎ）は、実際の原稿
１の画像読取開始前に（１）式の処理を実行して、各基
準データメモリ11,12へ格納しておけばよい。しかし、
実際の原稿１の読取り時においては、A/D変換器９から
各光電素子７に対応する各多値化画像データｆ（n,m）
が入力される毎に、（２）式で補正多値化画像データｇ
（n,m）を算出して、さらに（３）式で示される比較処
理を実行する必要がある。

しかし、前記（２）式で示される補正多値化画像デー
タｇ（n,m）を算出する処理はＫビットの乗除算を含む
複雑な演算であり、多大の処理時間を必要とする。その
結果、画像読取センサ６からアナログ画像データをA/D
変換器９へ読込む速度が前記（２）式の処理速度に大き
く依存して、原稿１から画像データを読取る速度が低下
する問題がある。したがって、高速に画像を読込む必要
がある際は、演算回路10の高速化が必要となる。

なおかつ、量子化解像度の上昇を図る為には、A/D変
換されたデジタル画像のビット数ｋを大きくしなければ
ならず、この大きくなったビット数ｋに合せて上記の演
算を各画素信号毎に行なう為、演算回路が増加し、演算
回路の大型化と高速化が必要となり、装置全体の製造費
が上昇する。

また、白基準値データメモリ11および黒基準値データ
メモリ12はそれぞれ各光電素子７毎にｋビットの基準値
データを記憶する必要があるので、必要とする記憶容量
が大きくなる。

本発明はこのような事情に基づいてなされたものであ
り、その目的とするところは、各光電素子毎にその光電
素子に対応する実スライスレベルを予め算出して記憶し
ておくことにより、演算回路等を大型化することなく画
像読取センサから入力された各画像データを高速で処理
でき、原稿の読取速度を大幅に向上できるとともに、必
要とする記憶容量を小さくでき、回路全体を小型にかつ
低価格で製造できる画像信号２値化回路を提供すること
にある。

［問題点を解決するための手段］本発明の画像信号２値化回路は、複数の光電素子から
なる画像読取センサから順次送出されるアナログ画信号
を各光電素子に対応する各多値化画像データに変換する
A/D変換器と、校正業務時に画像読取センサで読取られ
た基準白および基準黒の各光電素子毎の各多値化画像デ
ータを記憶するとともに読取業務時に画像読取センサで
読取られた原稿の各光電素子毎の２値化画像データを記
憶する画像データメモリと、校正業務時に画像データメ
モリに記憶された基準白および基準黒の各多値化画像デ
ータおよび予め設定された一つの論理スライスレベルを
用いて各光電素子毎の実スライスレベルを算出する演算
部と、この演算部で算出された各実スライスレベルを記
憶するスライスレベルメモリと、読取業務時にA/D変換
器から出力された原稿の各多値化画像データをスライス
レベルメモリに記憶された各実スライスレベルと比較し
て各２値化画像データに変換して画像データメモリへ送
出する比較器とを設けたものである。

［作用］このように構成された画像信号２値化回路であれば、
実際の原稿を読取る前における校正業務時において、基
準白および基準黒を画像読取センサで読取って、各光電
素子に対応する各多値化画像データを前述した一定時間
Ｔだけ読取って画像データメモリに記憶して、演算部で
前述した各白基準値データＷ（ｎ），各黒基準値データ
Ｂ（ｎ）を（１）式で算出する。その後（２）式で算出
される補正多値化画像データｇ（ｎ）が前述した論理ス
ライスレベルαに一致すると仮定すると、（４）式が成
立する。なお、この場合、画像読取センサは基準白又は
基準黒の同一画像を読取るのでｍ項は考慮する必要な
い。

ｇ（ｎ）＝｛ｆ（ｎ）−Ｂ（ｎ）｝×（2^k−１）／｛Ｗ
（ｎ）−Ｂ（ｎ）｝＝α ……（４）（４）式を多値化画像データｆ（ｎ）について解くと
（５）式となる。

ｆ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2^k−１）］
＋Ｂ（ｎ） ……（５）そして、このときの多値化画像データｆ（ｎ）を、
（６）式で示すように、各光電素子に対応する実スライ
スレベルＳ（ｎ）とする。

Ｓ（ｎ）＝［｛Ｗ（ｎ）−Ｂ（ｎ）｝α／（2^k−１）］
＋Ｂ（ｎ） ……（６）すなわち、白基準値データＷ（ｎ）および黒基準値デ
ータＢ（ｎ）で補正された補正多値化画像データｇ
（ｎ）が論理スライスレベルαに一致する場合における
元の多値化画像データｆ（ｎ）の値を該当光電素子（素
子番号ｎ）における実スライスレベルＳ（ｎ）に設定し
ている。したがって、この実スライスレベルＳ（ｎ）は
補正された場合における論理スライスレベルαに対応す
る。また、当然、この実スライスレベルＳ（ｎ）は各光
電素子毎に値が異なる。そして、スライスレベルメモリ
に記憶される。

よって、読取業務時において、実際の原稿の画像を読
んで得られた実際の多値化画像データｆ（n,m）を、比
較器でもって、実スライスレベルＳ（ｎ）を用いて簡単
に２値化画像データＤ（n,m）へ変換できる。

したがって、読取業務時においては、A/D変換された
各多値化画像データｆ（n,m）を予め記憶されている各
実スライスレベルＳ（ｎ）と比較するのみであるので、
各多値化画像データｆ（n,m）から各２値化画像データ
Ｄ（n,m）を得るまでの処理時間が大幅に短縮される。

また、校正業務時に読取った基準白又は基準黒の多値
化画像データをこの時点で使用されていない画像データ
メモリに一時記憶し、かつスライスレベルメモリは各光
電素子毎に一つの実スライスレベルＳ（ｎ）を記憶すれ
ばよいので、必要とする記憶容量を減少できる。

［実施例］以下本発明の一実施例を図面を用いて説明する。

第１図は実施例の画像信号２値化回路を示すブロック
図である。第６図と同一部分には同一符号が付してあ
る。また、画像読取装置全体の構成は第２図と同じであ
る。

Ｎ個の光電素子７からなる画像読取センサ６から入力
されたアナログ画像信号はA/D変換器９で各光電素子７
に対応したｋビットの多値化画像データｆ（n,m）に変
換されて比較器15およびセレクタ回路16へ入力される。
比較器15には前記多値化画像データｆ（n,m）の他にス
ライスレベルメモリ17から各光電素子７に対応したｋビ
ットの実スライスレベルＳ（ｎ）が入力される。そし
て、比較器15から出力される各光電素子７に対応した２
値化画像データＤ（n,m）はセレクタ回路16へ入力され
る。

このセレクタ回路16には図示しない操作パネルから業
務選択信号が入力される。そして、その業務選択信号が
校正業務を示す場合は、A/D変換器９から出力されるｋ
ビットの多値化画像データｆ（ｎ）を通過させて画像デ
ータメモリ18へ送出する。一方、業務選択信号が読取業
務を示す場合は、比較器15から出力された１ビット（ｋ
＝１）の２値化画像データＤ（n,m）を通過させて画像
データメモリ18へ送出する。

画像データメモリ18は例えば原稿１枚分の２値化画像
データＤ（n,m）を記憶可能な（Ｎ×Ｍ）ビットの記憶
容量を有している。そして、校正業務時にこの画像デー
タメモリ18に記憶されたｋビットの多値化画像データは
演算部19へ送出され、読取業務時にこの画像データメモ
リ18に記憶された２値化画像データＤ（n,m）は出力端
子20へ送出される。

また、演算部19にはｋビットの論理スライスレベルα
が設定データとして入力される。そして、この演算部19
は校正業務時において、入力された多値化画像データお
よび論理スライスレベルαから各光電素子７毎にｋビッ
トの実スライスレベルＳ（ｎ）を演算して、スライスレ
ベルメモリ17へ格納する。

このように構成された画像信号２値化回路において、
まず、操作パネルにて業務を校正業務に設定する。する
と、セレクタ回路16において、A/D変換器９からのｋビ
ットの多値化画像データが画像データメモリ18へ送出さ
れる。そして、基準白および基準黒を画像読取センサ６
で順番にｔ＝１からｔ＝Ｔまでの一定時間読取られせ
る。すると、ｋビットの多値化データｆ（ｎ）で示され
る各光電素子７毎の白データＷ（n,t）がセレクタ回路1
6を介して画像データメモリ18へ順次記憶される。続い
て各光電素子７毎の黒データＢ（n,t）がセレクタ回路1
6を介して画像データメモリ18へ順次記憶される。

画像データメモリ18へ順次格納される各白データＷ
（n,t）および各黒データＢ（n,t）は直ちに読出されて
演算部19へ送出される。そして、この演算部19にて、
（１）式にて時間平均され、各基準値データＷ（ｎ）,B
（ｎ）となる。そして、算出された各基準値データＷ
（ｎ）,B（ｎ）と予め設定されている論理スライスレベ
ルαから、前述した（６）式にて、各光電素子７に対応
する実スライスレベルＳ（ｎ）を算出する。そして、算
出された各実スライスレベルＳ（ｎ）をスライスレベル
メモリ17へ記憶させる。その後、画像データメモリ18に
一時記憶した白データＷ（n,t）および黒データＢ（n,
t）をクリアする。

以上の校正業務が終了すると、操作パネルにて業務を
読取業務に設定する。すると、セレクタ回路16におい
て、比較器15から出力される２値化画像データＤ（n,
m）が選択されて画像データメモリ18へ送出される。

そして、第２図に示すように読取るべき原稿１を縦方
向に移動すると、画像読取センサ６にて原稿の１ライン
分の画像が一度に読取られ、読取りクロックに同期して
取出されてアナログ画像信号として、画像信号２値化回
路のA/D変換器９へ入力される。そして、各光電素子７
の素子番号ｎおよび原稿１の縦方向位置を示す読取番号
ｍを関数とするｋビットの多値化画像データｆ（n,m）
に変換される。

この多値化画像データｆ（n,m）は比較器15におい
て、スライスレベルメモリ17から読出された該当素子番
号ｎの実スライスレベルＳ（ｎ）と比較されて、［１］
又は［０］の２値化画像データＤ（n,m）に変換され
る。そして、この２値化画像データＤ（n,m）はセレク
タ回路16を介して画像データメモリ18へ格納される。そ
の後、出力端子20から送出される。よって、原稿１の画
像が２値化された状態で画像データメモリ18へ格納され
る。

このようにな画像信号２値化回路であれば、実際の原
稿を読取る読取業務時においては、画像読取センサ６で
読取られてA/D変換器９で変換された多値化画像データ
ｆ（n,m）を、比較器15にて、スライスレベルメモリ17
に記憶されている実スライスレベルＳ（ｎ）と比較する
のみで目的とする２値化画像データＤ（n,m）が得られ
る。したがって、A/D変換器９から一つの多値化画像デ
ータｆ（n,m）が出力される度に、（２）式で示される
補正多値化画像データｇ（n,m）を算出して、論理スラ
イスレベルαと比較する必要がある第６図で示した従来
の回路に比較して、一つの多値化画像データｆ（n,m）
に対する処理が大幅に簡素化されるので、処理に要する
時間が短縮される。よって、原稿１の移動速度を増加す
ることによって、画像読取センサ６による原稿１の読取
速度を大幅に向上できる。

なお、校正業務時に演算部19にて（１）（６）式を演
算して実スライスレベルＳ（ｎ）を算出するが、この校
正業務は例えば１週間に１度または１日に１度程度実行
すればよいので、演算部19における演算速度を特に上昇
させる必要はない。したがって、演算部19に高性能な部
材を使用する必要はない。

また、校正業務時に読取った基準白又は基準黒の多値
化画像データをこの時点で使用されていない画像データ
メモリ18に一時記憶し、かつスライスレベルメモリ17は
各光電素子７毎にｋビットからなる一つの実スライスレ
ベルＳ（ｎ）を記憶すればよいので、第６図に示す従来
回路に比較して、必要とする記憶容量を減少できる。

具体的には、画像メモリ18は前述したように（Ｎ×
Ｍ）ビットの記憶容量を有しているが、校正時にｋビッ
トの多値化画像データを格納する場合は（NM/k）画素の
多値化画像データが格納でき、（M/k）＞2Tであれば十
分である。

このように、回路構成を大型化することなく、読取速
度を向上できる。

なお、本発明は上述した実施例に限定されるものでは
ない。上述の実施例においては、画像読取センサ６は複
数の光電素子を一次元に並べた、いわゆるラインセンサ
について説明したが、複数の光電素子を二次元的に並べ
た、いわゆるエリアセンサを利用した画像読取センサで
あっても本発明と同一の方法で同一の効果を得ることが
可能である。

［発明の効果］以上説明したように本発明の画像信号２値化回路によ
れば、各光電素子毎にその光電素子に対応する実スライ
スレベルを予め算出して記憶している。したがって、実
際の原稿読取時にｋビットの乗除算を含む複雑な演算を
するとなく、また、量子化解像度を上昇させても演算回
路数を増加させることなく、予め算出し記憶している実
スライスレベルとの比較をするだけで２値化画像データ
に変換できる。このため、演算回路等を大型，高速化す
ることなく、画像読取センサから入力された各画像デー
タを高速でかつ高精度に処理でき、原稿の読取速度を大
幅に向上できるとともに、必要とする記憶容量を小さく
でき、かつ回路全体を小型にかつ製造費を低減できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる画像信号２値化回路
を示す回路図、第２図は一般的な画像読取装置を示す模
式図、第３図は画像読取センサを示す図、第４図はシェ
ーディング現象を示す図、第５図は各データの値相互関
係を示す図、第６図は従来の画像信号２値化回路を示す
回路図である。１……原稿、２……照射ランプ、６……画像読取セン
サ、７……光電素子、９……A/D変換器、15……比較
器、16……セレクタ回路、17……スライスレベルメモ
リ、18……画像データメモリ、19……演算部。

Claims

(57)【特許請求の範囲】

【請求項１】複数の光電素子（７）からなる画像読取セ
ンサ（６）から順次送出されるアナログ画信号を前記各
光電素子に対応する各多値化画像データに変換するA/D
変換器（９）と、校正業務時に前記画像読取センサで読
取られた基準白および基準黒の各光電素子毎の各多値化
画像データを記憶するとともに読取業務時に前記画像読
取センサで読取られた原稿の各光電素子毎の２値化画像
データを記憶する画像データメモリ（18）と、前記校正
業務時に前記画像データメモリに記憶された前記基準白
および基準黒の各多値化画像データおよび予め設定され
た一つの論理スライスレベルを用いて前記各光電素子毎
の実スライスレベルを算出する演算部（19）と、この演
算部で算出された各実スライスレベルを記憶するスライ
スレベルメモリ（17）と、前記読取業務時に前記A/D変
換器から出力された原稿の各多値化画像データを前記ス
ライスレベルメモリに記憶された各実スライスレベルと
比較して各２値化画像データに変換して前記画像データ
メモリへ送出する比較器（15）とを備えたことを特徴と
する画像信号２値化回路。