JP2642926B2 - Method for producing silicon compound - Google Patents

Method for producing silicon compound

Info

Publication number
JP2642926B2
JP2642926B2 JP61003957A JP395786A JP2642926B2 JP 2642926 B2 JP2642926 B2 JP 2642926B2 JP 61003957 A JP61003957 A JP 61003957A JP 395786 A JP395786 A JP 395786A JP 2642926 B2 JP2642926 B2 JP 2642926B2
Authority
JP
Japan
Prior art keywords
annealing
layer
tisi
vacuum
silicon compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61003957A
Other languages
Japanese (ja)
Other versions
JPS62188222A (en
Inventor
博文 角
幸保 菅野
博士 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61003957A priority Critical patent/JP2642926B2/en
Publication of JPS62188222A publication Critical patent/JPS62188222A/en
Application granted granted Critical
Publication of JP2642926B2 publication Critical patent/JP2642926B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の電極の形成方法に関するもの
で、特に電極に使用される安定なシリサイド層を得る方
法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a method for forming an electrode of a semiconductor device, and more particularly to a method for obtaining a stable silicide layer used for an electrode.

〔発明の概要〕[Summary of the Invention]

本発明は、超LSI等の半導体装置の電極層を形成する
際に於いて、10-8〜10-10Torrの高真空雰囲気下で、シ
リコン材料表面上に高融点金属層を形成してから熱処理
により高融点金属シリサイドを形成することによって、
抵抗率の低いシリコン化合物を得るものである。
The present invention provides a method for forming an electrode layer of a semiconductor device such as a VLSI, which comprises forming a high melting point metal layer on a silicon material surface under a high vacuum atmosphere of 10 -8 to 10 -10 Torr. By forming refractory metal silicide by heat treatment,
This is to obtain a silicon compound having a low resistivity.

〔従来の技術〕[Conventional technology]

最近の超LSIのゲート電極材料としてこれまでのポリ
シリコン電極に対しより抵抗率の低い各種高融点メタル
やシリサイド等の新材料の必要性が高まっている。この
ことは特に高集積度化、高速度化の要求の強いDRAMプロ
セスに於いて重要であり、例えば256KDRAMでは高速化の
為に一部でMoSi2のゲート構造も採用されている。一方1
MDRAM更に4M、16MDRAMと高集積度化が進むとゲート電
極、配線抵抗の増加がデバイスの演算速度を決定する最
も大きい要因となるので、ゲート電極材料の低抵抗化が
重要な課題となっている。例えば0.3−0.4μm厚のシリ
サイド膜を考えた場合、WSi2では2−3Ω/□である
が、TiSi2に於いては1Ω/□以下が可能であるため、1
MDRAM以降のゲート電極材料としては抵抗率の低いTiSi2
(及びTiSi2/多結晶Siのポリサイド構造)が有力視さ
れている。
There is an increasing need for new materials such as various refractory metals and silicides having lower resistivity than the conventional polysilicon electrodes as gate electrode materials for recent VLSI. This is particularly important in a DRAM process that requires a high degree of integration and a high speed. For example, in a 256 KDRAM, a MoSi 2 gate structure is partially used for high speed. While 1
As the integration density of MDRAM further increases to 4M and 16MDRAM, the increase in gate electrode and wiring resistance is the biggest factor that determines the operation speed of the device, so reducing the resistance of the gate electrode material has become an important issue. . For example when considering 0.3-0.4μm thickness of the silicide film, is a the WSi 2 2-3Ω / □, since at the TiSi 2 are possible 1 [Omega / □ or less, 1
TiSi 2 with low resistivity as gate electrode material after MDRAM
(And a polycide structure of TiSi 2 / polycrystalline Si) are promising.

1984年神戸で開かれた16th Conference on Solid Sta
te Devices and Materialsに於いて三菱電機は次の点を
発表した。(Extended Abstracts p.p.47〜50) (i)Si上にスパッタさせたTiの薄いフィルムをランプ
アニールによりシリサイド化させた所、酸素の存在しな
いTiSi2層を得るためにはハロゲンランプによる急速加
熱が極めて効果的であった。
16th Conference on Solid Sta in Kobe in 1984
At te Devices and Materials, Mitsubishi Electric announced the following: (Extended Abstracts pp47~50) (i) by a thin film lamp annealing of Ti obtained by sputtering on Si where it is silicided in order to obtain an oxygen-existent TiSi 2 layer of rapid heating by a halogen lamp highly effective It was a target.

(ii)Rutherfordバックスキャッタ分析とX線解析によ
り調べたところ、650℃以上のランプアニールを用いれ
ば30秒以内で化学量論比のTiSi2が形成できた。
(Ii) According to Rutherford backscatter analysis and X-ray analysis, it was found that TiSi 2 having a stoichiometric ratio could be formed within 30 seconds using lamp annealing at 650 ° C. or higher.

(iii)2ステップランプアニールを利用することによ
ってセルフアラインで形成したチタンシリサイドはMOS
トランジスタのソース/ドレイン及びゲートに好適であ
った。
(Iii) Titanium silicide formed by self-alignment using two-step lamp annealing is MOS
Suitable for source / drain and gate of transistor.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

Tiは極めて活性である為にドープされた多結晶Si膜上
にTiを堆積し熱処理によってシリサイド化させると、熱
処理雰囲気中に含まれる酸素と反応してTiOxが形成され
てしまい、良好なTiSi2層が形成されないという問題が
あった。
Since Ti is extremely active, when Ti is deposited on a doped polycrystalline Si film and silicided by heat treatment, it reacts with oxygen contained in the heat treatment atmosphere to form TiO x, resulting in good TiSi There was a problem that two layers were not formed.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明はTiと酸素との反応を極力抑える為に、非常に
真空度の高い(〜10-8Torr)蒸着装置のチャンバー内で
金属層の蒸着を行った後、そのチャンバー内で真空を破
らずにランプアニール等の短時間アニールを施すことに
よりTiSi2層への酸素の侵入を抑え良好なシリサイド層
の形成を可能としたものである。
According to the present invention, in order to suppress the reaction between Ti and oxygen as much as possible, the metal layer is deposited in a chamber of an extremely high vacuum (up to 10 -8 Torr) deposition apparatus, and then the vacuum is broken in the chamber. Instead, by performing short-time annealing such as lamp annealing, it is possible to suppress the invasion of oxygen into the TiSi 2 layer and to form a good silicide layer.

〔作用〕[Action]

本発明の方法によれば、蒸着後、非常に活性な金属表
面を従来のように、大気中にさらさずに非常に良い真空
中でアニーリングを行うので、化学的に安定な半導体化
合物を得ることができる。本発明は、ゲート電極材料と
して有効なTiSi2等のシリサイド形成に関するものであ
る。Tiはシリコン上に蒸着された後ランプアニール等の
熱処理によりシリサイド化されるが、Tiは化学的に活性
であり、熱処理雰囲気中の微量の酸素と反応して表面に
TiOを形成しシリサイド化反応を抑制して低抵抗化を困
難にするという問題がある。Ti等の金属の蒸着は非常に
真空度の良い雰囲気中で行われるが、この同じ雰囲気を
利用し、蒸着後同チャンバー内、もしくは同装置内で真
空を破らずにアニーリングを施し表面の酸化反応を防止
し、安定なシリサイド層の形成を可能とする。
According to the method of the present invention, since a very active metal surface is annealed in a very good vacuum without being exposed to the air as in the conventional method, a chemically stable semiconductor compound can be obtained. Can be. The present invention relates to formation of silicide such as TiSi 2 which is effective as a gate electrode material. After Ti is deposited on silicon, it is silicided by heat treatment such as lamp annealing, but Ti is chemically active and reacts with a small amount of oxygen in the heat treatment atmosphere to form a silicide on the surface.
There is a problem that TiO is formed to suppress the silicidation reaction, thereby making it difficult to reduce the resistance. The deposition of metals such as Ti is performed in an atmosphere with a very good vacuum.However, using this same atmosphere, after deposition, annealing is performed without breaking vacuum in the same chamber or in the same device to oxidize the surface. And a stable silicide layer can be formed.

〔実施例〕〔Example〕

安定したシリサイド層を形成するためには真空度の良
い雰囲気が必要である。そこで、Ti等の金属を蒸着する
場合には〜10-8の高真空が使用されるが、その雰囲気中
を利用して、Tiの蒸着を行った同一のチャンバー内ある
いは、同一の装置内でアニーリングを行い安定したシリ
サイド層の形成を行う。その装置の一例を第1図Aに示
す。これは、蒸着装置にランプアニール装置等のアニー
リング装置を取り付け一体としたものである。従来の蒸
着装置に設置されたヒーティング装置は蒸着前のSiウェ
ーハのプリヒート及び装置のベーキングのみに使用され
るが、そのベーキング用ヒーターを利用して蒸着後にも
ウェーハを加熱できるように工夫したものが、本願発明
である。
In order to form a stable silicide layer, an atmosphere having a good degree of vacuum is required. Therefore, when depositing a metal such as Ti, a high vacuum of ~ 10 -8 is used, but using the atmosphere, in the same chamber where Ti was deposited or in the same apparatus. Annealing is performed to form a stable silicide layer. FIG. 1A shows an example of the apparatus. This is one in which an annealing device such as a lamp annealing device is attached to a vapor deposition device and integrated. The heating device installed in the conventional vapor deposition device is used only for preheating of the Si wafer before vapor deposition and baking of the device. Is the present invention.

ウェーハ導入室5より導入されたウェーハに対してク
リーニング室6中でRFスパッタリングを行い、ウェーハ
表面の自然酸化膜を除去して清浄な表面を露出させる。
そして、蒸着室7においてスパッタリングによりTiを50
0Å蒸着して、第1図Bに示されるような構造を形成す
る。次にスパッタ蒸着室7の真空を破らずに第2ヒータ
ー10によりアニーリングを行ってTiSi2層を形成する。
その後ウェーハを移動させてウェーハ導入室5からウェ
ーハを回収する。
RF sputtering is performed on the wafer introduced from the wafer introduction chamber 5 in the cleaning chamber 6 to remove a natural oxide film on the wafer surface to expose a clean surface.
Then, in the vapor deposition chamber 7, 50
0 ° evaporation to form a structure as shown in FIG. 1B. Next, annealing is performed by the second heater 10 without breaking the vacuum of the sputter deposition chamber 7 to form a TiSi 2 layer.
Thereafter, the wafer is moved to collect the wafer from the wafer introduction chamber 5.

〔発明の効果〕〔The invention's effect〕

第2図は多結晶Si上にTiを蒸着し常圧型(大気圧)IR
アニール炉を用いて800℃、30秒間アニールを行ったサ
ンプル後の深さ方向に対してのTi+N(418eV),Ti(39
3eV),Si(92eV),O(518eV)のAuger Intensityを示
す。この結果から判るように酸素は表面から侵入してお
り、TiOxの形成が進むことによってシリサイド反応が抑
えられてしまうことがわかる。第3図は同様なサンプル
を減圧型(真空中)IRアニールにより800℃30秒間アニ
ールしたサンプルのAES結果を示す。この結果から、表
面ではTiNが形成され、また、極表面には酸素が存在す
るが、内部には酸素が存在せず安定したTiSi2層のみが
形成されていることがわかる。
Fig. 2 shows a normal pressure type (atmospheric pressure) IR
Ti + N (418 eV), Ti (39 e) in the depth direction after the sample was annealed at 800 ° C. for 30 seconds using an annealing furnace.
3eV), Auger Intensity of Si (92eV), O (518eV). As can be seen from this result, oxygen has penetrated from the surface, and it can be understood that the progress of the formation of TiO x suppresses the silicide reaction. FIG. 3 shows the AES result of a sample obtained by annealing a similar sample at 800 ° C. for 30 seconds by low-pressure (in vacuum) IR annealing. From this result, it can be seen that TiN is formed on the surface and oxygen is present on the extreme surface, but only a stable TiSi 2 layer is formed without oxygen inside.

また、Psは、常圧型(大気圧)IRアニールにおいては
Ps=6.3Ω/□、減圧型(真空中)IRアニールではPs=
1.8Ω/□となり、シリサイド層を減圧型IRアニールに
より形成したものは格段に抵抗が低いことがわかり、本
願発明の格別の効果が認められる。
In addition, Ps is used for normal pressure (atmospheric pressure) IR annealing.
Ps = 6.3Ω / □, Ps = in reduced pressure (in vacuum) IR annealing
The resistance was 1.8 Ω / □, and the resistance obtained by forming the silicide layer by low-pressure IR annealing was found to be much lower.

一方、本発明の製造方法に用いられる製造装置には、
従来のプリヒート等をするためのヒーター付き蒸着装置
がそのまま利用できるので、本発明には装置の改造をす
る必要がないと言う別の効果もある。
On the other hand, the manufacturing apparatus used in the manufacturing method of the present invention includes:
Since the conventional vapor deposition apparatus with a heater for preheating or the like can be used as it is, the present invention has another effect that it is not necessary to modify the apparatus.

【図面の簡単な説明】[Brief description of the drawings]

第1図Aは本発明の製造方法を示す。 第1図Bは本発明の製造方法に用いる電極構造を示す。 第2図は常圧型IR炉によってアニールしたサンプルのオ
ージェ分析結果を示す。 第3図は減圧型IR炉によってアニールしたサンプルのオ
ージェ分析結果を示す。 1……Si基板、2……SiO2層 3……ドープ多結晶Si層、4……Ti層 5……ウェーハ導入室、6……クリーニング室 7……スパッタ蒸着室、8……Tiターゲット 9……第1ヒーター、10……第2ヒーター
FIG. 1A shows the manufacturing method of the present invention. FIG. 1B shows an electrode structure used in the manufacturing method of the present invention. FIG. 2 shows the results of Auger analysis of a sample annealed by a normal-pressure IR furnace. FIG. 3 shows the results of Auger analysis of a sample annealed by a reduced pressure IR furnace. 1 ...... Si substrate, 2 ...... SiO 2 layer 3 ...... doped polycrystalline Si layer, 4 ...... Ti layer 5 ...... wafer introducing chamber, 6 ...... cleaning chamber 7 ...... sputter deposition chamber, 8 ...... Ti target 9 ... 1st heater, 10 ... 2nd heater

フロントページの続き (72)発明者 山本 博士 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 昭60−226174(JP,A) 特開 昭59−121834(JP,A) 特開 昭58−121(JP,A) 特開 昭60−182133(JP,A) 特開 昭51−130169(JP,A)Continuation of the front page (72) Inventor Dr. Yamamoto 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) References JP-A-60-226174 (JP, A) JP-A-59-121834 (JP, A) JP-A-58-121 (JP, A) JP-A-60-182133 (JP, A) JP-A-51-130169 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シリコン材料上に金属層を形成し、熱処理
するシリコン化合物の製造方法において、 前記シリコン材料表面の自然酸化膜を除去する工程と、 10-8〜10-10Torrの高真空雰囲気下で、そのシリコン材
料表面上に高融点金属層を形成してから熱処理により高
融点金属シリサイドを形成する工程とを有することを特
徴とするシリコン化合物の製造方法。
1. A forming a metal layer on a silicon material, the method for producing a silicon compound to a heat treatment, a step of removing a natural oxide film of the silicon material surface, a high vacuum atmosphere of 10 -8 to 10 -10 Torr Forming a refractory metal layer on the surface of the silicon material and then forming a refractory metal silicide by heat treatment.
JP61003957A 1986-01-11 1986-01-11 Method for producing silicon compound Expired - Lifetime JP2642926B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61003957A JP2642926B2 (en) 1986-01-11 1986-01-11 Method for producing silicon compound

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61003957A JP2642926B2 (en) 1986-01-11 1986-01-11 Method for producing silicon compound

Publications (2)

Publication Number Publication Date
JPS62188222A JPS62188222A (en) 1987-08-17
JP2642926B2 true JP2642926B2 (en) 1997-08-20

Family

ID=11571581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61003957A Expired - Lifetime JP2642926B2 (en) 1986-01-11 1986-01-11 Method for producing silicon compound

Country Status (1)

Country Link
JP (1) JP2642926B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160010A (en) * 1987-12-17 1989-06-22 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
GB2214708A (en) * 1988-01-20 1989-09-06 Philips Nv A method of manufacturing a semiconductor device
KR100469912B1 (en) * 2001-12-31 2005-02-02 주식회사 하이닉스반도체 Apparatus deposition of semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121A (en) * 1981-06-25 1983-01-05 Fujitsu Ltd Manufacture of semiconductor device
JPS59121834A (en) * 1982-12-28 1984-07-14 Oki Electric Ind Co Ltd Manufacture of electrode wiring
JPS60182133A (en) * 1984-02-29 1985-09-17 Fujitsu Ltd Manufacture of semiconductor device
JPS60226174A (en) * 1984-04-25 1985-11-11 Matsushita Electronics Corp Forming method for metal silicide

Also Published As

Publication number Publication date
JPS62188222A (en) 1987-08-17

Similar Documents

Publication Publication Date Title
US5970370A (en) Manufacturing capping layer for the fabrication of cobalt salicide structures
JPH0373533A (en) Selective silicified formation using titanium nitride protective layer
KR930004295B1 (en) Connecting method of low resistance
JPH11507770A (en) Salicide formation method
JP2642926B2 (en) Method for producing silicon compound
JP2658019B2 (en) Method for manufacturing semiconductor device
JP2522924B2 (en) Method for forming metal silicide film
US6207562B1 (en) Method of forming titanium silicide
JP2000269482A (en) Manufacturing method of semiconductor device
EP0100454A1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
JPS62188223A (en) Manufacture of semiconductor compound
JP3639009B2 (en) Manufacturing method of semiconductor device having Ti silicide layer
JP2706121B2 (en) Method of forming metal silicide for semiconductor device
JPS6011817B2 (en) Manufacturing method of semiconductor device
JP3416205B2 (en) Semiconductor device and manufacturing method thereof
JPS62188224A (en) Manufacture of semiconductor compound
JP2003031522A (en) Method of manufacturing semiconductor device
JPH09186113A (en) Silicide film forming method and manufacturing method of semiconductor device having the silicide film
JP3178867B2 (en) Method for manufacturing semiconductor device
JPH0536982A (en) Structure and manufacturing of mosfet
JP2856418B2 (en) Contact forming method and structure
JPS63299377A (en) Manufacture of semiconductor device
JPS6272122A (en) High melting point metal silicide formation
JPS61135156A (en) Semiconductor device and manufacture thereof
JPH0750411A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term