JP2642902B2 - サーボ信号処理デバイス - Google Patents

サーボ信号処理デバイス

Info

Publication number
JP2642902B2
JP2642902B2 JP7122304A JP12230495A JP2642902B2 JP 2642902 B2 JP2642902 B2 JP 2642902B2 JP 7122304 A JP7122304 A JP 7122304A JP 12230495 A JP12230495 A JP 12230495A JP 2642902 B2 JP2642902 B2 JP 2642902B2
Authority
JP
Japan
Prior art keywords
analog
filter
servo signal
transversal
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7122304A
Other languages
English (en)
Other versions
JPH0831122A (ja
Inventor
ズファーダ マウリジオ
ガデュッチ パオロ
モロニー ダビッド
ピサティ ヴァレリオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
STMicroelectronics SRL
Original Assignee
ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA, STMicroelectronics SRL filed Critical ETSUSE JI ETSUSE TOMUSON MIKUROERETSUTORONIKA SpA
Publication of JPH0831122A publication Critical patent/JPH0831122A/ja
Application granted granted Critical
Publication of JP2642902B2 publication Critical patent/JP2642902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
    • G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はハードディスク用の並
列構造ＰＲＭＬ読み取り装置におけるサーボ信号処理デ
バイスに関するものである。
【０００２】
【従来の技術】最尤系列検出による部分応答信号の省略
記号であるＰＲＭＬ（Partial-Response signaling wit
h Maximum-Likelyhood sequence detection の頭文字、
以下ＰＲＭＬと称す）は、（ハードディスクまたは磁性
テープのような）磁性支持体上のデータの読み取り処理
技術を特定するために使用され、その技術は入力信号の
周波数帯域の一部のみの使用とそれのサンプリングおよ
び入力信号から得られる複数のサンプルを備えた出力信
号の対応レベルの最大尤度の探索を提供している。
【０００３】公知のＰＲＭＬ読み取り／書き込みチャン
ネルでは、磁気ヘッドからのアナログ信号は可変- 利得
入力増幅器と連続低域- 通過フィルタによる第１のアナ
ログ等化を実施する装置を介して処理されてディジタル
的に再構成され、その出力ではカット- オフ周波数、高
い周波数の強調（ブースト）および群遅延のような他の
パラメータの適切な選択で、最小のインターシンボルイ
ンターフェレンス（InterSymbol Interference, 符号間
干渉, ＩＳＩ）を備えた信号を得ることが可能である。
アナログフィルタの出力はアナログ- ディジタル変換器
を介してサンプルされ、次にさらにＩＳＩを削減するト
ランスバーサルディジタルフィルタ（いわゆるＦＩＲ，
フィニット インパルス レスポンス（Finite Lmpulse
Response)) を介して、磁性支持体が薄膜読み取りヘッ
ドの影響領域にはいり込んだりまたは出たりする時に発
生するわずかの望ましくないピークを排除するおそらく
他のフィルタ (ポール チップ フィルタ (Pole Tip F
ilter)) を介して、最大尤度内容に基づいて数多くのビ
ットを有する系列を唯１つのビットを有する系列に変換
するヴィテルビ検出器（すなわち、例えばG.D.Forney,J
r.著,"The ViterbiAlgorithm",Proc.IEEE, Vol.61, No.
３，ｐp.268 - 278 ,March 1973 に記載されているい
わゆるヴィテルビ アルゴリズム (Viterbi Algorithm)
で動作する最尤系列検出器) を介して、そして磁性支持
体上でデータを書き込むのに普通使用されるＲＬＬ（ラ
ン レングス リミテッド（Run Length Limited))コー
ドをユーザ側で読み取り信号として使用するのに普通使
用されるＮＲＺ（ノン- リターン ツウ ゼロ（Non-Re
turn to Zero) コードに変換可能なデコーダを介して順
次に処理される。
【０００４】さらにまた２つのフィールド- バックルー
プがあり、その１つは入力信号の振幅を安定化する入力
振幅の利得を制御するユニットを含み、他の１つは磁性
支持体上でデータ読み取りから再構成されるアナログ-
ディジタル変換器のタイミング信号を取るタイミングを
制御するユニットを含んでいる。
【０００５】前述のような装置がハードディスク上に記
憶されたデータの読み取りに使用される時は、ヘッドの
支持体のアクチュエータを動作さるのに適切な信号を得
るため、製造者によってディスク上にあらかじめ記録さ
れた特定の信号（通常“サーボ信号”と呼ばれる）を使
用する、読み取りヘッドの位置を制御するための信号を
処理するデバイスを前記装置が備えているのが普通であ
る。
【０００６】オフ- トラック動作の低尤度を備えた高い
トラック密度に到達するために、この技術は使用に際し
普通あらかじめ定められたタイミング窓でサーボ信号の
モジュール（典型的にはＰＲＭＬチャンネルの最大応答
周波数において４つのバースト）の積分を抽出し、外部
の高- 解像度（１０ビットの）アナログ- ディジタル変
換器へその積分された電圧のアナログ値を導き、その出
力はヘッドの支持体のアクチュエータを制御するディジ
タル信号処理器により処理される。
【０００７】積分動作は読み取り処理で導入されるノイ
ズの影響を削除するのに必要で、隣接トラック間距離が
減少するにつれてノイズは増大する。
【０００８】前述したようにＰＲＭＬ読み取り装置でこ
の技術を使用するサーボ信号処理の公知のデバイスは、
特に、低域通過フィルタの出力でアナログ信号を受信
し、それを整流する全波整流器により形成されるアナロ
グ復調器と、積分器と、検出された信号を記憶しそれを
外部のアナログ- ディジタル変換器へ時間順次に送信す
るアナログマルチプレクサを備えたＳ／Ｈバッファとを
具えている。欧州特許出願第９４８３０２３６．９号
（１９９４年５月２３日出願）には新らしく利点のある
並列構造ＰＲＭＬ読み取り装置が記載されており、当該
装置ではトランスバーサルフィルタがアナログ連続- 時
間形で低域- 通過アナログフィルタの出力に配置され、
前記トランスバーサルフィルタとＲＬＬ- ＮＲＺデコー
ダの間には２つの並列な処理チャンネルがあり、その各
々はアナログ- ディジタル変換器とヴィテルビ検出器を
その順序に配列して具え、サンプリング系列に従って交
互に動作する。
【０００９】
【発明が解決しようとする課題】本発明の目的は前記欧
州特許出願に記載されているような並列構造ＰＲＭＬ読
み取り装置により有効に使用されるサーボ信号処理デバ
イスを提供せんとするものである。
【００１０】
【課題を解決するための手段】この目的を達成するた
め、本発明サーボ信号処理デバイスは、可変- 利得入力
増幅器、低域- 通過アナログフィルタ、トランスバーサ
ルアナログフィルタおよび該トランスバーサルアナログ
フィルタとＲＬＬ- ＮＲＺデコーダとの間にはさまれた
２つの個別な並列処理チャンネルを具え、２つの該処理
チャンネルがそれぞれアナログ- ディジタル変換器とそ
れらに続くヴィテルビ検出器とを具え、互いに交互のサ
ンプリング系列に従って動作する形の並列構造ＰＲＭＬ
読み取り装置における整流器と積分器とを具えたサーボ
信号処理デバイスにおいて、前記整流器が前記アナログ
- ディジタル変換器の出力に接続されることを特徴とす
るものである。
【００１１】このようにしてこのサーボ信号処理デバイ
スはもはや積分され、次にサンプルされ最終的に外部の
高- 解像度アナログ- ディジタル変換器に送られるべき
アナログ信号を受信しない。その代りそのデバイスはア
ナログ信号に要求されるよりもより簡単な整流器により
整流されるディジタル信号の交互の系列を受信し、とり
わけサンプリングとかマルチプレクシングとか高- 解像
度アナログ- ディジタル変換とかのそれ以上の操作を要
求しない。特に最終操作の変換は事実すでに主信号を処
理し、そのサンプリング周波数がサーボモード操作周期
の限界内で増大させることのできる２つの（通常は６ビ
ットの）変換器によって実施されてしまっている。
【００１２】
【実施例】以下添付図面を参照し実施例により本発明の
要旨を詳細に説明する。図１に従来形のサーボ信号処理
デバイスを備えた従来形のＰＲＭＬ読み取り装置を示し
ている。
【００１３】同図には可変- 利得入力増幅器１、低域-
通過アナログフィルタ２、６- ビットのアナログ- ディ
ジタル変換器３、トランスバーサルディジタルフィルタ
４、入力増幅器１用の利得制御ループに挿入された利得
制御ユニット５、変換器３用のタイミング制御ループに
挿入されたタイミング制御ユニット６、薄膜ヘッドによ
り発生する望ましくないピークを排除する別のフィルタ
７、フィルタ７のオン／オフスイッチ８、ヴィテルビ
（Viterbi)検出器９およびＰＬＬ- ＮＲＺ検出器１０が
図示されている。
【００１４】サーボ信号の対応する制御デバイスは、順
次に、低域- 通過フィルタ２の出力へ接続される全波整
流器１２、積分器１３および出力が１０ビットのアナロ
グ-ディジタル変換器１５の入力へ接続されるＳ／Ｈバ
ッファユニットとアナログマルチプレクサ１４により形
成されるアナログ復調器１１を具えている。
【００１５】変換器１５の出力にはかくて読み取りヘッ
ドのアクチュエータを制御するのに適した有用なディジ
タル信号が存在する。一方図２には前記欧州特許出願に
係る並列構造ＰＲＭＬ読み取り装置が示されており、そ
れは連続して、可変- 利得入力増幅器２１、低域- 通過
アナログフィルタ２２およびトランスバーサル連続- 時
間アナログフィルタ（ＦＩＲ）２３を具えている。
【００１６】２つの並列処理チャンネル２４と３４がフ
ィルタ２３の出力で分岐されＲＬＬ- ＮＲＺ復調器２５
で一つにされ、それらの各々は６ビットのアナログ- デ
ィジタル変換器２６，３６およびヴィテルビ検出器２
７，３７を具えている。
【００１７】入力増幅器２１用の利得制御ループは、２
つのアナログ- ディジタル変換器２６，３６の出力を受
信し、それらをベースにして入力増幅器２１の利得を制
御する利得制御ユニット２８を具えている。各アナログ
- ディジタル変換器２６，３６用に１つずつ２つの半分
のループによりほぼ構成されるタイミング制御ループ
は、タイミング制御ユニット２９を具え、それは２つの
変換器用のクロック信号を再構成し、その信号を磁性支
持体のデータ読み取りから得る。
【００１８】例えばPaul H.Siegel およびJack K.Wolf
著,"Modulation and Coding for Information Storag
e", IEEE Communications Magazine, December 1991, p
p.６８- ８６に記載されているＲＬＬコード（０，４／
４）のように使用される書き込みコードは、２つのチャ
ンネル２４，３４にサンプリングの交互の系列を提供す
るもので、かくて偶数インデックスのサンプルと奇数イ
ンデックスのサンプルを明らかにＲＬＬ周波数の半分に
等しい周波数で独立に処理する。
【００１９】上述の並列構造読み取り装置にはサーボ信
号用関連制御デバイスがあり、それは全体として参照番
号３０で示され、順次に、２つのアナログ- ディジタル
変換器２６，３６の出力に接続される全波整流器３１と
積分器３２とを具えている。
【００２０】積分器の出力では、読み取りヘッドのアク
チュエータを制御すべく割り当てられたディジタル信号
がすでに有用なものとなっている。積分器３２の原理的
概要は図３に一例として図示されており、遅延回路３５
を含むフィードバックループを備えた加算器３３を具え
ている。複数のデータ処理用および複数のサーボ信号処
理用にＰＲＭＬ読み取り装置を交互に動作させるための
スイッチが図２では参照番号３８で示されている。
【図面の簡単な説明】
【図１】公知の技術に係るサーボ信号処理用デバイスを
備えた従来形のＰＲＭＬ読み取り装置の原理的概要を示
す図である。
【図２】本発明に係るサーボ信号処理用デバイスを備え
た並列構造ＰＲＭＬ読み取り装置の原理的概要を示す図
である。
【図３】図２図示デバイスに使用される積分器の詳細を
示す図である。
【符号の説明】
１，２１ 可変- 利得入力増幅器 ２，２２ 低域- 通過アナログフィルタ ３，２６，３６ ６- ビットのアナログ- ディジタル変
換器 ４ トランスバーサルフィルタ ５ 利得制御ユニット ６ タイミング制御ユニット ７ 別のフィルタ ８ フィルタ７のオン／オフスイッチ ９，２７，３７ ヴィテルビ検出器 １０ ＲＬＬ- ＮＲＺ検出器 １１ アナログ復調器 １２，３１ 全波整流器 １３，３２ 積分器 １４ Ｓ／Ｈバッファユニットとアナログマルチプレク
サ １５ １０- ビットアナログ- ディジタル変換器 ２３ トランスバーサル連続- 時間アナログフィルタ ２４，３４ ２つの並列処理チャンネル ２５ ＲＬＬ- ＮＲＺデコーダ ２８ 利得制御ユニット ２９ タイミング制御ユニット ３０ サーボ信号用制御デバイス ３３ 加算器 ３５ 遅延回路 ３８ スイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダビッド モロニー イタリア国 ミラノ 20010 コルナレ ド ヴィア ブレラ 24 (72)発明者 ヴァレリオ ピサティ イタリア国 パヴィア 27049 ボスナ スコ ヴィア カバラーンテ 19 (56)参考文献 特開 平７−320404（ＪＰ，Ａ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 可変- 利得入力増幅器（２１）、低域-
    通過アナログフィルタ（２２）、トランスバーサルアナ
    ログフィルタ（２３）および該トランスバーサルアナロ
    グフィルタ（２３）とＲＬＬ- ＮＲＺデコーダ（２５）
    との間にはさまれた２つの個別な並列処理チャンネル
    （２４，３４）を具え、２つの該処理チャンネル（２
    ４，３４）がそれぞれアナログ- ディジタル変換器（２
    ６，３６）とそれらに続くヴィテルビ検出器（２７，３
    ７）とを具え、互いに交互のサンプリング系列に従って
    動作する形の並列構造ＰＲＭＬ読み取り装置における整
    流器（３１）と積分器（３２）とを具えたサーボ信号処
    理デバイス（３０）において、前記整流器（３１）が前
    記アナログ- ディジタル変換器（２６，３６）の出力に
    接続されることを特徴とするサーボ信号処理デバイス。
  2. 【請求項２】 請求項１記載のデバイスにおいて、前記
    積分器（３２）が遅延回路（３５）を具えたフイードー
    バックループを備えた加算器（３３）を具えたことを特
    徴とするサーボ信号処理デバイス。
  3. 【請求項３】 請求項１記載のデバイスにおいて、前記
    トランスバーサルフィルタ（２３）がアナログ連続- 時
    間フィルタであることを特徴とするサーボ信号処理デバ
    イス。
JP7122304A 1994-05-23 1995-05-22 サーボ信号処理デバイス Expired - Fee Related JP2642902B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT94830235:1 1994-05-23
EP94830235A EP0684608B1 (en) 1994-05-23 1994-05-23 Device for processing servo signals in a parallel architecture PRML reading apparatus for hard disks

Publications (2)

Publication Number Publication Date
JPH0831122A JPH0831122A (ja) 1996-02-02
JP2642902B2 true JP2642902B2 (ja) 1997-08-20

Family

ID=8218445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7122304A Expired - Fee Related JP2642902B2 (ja) 1994-05-23 1995-05-22 サーボ信号処理デバイス

Country Status (4)

Country Link
US (1) US6078462A (ja)
EP (1) EP0684608B1 (ja)
JP (1) JP2642902B2 (ja)
DE (1) DE69421072T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190136B2 (ja) * 2000-06-27 2008-12-03 富士通株式会社 データ記録再生装置
US7436609B2 (en) * 2004-12-15 2008-10-14 International Business Machines Corporation Apparatus method and system for concurrent gain control in a magnetic read channel
US20070019317A1 (en) * 2005-07-22 2007-01-25 Francesco Brianti System partitioning for hard disk drive electronics
JP2010028652A (ja) * 2008-07-23 2010-02-04 Omron Corp 信号処理装置、信号処理方法、受信装置、送受信装置、通信モジュール、および電子機器
JP6356967B2 (ja) * 2014-01-07 2018-07-11 ローム株式会社 Ａｄ変換回路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57184381A (en) * 1981-05-08 1982-11-13 Canon Inc Video signal processor
US4481643A (en) * 1982-07-01 1984-11-06 Tokyo Shibaura Denki Kabushiki Kaisha Automatic equalizer
US4647994A (en) * 1984-03-13 1987-03-03 Irwin Magnetic Systems, Inc. Miniaturized cartridge-type tape drive for data processors
US4586094A (en) * 1984-03-13 1986-04-29 Irwin Magnetic Systems, Inc. Method and apparatus for pre-recording tracking information on magnetic media
JPS6171470A (ja) * 1984-09-14 1986-04-12 Olympus Optical Co Ltd 波形等化回路
US4707681A (en) * 1986-04-24 1987-11-17 International Business Machines Corporation Method and apparatus for implementing optimum PRML codes
JPH0648589B2 (ja) * 1989-02-16 1994-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報記憶サブシステム用の非同期データ・チャネル
AU629300B2 (en) * 1989-02-28 1992-10-01 Sony Corporation Digital signal reproducing apparatus
JP2830352B2 (ja) * 1990-04-11 1998-12-02 ソニー株式会社 デジタルデータ検出装置
US5089757A (en) * 1991-03-15 1992-02-18 Maxtor Corporation Synchronous digital detection of position error signal
US5220466A (en) * 1991-05-21 1993-06-15 International Business Machines Corporation Method and apparatus for digital filter control in a partial-response maximum-likelihood disk drive system
US5396376A (en) * 1992-03-23 1995-03-07 Conner Peripherals, Inc. Multi-track embedded servo recording format and method
US5255131A (en) * 1992-08-13 1993-10-19 International Business Machines Corporation Asynchronous servo identification/address mark detection for PRML disk drive ssytem
EP0595454B1 (en) * 1992-08-27 1999-10-06 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
JPH06176499A (ja) * 1992-12-07 1994-06-24 Hitachi Ltd 信号処理回路
US5424881A (en) * 1993-02-01 1995-06-13 Cirrus Logic, Inc. Synchronous read channel
US5325322A (en) * 1993-06-14 1994-06-28 International Business Machines Corporation High-speed programmable analog transversal filter having a large dynamic range
JPH07192238A (ja) * 1993-11-23 1995-07-28 Internatl Business Mach Corp <Ibm> ディスク・ドライブ・サーボ制御装置
US5592340A (en) * 1994-09-21 1997-01-07 Seagate Technology, Inc. Communication channel with adaptive analog transversal equalizer
US5668678B1 (en) * 1994-11-14 2000-11-28 Cirrus Logic Inc Detecting servo data and servo bursts from discrete time samples of an analog read signal in a sampled amplitude read channel
US5796535A (en) * 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer

Also Published As

Publication number Publication date
EP0684608A1 (en) 1995-11-29
DE69421072D1 (de) 1999-11-11
EP0684608B1 (en) 1999-10-06
JPH0831122A (ja) 1996-02-02
DE69421072T2 (de) 2000-04-20
US6078462A (en) 2000-06-20

Similar Documents

Publication Publication Date Title
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US7286312B1 (en) DC-offset compensation loops for magnetic recording system
JP3299504B2 (ja) Ｐｒｍｌデータ・チャネルのデータ検出の方法および装置
US5381359A (en) Adaptation and training of digital finite impulse response filter within PRML sampling data detection channel
US5774470A (en) Digital signal processor, error detection method, and recording medium reproducer
EP1110216B1 (en) Enhanced noise-predictive maximum likelihood (npml) data detection method and apparatus for direct access storage device (dasd)
KR100216890B1 (ko) 복호회로 및 재생장치
US6067198A (en) Apparatus and method for processing a data signal from a magnetic-media reading head
US7286595B2 (en) Apparatus using a lengthened equalization target filter with a matched filter metric in a viterbi detector
JP2000156047A (ja) 読み出しチャネルフィルタ―のブ―ストを適応させるための方法と装置
EP0891059B1 (en) Sequence estimation for partial response channels
JP2642902B2 (ja) サーボ信号処理デバイス
US6201840B1 (en) Method and apparatus for detecting data in magnetic recording using decision feedback
US20060093075A1 (en) Whitening of data-dependent, non-stationary noise in an inter-symbol interference channel detector
US6549352B1 (en) Signal processing apparatus utilizing a partial response method, and signal processing method, information recording apparatus, and information reproduction apparatus therefore
US5923708A (en) Decoding circuit for a read signal from a magnetic recording and reading system using partial response
JPH04177603A (ja) 磁気ディスク装置
JP3696130B2 (ja) 信号処理装置
JP3277451B2 (ja) ビタビ復号装置
JPH08235790A (ja) データ再生装置及びそのデータ再生装置に適用したデータエラー測定方法
JPH05303838A (ja) ディジタル信号再生装置
JPH08111069A (ja) データ識別装置
JPH04168668A (ja) 等化制御装置
JP2000276849A (ja) 等化装置および再生装置
JP2001189052A (ja) 波形等化器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees