JP2641987B2 - フレキシブルディスク装置用発振回路 - Google Patents
フレキシブルディスク装置用発振回路Info
- Publication number
- JP2641987B2 JP2641987B2 JP2402631A JP40263190A JP2641987B2 JP 2641987 B2 JP2641987 B2 JP 2641987B2 JP 2402631 A JP2402631 A JP 2402631A JP 40263190 A JP40263190 A JP 40263190A JP 2641987 B2 JP2641987 B2 JP 2641987B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- oscillation
- flexible disk
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフレキシブルディスク装
置用発振回路に関し、特に複数のクロックを必要とする
集積回路に対して供給のクロック発振器を有するフレキ
シブルディスク装置用発振回路に関する。
置用発振回路に関し、特に複数のクロックを必要とする
集積回路に対して供給のクロック発振器を有するフレキ
シブルディスク装置用発振回路に関する。
【０００２】
【従来の技術】従来のフレキシブルディスク装置用発振
回路は図３に示すように、クロックを必要とする集積回
路２１，２２がある場合に、クロック発振回路１を持つ
集積回路２１から他の集積回路２２へクロックを供給し
ている。すなわち、従来例は、図３および図４の波形図
に示すように、発振増幅器３と発振子４とコンデンサ
５，６によりクロック発振回路１が構成され、この発振
出力１０は図４のように正弦波形である。発振出力１０
は波形整形回路１０を経由して図４に示すように、内部
クロック出力１２のパルス波形となって集積回路２１内
に供給される。また、この内部クロック出力１２は集積
回路２２に転送されて、さらに波形整形回路８を介して
再整形され、図４に示すように内部クロック出力１３の
パルス波形となって集積回路２２に供給される。
回路は図３に示すように、クロックを必要とする集積回
路２１，２２がある場合に、クロック発振回路１を持つ
集積回路２１から他の集積回路２２へクロックを供給し
ている。すなわち、従来例は、図３および図４の波形図
に示すように、発振増幅器３と発振子４とコンデンサ
５，６によりクロック発振回路１が構成され、この発振
出力１０は図４のように正弦波形である。発振出力１０
は波形整形回路１０を経由して図４に示すように、内部
クロック出力１２のパルス波形となって集積回路２１内
に供給される。また、この内部クロック出力１２は集積
回路２２に転送されて、さらに波形整形回路８を介して
再整形され、図４に示すように内部クロック出力１３の
パルス波形となって集積回路２２に供給される。
【０００３】
【発明が解決しようとする課題】この従来のフレキシブ
ルディスク装置用発振回路では、別の集積回路へのクロ
ック供給をディジタル信号で行っているので、パルスの
立上り、立下りのエッジが急峻であり、このパルスエッ
ジによる大きい電磁的ノイズを磁気ヘッドで拾ってしま
う欠点がある。したがって、磁気記録再生時のＳ／Ｎが
変化し、誤り率を高くするという欠点があった。
ルディスク装置用発振回路では、別の集積回路へのクロ
ック供給をディジタル信号で行っているので、パルスの
立上り、立下りのエッジが急峻であり、このパルスエッ
ジによる大きい電磁的ノイズを磁気ヘッドで拾ってしま
う欠点がある。したがって、磁気記録再生時のＳ／Ｎが
変化し、誤り率を高くするという欠点があった。
【０００４】
【課題を解決するための手段】本発明のフレキシブルデ
ィスク装置用発振回路は、同一周波数のクロック信号を
必要とする複数の集積回路を有するフレキシブルディス
ク装置用発振回路において、いずれか１つの集積回路に
備えられたクロックパルスと同じ周波数の正弦波信号を
発振するクロック発振回路と、このクロック発振回路の
発振出力信号を他の集積回路のクロック入力端に供給す
る際の接続用の直流阻止コンデンサと、この直流阻止コ
ンデンサの出力端と接地間に接続されたバイアス抵抗
と、前記他の集積回路のクロック入力端に接続される集
積回路内に設けられた波形整形回路とを有する。
ィスク装置用発振回路は、同一周波数のクロック信号を
必要とする複数の集積回路を有するフレキシブルディス
ク装置用発振回路において、いずれか１つの集積回路に
備えられたクロックパルスと同じ周波数の正弦波信号を
発振するクロック発振回路と、このクロック発振回路の
発振出力信号を他の集積回路のクロック入力端に供給す
る際の接続用の直流阻止コンデンサと、この直流阻止コ
ンデンサの出力端と接地間に接続されたバイアス抵抗
と、前記他の集積回路のクロック入力端に接続される集
積回路内に設けられた波形整形回路とを有する。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の回路図、図２は
本実施例を説明する波形図である。図１において、２
１，２２は集積回路、１はクロック発振回路、２は直流
阻止コンデンサ、３は発振増幅器、４は発振子、５，６
はコンデンサ、８，１４はアナログ波形信号をディジタ
ル波形信号とする波形整形回路、９は波形整形回路８の
入力の直流レベルをしきい値を超えるように変化させる
バイアス抵抗、１０はクロック発振回路の発振出力、１
１は直流レベルの異なる発振出力、１２は集積回路２１
の内部クロック、１３は集積回路２２の内部クロックで
ある。すなわち、本実施例では図２に示すように、発振
出力波形１０の正弦波信号を直流阻止コンデンサ２を介
して集積回路２２に供給してから波形整形回路８により
クロックパルス波形に変換している。
本実施例を説明する波形図である。図１において、２
１，２２は集積回路、１はクロック発振回路、２は直流
阻止コンデンサ、３は発振増幅器、４は発振子、５，６
はコンデンサ、８，１４はアナログ波形信号をディジタ
ル波形信号とする波形整形回路、９は波形整形回路８の
入力の直流レベルをしきい値を超えるように変化させる
バイアス抵抗、１０はクロック発振回路の発振出力、１
１は直流レベルの異なる発振出力、１２は集積回路２１
の内部クロック、１３は集積回路２２の内部クロックで
ある。すなわち、本実施例では図２に示すように、発振
出力波形１０の正弦波信号を直流阻止コンデンサ２を介
して集積回路２２に供給してから波形整形回路８により
クロックパルス波形に変換している。
【０００７】次に動作を説明する。発振増幅器３の出力
は発振子４を通して入力に帰還され、発振子４の共振周
波数のコンデンサ５，６で決まる周波数で図２に示す発
振出力波形１０のように正弦波発振する。集積回路２１
の内部は、波形整形回路１４によりディジタル化された
クロックが供給されて動作する。一方発振増幅器３の発
振出力１０は、直流阻止コンデンサ２により、正弦波信
号が伝達される。波形整形回路８は、入力部において抵
抗９によりバイアスされており、しきい値が変化させら
れる。この結果波形整形回路８の入力は図２の直流レベ
ルの異なる出力１１の波形となる。この波形が波形整形
回路８によりディジタル化され、図２の内部クロック波
形１３となり、集積回路２２の内部に供給される。
は発振子４を通して入力に帰還され、発振子４の共振周
波数のコンデンサ５，６で決まる周波数で図２に示す発
振出力波形１０のように正弦波発振する。集積回路２１
の内部は、波形整形回路１４によりディジタル化された
クロックが供給されて動作する。一方発振増幅器３の発
振出力１０は、直流阻止コンデンサ２により、正弦波信
号が伝達される。波形整形回路８は、入力部において抵
抗９によりバイアスされており、しきい値が変化させら
れる。この結果波形整形回路８の入力は図２の直流レベ
ルの異なる出力１１の波形となる。この波形が波形整形
回路８によりディジタル化され、図２の内部クロック波
形１３となり、集積回路２２の内部に供給される。
【０００８】
【発明の効果】以上説明したように本発明は、集積回路
間のクロックを正弦波形のアナログ信号で送るので、従
来のようにディジタルパルスでクロックを供給した場合
と比較して、パルスの立ち上り、立ち下りで発生するノ
イズの低減をはかることが出来る。したがってフレキシ
ブルディスク装置の誤りを低くすることが出来る効果が
ある。
間のクロックを正弦波形のアナログ信号で送るので、従
来のようにディジタルパルスでクロックを供給した場合
と比較して、パルスの立ち上り、立ち下りで発生するノ
イズの低減をはかることが出来る。したがってフレキシ
ブルディスク装置の誤りを低くすることが出来る効果が
ある。
【図１】本発明の一実施例の回路図である。
【図２】本実施例を説明する波形図である。
【図３】従来のフレキシブルディスク装置用発振回路の
回路図である。
回路図である。
【図４】従来の波形説明図である。
１ クロック発振回路 ２ 直流阻止コンデンサ ３ 発振増幅器 ４ 発振子 ５，６ コンデンサ ８，１４ 波形整形回路 ９ バイアス抵抗 １０，１１ 発振出力 １２，１３ 内部クロック出力 ２１，２２ 集積回路
Claims (1)
- 【請求項１】 同一周波数のクロック信号を必要とする
複数の集積回路を有するフレキシブルディスク装置用発
振回路において、いずれか１つの集積回路に備えられた
クロックパルスと同じ周波数の正弦波信号を発振するク
ロック発振回路と、このクロック発振回路の発振出力信
号を他の集積回路のクロック入力端に供給する際の接続
用の直流阻止コンデンサと、この直流阻止コンデンサの
出力端と接地間に接続されたバイアス抵抗と、前記他の
集積回路のクロック入力端に接続される集積回路内に設
けられた波形整形回路とを有することを特徴とするフレ
キシブルディスク装置用発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402631A JP2641987B2 (ja) | 1990-12-17 | 1990-12-17 | フレキシブルディスク装置用発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2402631A JP2641987B2 (ja) | 1990-12-17 | 1990-12-17 | フレキシブルディスク装置用発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04216115A JPH04216115A (ja) | 1992-08-06 |
| JP2641987B2 true JP2641987B2 (ja) | 1997-08-20 |
Family
ID=18512430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2402631A Expired - Fee Related JP2641987B2 (ja) | 1990-12-17 | 1990-12-17 | フレキシブルディスク装置用発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641987B2 (ja) |
-
1990
- 1990-12-17 JP JP2402631A patent/JP2641987B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04216115A (ja) | 1992-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0320090B2 (ja) | ||
| US20020075087A1 (en) | Voltage-controlled oscillator with ac coupling to produce highly accurate duty cycle square wave output | |
| US4691170A (en) | Frequency multiplier circuit | |
| JP2641987B2 (ja) | フレキシブルディスク装置用発振回路 | |
| JP2773703B2 (ja) | Ｐｌｌ回路 | |
| JPH10224153A (ja) | 超再生復調回路及びその発振用トランジスタ装置 | |
| JP2694207B2 (ja) | 磁気記録データ再生回路 | |
| JPH0548440A (ja) | 半導体集積回路 | |
| US5694091A (en) | Circuit arrangement to double the clock frequency for a data transmission system | |
| JP2001229504A (ja) | 磁気記録装置および磁気記録用集積回路 | |
| JPS6216711Y2 (ja) | ||
| JP2710348B2 (ja) | 復調回路 | |
| JP3185246B2 (ja) | デジタル信号処理装置 | |
| JP3156308B2 (ja) | パルス積分回路 | |
| JPH02199604A (ja) | 磁気ディスク装置の書込み回路 | |
| JPH07106927A (ja) | デューティ補正回路 | |
| JPH0314316A (ja) | デューティ補正回路 | |
| JPH06338138A (ja) | 基準クロック発生装置及び基準クロック発生方法 | |
| JPH0314252B2 (ja) | ||
| JP3149321B2 (ja) | 発振器 | |
| JPH0548441A (ja) | 半導体集積回路 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JP2000183651A (ja) | 発振器回路 | |
| JPH0316738U (ja) | ||
| JPS61276104A (ja) | フロツピ−デイスク装置の読出し回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970318 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |