JP2638985B2 - 電界効果トランジスタ増幅器 - Google Patents
電界効果トランジスタ増幅器Info
- Publication number
- JP2638985B2 JP2638985B2 JP63213261A JP21326188A JP2638985B2 JP 2638985 B2 JP2638985 B2 JP 2638985B2 JP 63213261 A JP63213261 A JP 63213261A JP 21326188 A JP21326188 A JP 21326188A JP 2638985 B2 JP2638985 B2 JP 2638985B2
- Authority
- JP
- Japan
- Prior art keywords
- waveguide
- input
- impedance
- microstrip
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタ（以下、FETとい
う。）を用いた増幅器に利用される。
う。）を用いた増幅器に利用される。
本発明はFET増幅器に関し、特に広帯域にわたって低
雑音特性を有するFET増幅器に関する。
雑音特性を有するFET増幅器に関する。
本発明はFET増幅器において、 導波管同軸変換部を、方形導波管の短辺の管壁に沿う
て直接マイクロストリップ回路を挿入した導波管マイク
ロストリップ変換部で構成し、FETの入力整合回路を、
前記マイクロストリップ回路と同一のマイクロストリッ
プ基板に形成され、２段に縦続接続された異なる特性イ
ンピーダンスを有する1/4波長線路で構成し、初段の前
記1/4波長線路の特性インピーダンスを変換部より導波
管側を見込んだ特性インピーダンスよりも高く設定し、
かつ二つの前記1/4波長線路の特性インピーダンスを前
記導波管マイクロストリップ変換部における特性インピ
ーダンスに並列共振を起こす条件に設定することによ
り、 特性の広帯域低雑音化を図ったものである。
て直接マイクロストリップ回路を挿入した導波管マイク
ロストリップ変換部で構成し、FETの入力整合回路を、
前記マイクロストリップ回路と同一のマイクロストリッ
プ基板に形成され、２段に縦続接続された異なる特性イ
ンピーダンスを有する1/4波長線路で構成し、初段の前
記1/4波長線路の特性インピーダンスを変換部より導波
管側を見込んだ特性インピーダンスよりも高く設定し、
かつ二つの前記1/4波長線路の特性インピーダンスを前
記導波管マイクロストリップ変換部における特性インピ
ーダンスに並列共振を起こす条件に設定することによ
り、 特性の広帯域低雑音化を図ったものである。
衛星通信用低雑音増幅器においては、電波の衛星地上
間伝播経路における減衰や衛星本体の送信能力の限界と
いった要因から、衛星より地上に到達する電波は極めて
微弱なものとなる。このため、増幅器自体で発生する雑
音を可能な限り少なくする必要がある。また、近年衛星
通信では情報量の増大に伴って使用周波数域を広げる方
向にあることから、増幅器自体の広帯域化を要求されて
いる。従って今日の衛星通信においては広帯域にわたっ
て低雑音であるFET増幅器の実現が要望視されている。
間伝播経路における減衰や衛星本体の送信能力の限界と
いった要因から、衛星より地上に到達する電波は極めて
微弱なものとなる。このため、増幅器自体で発生する雑
音を可能な限り少なくする必要がある。また、近年衛星
通信では情報量の増大に伴って使用周波数域を広げる方
向にあることから、増幅器自体の広帯域化を要求されて
いる。従って今日の衛星通信においては広帯域にわたっ
て低雑音であるFET増幅器の実現が要望視されている。
一般的にFETの入力側に無損失な整合回路を接続したF
ET増幅器等化回路は第７図で示される。この等化回路に
おけるFET1の雑音指数Ｆは次の（１）式に示すように、
入力回路の出力インピーダンス（ソースインピーダン
ス）Zs（Zs＝Rs＋iXs）に依存して決定される。
ET増幅器等化回路は第７図で示される。この等化回路に
おけるFET1の雑音指数Ｆは次の（１）式に示すように、
入力回路の出力インピーダンス（ソースインピーダン
ス）Zs（Zs＝Rs＋iXs）に依存して決定される。
ここで、 F:入力回路により定まる雑音指数 F0:最適雑音指数 Rn:等化入力雑音抵抗 R0:最適雑音指数を与えるレジスタンス X0:最適雑音指数を与えるリアクタンス Rs:入力回路のレジスタンス（ソースレジスタンス） Xs:入力回路のリアクタンス（ソースリアクタンス） 前記（１）式から最適雑音を与えるFET増幅器を構成
するためには、ソースインピーダンスZs（Zs＝Rs＋j
Xs）をFETのデバイスパラメータにより定まる最適雑音
を与えるインピーダンスZ0（Z0＝R0＋jX0）に一致させ
ることが好ましく、さらにこの入力雑音整合を実現する
構成回路としては、低損失であることがFET増幅器の低
雑音化を計る上で重要である。
するためには、ソースインピーダンスZs（Zs＝Rs＋j
Xs）をFETのデバイスパラメータにより定まる最適雑音
を与えるインピーダンスZ0（Z0＝R0＋jX0）に一致させ
ることが好ましく、さらにこの入力雑音整合を実現する
構成回路としては、低損失であることがFET増幅器の低
雑音化を計る上で重要である。
そこで従来の方法としては、第８図に示すように、入
力導波管２に挿入されたアンテナの導波管同軸変換部３
により同軸変換した後、50Ωの終端の入力端子20とダミ
ー22とを接続するダミー接続端子21を有するアイソレー
タ16を配し、さらにそのアイソレータ16のアイソレータ
出力端子23とFET1の入力端子との間を1/4波長線路５お
よびFET1のゲート側リードインダクタンス６で接続する
ことによって最適雑音整合をとっていた。なお第８図に
おいて、17、18および19はトランスフォーマ、７は出力
整合回路、８は負荷、T2、T3および４は境界面である。
力導波管２に挿入されたアンテナの導波管同軸変換部３
により同軸変換した後、50Ωの終端の入力端子20とダミ
ー22とを接続するダミー接続端子21を有するアイソレー
タ16を配し、さらにそのアイソレータ16のアイソレータ
出力端子23とFET1の入力端子との間を1/4波長線路５お
よびFET1のゲート側リードインダクタンス６で接続する
ことによって最適雑音整合をとっていた。なお第８図に
おいて、17、18および19はトランスフォーマ、７は出力
整合回路、８は負荷、T2、T3および４は境界面である。
この整合手法を用いた場合、第８図の境界面T3から電
源側（図では左側）を見込んだソースインピーダンス
は、第９図のスミスチャート上の軌跡27の位置に変換さ
れるが、FET1のゲート側リードインダクタンス６により
高周波数域での誘導リアクタンスが増加し、結果として
境界面T4から電源側を見込んだソースインピーダンス軌
跡28の周波数方向は同図に示すようになる。このとき、
最適雑音を与えるインピーダンスは、通常同図の軌跡13
のように存在するため、互いの軌跡の周波数方向が逆向
きで交差する形となることにより、周波数帯域の両端の
周波数における雑音の劣化は避けられず、雑音の広帯域
化は望めなかった。
源側（図では左側）を見込んだソースインピーダンス
は、第９図のスミスチャート上の軌跡27の位置に変換さ
れるが、FET1のゲート側リードインダクタンス６により
高周波数域での誘導リアクタンスが増加し、結果として
境界面T4から電源側を見込んだソースインピーダンス軌
跡28の周波数方向は同図に示すようになる。このとき、
最適雑音を与えるインピーダンスは、通常同図の軌跡13
のように存在するため、互いの軌跡の周波数方向が逆向
きで交差する形となることにより、周波数帯域の両端の
周波数における雑音の劣化は避けられず、雑音の広帯域
化は望めなかった。
さらに、FET入力回路中における50Ω終端アイソレー
タ16の配備は、その挿入損失から周波数帯域全域にわた
って雑音劣化を招く原因ともなっていた。
タ16の配備は、その挿入損失から周波数帯域全域にわた
って雑音劣化を招く原因ともなっていた。
そこで、以上述べた従来例の問題点についての改善を
考慮した結果、アイソレータ16挿入による雑音劣化につ
いては、変換損失を極力低減させた雑音整合入力回路構
成を念頭に置いた場合、導波管同軸変換部３をインピー
ダンス変換の出発点として直接利用することを検討しな
ければならない。
考慮した結果、アイソレータ16挿入による雑音劣化につ
いては、変換損失を極力低減させた雑音整合入力回路構
成を念頭に置いた場合、導波管同軸変換部３をインピー
ダンス変換の出発点として直接利用することを検討しな
ければならない。
また、他方の問題である雑音特性の狭帯域化を解決す
るためには、導波管同軸変換部３からFET入力端までの
雑音整合過程において、FET直前の入力整合回路の出力
インピーダンス軌跡の周波数方向と広がり方を広帯域に
最適雑音を与えるインピーダンス奇跡と一致させる手法
を導入することも不可欠である。
るためには、導波管同軸変換部３からFET入力端までの
雑音整合過程において、FET直前の入力整合回路の出力
インピーダンス軌跡の周波数方向と広がり方を広帯域に
最適雑音を与えるインピーダンス奇跡と一致させる手法
を導入することも不可欠である。
本発明の目的は、前述の問題点をその検討結果に基づ
いて解決することにより、広帯域低雑音の優れた特性を
有するFET増幅器を提供することにある。
いて解決することにより、広帯域低雑音の優れた特性を
有するFET増幅器を提供することにある。
本発明は、電界効果トランジスタと、この電界効果ト
ランジスタの入力電極端子に接続された入力整合回路
と、入力導波管を通過してきた信号を前記入力整合回路
の入力信号に変換する信号変換手段とを備え、前記入力
整合回路は同一のマイクロストリップ基板上に２段に縦
続接続されて形成された第一および第二の1/4波長線路
を含む電界効果トランジスタ増幅器において、前記信号
変換手段を前記第一および第二の1/4波長線路と同じマ
イクロストリップ基板上に前記第一の1/4波長線路に接
続されて形成されたマイクロストリップ線路からなる導
波管マイクロストリップ変換部を含み、前記入力導波管
は方形導波管であり、前記導波管マイクロストリップ変
換部はこの方形導波管の短辺の管壁に沿って挿入され、
前記第一の1/4波長線路の特性インピーダンスZ1が、前
記導波管マイクロストリップ変換部より前記入力導波管
側を見込んだ特性インピーダンスZsより高く設定され、
前記第二の1/4波長線路の特性インピーダンスZ2が、 の関係を満足するように設定されたことを特徴とする。
ランジスタの入力電極端子に接続された入力整合回路
と、入力導波管を通過してきた信号を前記入力整合回路
の入力信号に変換する信号変換手段とを備え、前記入力
整合回路は同一のマイクロストリップ基板上に２段に縦
続接続されて形成された第一および第二の1/4波長線路
を含む電界効果トランジスタ増幅器において、前記信号
変換手段を前記第一および第二の1/4波長線路と同じマ
イクロストリップ基板上に前記第一の1/4波長線路に接
続されて形成されたマイクロストリップ線路からなる導
波管マイクロストリップ変換部を含み、前記入力導波管
は方形導波管であり、前記導波管マイクロストリップ変
換部はこの方形導波管の短辺の管壁に沿って挿入され、
前記第一の1/4波長線路の特性インピーダンスZ1が、前
記導波管マイクロストリップ変換部より前記入力導波管
側を見込んだ特性インピーダンスZsより高く設定され、
前記第二の1/4波長線路の特性インピーダンスZ2が、 の関係を満足するように設定されたことを特徴とする。
本発明のFET増幅器は、低雑音を実現するためのFET入
力回路の低損失化の要求より、導波管同軸変換部をFET
に接続される入力整合回路につながった同一マイクロス
トリップ基板上のマイクロストリップ線路にて構成され
た導波管マイクロストリップ変換部とすることによっ
て、アイソレータを使用せずに、導波管からの入力信号
を直接FET回路に導いており、特にアンテナとなる導波
管内に挿入されたマイクロストリップ線路を方形導波管
短辺の管壁に近づけて、変換部より導波管を見込んだ特
性インピーダンスを低く設定し、従来のアイソレータ挿
入による雑音劣化を防止できる。
力回路の低損失化の要求より、導波管同軸変換部をFET
に接続される入力整合回路につながった同一マイクロス
トリップ基板上のマイクロストリップ線路にて構成され
た導波管マイクロストリップ変換部とすることによっ
て、アイソレータを使用せずに、導波管からの入力信号
を直接FET回路に導いており、特にアンテナとなる導波
管内に挿入されたマイクロストリップ線路を方形導波管
短辺の管壁に近づけて、変換部より導波管を見込んだ特
性インピーダンスを低く設定し、従来のアイソレータ挿
入による雑音劣化を防止できる。
さらに、その変換部とFETの入力電極端子との間をそ
れぞれ異なる特性インピーダンスを有する２段のマイク
ロストリップ1/4波長線路にて接続し、その特性インピ
ーダンス値の関係は後述する条件式を満足させることに
より、導波管同軸変換部における特性インピーダンスに
対する並列共振効果を導き、広帯域雑音整合に対して大
きく貢献させることができる。すなわち、この２段の1/
4波長線路の特性インピーダンスを高く設定できること
から、並列共振による広帯域化を計りながらも、回路自
体は最適損失を有する線路にて構成することか可能であ
り、入力部損失による雑音劣化を最小限に留めることが
できる。
れぞれ異なる特性インピーダンスを有する２段のマイク
ロストリップ1/4波長線路にて接続し、その特性インピ
ーダンス値の関係は後述する条件式を満足させることに
より、導波管同軸変換部における特性インピーダンスに
対する並列共振効果を導き、広帯域雑音整合に対して大
きく貢献させることができる。すなわち、この２段の1/
4波長線路の特性インピーダンスを高く設定できること
から、並列共振による広帯域化を計りながらも、回路自
体は最適損失を有する線路にて構成することか可能であ
り、入力部損失による雑音劣化を最小限に留めることが
できる。
以下、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示す模式的斜視図であ
る。
る。
本実施例は、電界効果トランジスタ１と、この電界効
果トランジスタ１の入力電極端子に接続された入力整合
回路とを備えた電界効果トランジスタ増幅器において、 方形の入力導波管２の短辺の管壁に沿って直接マイク
ロストリップ線路を挿入して構成され、前記入力整合回
路の入力側に接続された導波管マイクロストリップ変換
部3aを備え、前記入力整合回路は、同一マイクロストリ
ップ基板９上に形成され２段に縦続接続された第一およ
び第二の1/4波長線路４および５を含み、導波管マイク
ロストリップ変換部3aに接続された第一の1/4波長線路
４の特性インピーダンスZ1を、導波管マイクロストリッ
プ変換部3aより入力導波管２側を見込んだ特性インピー
ダンスZsより高く設定し、第二の1/4波長線路５の特性
インピーダンスZ2を、 の関係を満足するように設定される。
果トランジスタ１の入力電極端子に接続された入力整合
回路とを備えた電界効果トランジスタ増幅器において、 方形の入力導波管２の短辺の管壁に沿って直接マイク
ロストリップ線路を挿入して構成され、前記入力整合回
路の入力側に接続された導波管マイクロストリップ変換
部3aを備え、前記入力整合回路は、同一マイクロストリ
ップ基板９上に形成され２段に縦続接続された第一およ
び第二の1/4波長線路４および５を含み、導波管マイク
ロストリップ変換部3aに接続された第一の1/4波長線路
４の特性インピーダンスZ1を、導波管マイクロストリッ
プ変換部3aより入力導波管２側を見込んだ特性インピー
ダンスZsより高く設定し、第二の1/4波長線路５の特性
インピーダンスZ2を、 の関係を満足するように設定される。
なお、第１図においては、６はFET1のゲート側のリー
ドインダクタンス、７は出力整合回路および８は負荷で
ある。
ドインダクタンス、７は出力整合回路および８は負荷で
ある。
ここで、導波管マイクロストリップ変換部3aと、1/4
波長線路４および５と、リードインダクタンス６と、FE
T1と、出力整合回路７とは同一マイクロストリップ基板
９上に構成される。そして、マイクロストリップ基板９
は、アンテナ部である導波管マイクロストリップ変換部
3aを入力導波管２の短辺の管壁に平行に挿入した形で装
着される。
波長線路４および５と、リードインダクタンス６と、FE
T1と、出力整合回路７とは同一マイクロストリップ基板
９上に構成される。そして、マイクロストリップ基板９
は、アンテナ部である導波管マイクロストリップ変換部
3aを入力導波管２の短辺の管壁に平行に挿入した形で装
着される。
本発明の特徴は、第１図において、導波管マイクロス
トリップ変換部3aと、所定の特性インピーダンスを有す
る1/4波長線路４および５とを設けたことにある。
トリップ変換部3aと、所定の特性インピーダンスを有す
る1/4波長線路４および５とを設けたことにある。
次に、本実施例の動作について説明する。
入力導波管２を通過してきた入力信号は、導波管管壁
に挿入されたマイクロストリップ基板９上の導波管マイ
クロストリップ変換部3aよりマイクロストリップ伝送に
変換され、マイクロストリップ基板９上の２段の1/4波
長線路４および５ならびにFET1のゲート側のリードイン
ダクタンス６を介してFET1に加えられる。そしてFET1で
増幅された信号は出力整合回路７を経て負荷８に供給さ
れる。
に挿入されたマイクロストリップ基板９上の導波管マイ
クロストリップ変換部3aよりマイクロストリップ伝送に
変換され、マイクロストリップ基板９上の２段の1/4波
長線路４および５ならびにFET1のゲート側のリードイン
ダクタンス６を介してFET1に加えられる。そしてFET1で
増幅された信号は出力整合回路７を経て負荷８に供給さ
れる。
この回路構成の場合、アンテナとなるマイクロストリ
ップ基板９上の導波管マイクロストリップ変換部3aを方
形の入力導波管２の短辺の管壁に近い位置で平行に挿入
していることにより、この導波管マイクロストリップ変
換部3a（端面T1）における特性インピーダンスとして
は、変換部を方形導波管長辺の中央部に設けた場合と比
較してより容易に低いインピーダンス値を実現すること
ができる。
ップ基板９上の導波管マイクロストリップ変換部3aを方
形の入力導波管２の短辺の管壁に近い位置で平行に挿入
していることにより、この導波管マイクロストリップ変
換部3a（端面T1）における特性インピーダンスとして
は、変換部を方形導波管長辺の中央部に設けた場合と比
較してより容易に低いインピーダンス値を実現すること
ができる。
さらに、そのオフセットされた導波管マイクロストリ
ップ変換部3aにつながる２段の1/4波長線路４および５
の特性インピーダンスを導波管マイクロストリップ変換
部3aにより実現した低インピーダンス値より高く選定し
た上で、両者の特性インピーダンス値の間にある相関的
な条件が成立するようにそれぞれの値を設定する。
ップ変換部3aにつながる２段の1/4波長線路４および５
の特性インピーダンスを導波管マイクロストリップ変換
部3aにより実現した低インピーダンス値より高く選定し
た上で、両者の特性インピーダンス値の間にある相関的
な条件が成立するようにそれぞれの値を設定する。
かくして、帯域の中心周波数に対応する導波管マイク
ロストリップ変換部3aの出力インピーダンスは最適雑音
を与えるインピーダンスの実部と同じインピーダンス値
に変換されるとともに、同様にインピーダンス変換され
た中心周波数以外の周波数に対しては、さらに並列共振
によるセサプタンス成分が与えられ、結果として２段の
1/4波長線路４および５による変換後（端面T3）のイン
ピーダンス軌跡は、最終的にFET1のゲート側のリードイ
ンダクタンス６によりFET1直前（端面T4）までインピー
ダンス変換を施した場合、高周波数域での誘導リアクタ
ンスの増加により最適雑音を与えるインピーダンスと逆
方向で交差してしまわないよう十分引き伸ばされること
となる。
ロストリップ変換部3aの出力インピーダンスは最適雑音
を与えるインピーダンスの実部と同じインピーダンス値
に変換されるとともに、同様にインピーダンス変換され
た中心周波数以外の周波数に対しては、さらに並列共振
によるセサプタンス成分が与えられ、結果として２段の
1/4波長線路４および５による変換後（端面T3）のイン
ピーダンス軌跡は、最終的にFET1のゲート側のリードイ
ンダクタンス６によりFET1直前（端面T4）までインピー
ダンス変換を施した場合、高周波数域での誘導リアクタ
ンスの増加により最適雑音を与えるインピーダンスと逆
方向で交差してしまわないよう十分引き伸ばされること
となる。
従って、従来例と比較して、より広帯域にわたって入
力回路のソースインピーダンスを最適雑音を与えるイン
ピーダンスに接近させることが可能となる。
力回路のソースインピーダンスを最適雑音を与えるイン
ピーダンスに接近させることが可能となる。
ここで、２段の1/4波長線路４および５の効果による
インピーダンスの抵抗成分方向への変換レシオならびに
並列共振条件を算出する。
インピーダンスの抵抗成分方向への変換レシオならびに
並列共振条件を算出する。
第２図は入力導波管２の短辺管壁に設けられた導波管
マイクロストリップ変換部3aに、２段の1/4波長線路４
および５を接続した場合の伝送線路構成を表記したもの
である。ここで、導波管マイクロストリップ変換部3aの
出力インピーダンスZSと、２段の1/4波長線路４および
５以後の負荷インピーダンスZLは等しくおいている（ZS
＝ZL＝Z0）。なお、Z1およびZ2は1/4波長線路４および
５それぞれの特性インピーダンスを示す。
マイクロストリップ変換部3aに、２段の1/4波長線路４
および５を接続した場合の伝送線路構成を表記したもの
である。ここで、導波管マイクロストリップ変換部3aの
出力インピーダンスZSと、２段の1/4波長線路４および
５以後の負荷インピーダンスZLは等しくおいている（ZS
＝ZL＝Z0）。なお、Z1およびZ2は1/4波長線路４および
５それぞれの特性インピーダンスを示す。
第２図における導波管マイクロストリップ変換部3aの
伝送行列を（２）式に示す。
伝送行列を（２）式に示す。
次に、1/4波長線路４および５の伝送行列を求めるた
め、第３図に示すように、受端がZn+1で終端され、特性
インピーダンスＺを有する長さｌの伝送線路の入出力関
係を表す伝送行列を求めると、（３）式のように与えら
れる。
め、第３図に示すように、受端がZn+1で終端され、特性
インピーダンスＺを有する長さｌの伝送線路の入出力関
係を表す伝送行列を求めると、（３）式のように与えら
れる。
ここでｌを中心波長の1/4（ｌ＝λ0/4）にとると、 （４）式より周波数帯域が極端に広帯域でないとすれ
ば、δ（またはΔｆ）は十分に小さいと考えられるた
め、 を（３）式に代入すると、最終的に、1/4波長線路４お
よび５の伝送行列は（７）式で与えられる。
ば、δ（またはΔｆ）は十分に小さいと考えられるた
め、 を（３）式に代入すると、最終的に、1/4波長線路４お
よび５の伝送行列は（７）式で与えられる。
従って、導波管マイクロストリップ変換部3a、1/4波
長線路４および1/4波長線路５を縦続接続した伝送行列
は次式で与えられる。なおZ1およびZ2は1/4波長線路４
および５それぞれの特性インピーダンスである。
長線路４および1/4波長線路５を縦続接続した伝送行列
は次式で与えられる。なおZ1およびZ2は1/4波長線路４
および５それぞれの特性インピーダンスである。
（８）式の伝送行列より、Ｚパラメータは、 より、 となる。
において、送端終端として IIN＝０ より、２段の1/4波長線路の出力インピーダンスZOUTは
次の（13）式に示すようにZ22（（12）式）に等しく、
同様に出力アドミタンスYOUTは以下の近似の結果次の
（14）式で表される。
次の（13）式に示すようにZ22（（12）式）に等しく、
同様に出力アドミタンスYOUTは以下の近似の結果次の
（14）式で表される。
なお、ここでは、ZL＝ZS＝Ｚで正規化し、Z1、Z2をＺ
による正規化特性インピーダンスZ10およびZ20で表して
ある。さらに、 δ４＋２δ２≪１、 を考慮して次の近似式（（14）式）を導出した。
による正規化特性インピーダンスZ10およびZ20で表して
ある。さらに、 δ４＋２δ２≪１、 を考慮して次の近似式（（14）式）を導出した。
さらに、（14）式より、 を（14）式に代入した結果、伝送行列より求めたFET1の
ゲート側のリードインダクタンス６直前の２段の1/4波
長線路４および５の出力アドミタンスは最終的に次の
（15）式で求められる。
ゲート側のリードインダクタンス６直前の２段の1/4波
長線路４および５の出力アドミタンスは最終的に次の
（15）式で求められる。
（15）式でＡ項の逆数（Z20/Z10）２は２段の1/4波長
線路４および５の効果による中心周波数f0におけるイン
ピーダンスの抵抗成分方向への変換レシオを表してい
る。
線路４および５の効果による中心周波数f0におけるイン
ピーダンスの抵抗成分方向への変換レシオを表してい
る。
さらに、並列共振条件を導くため、第４図に示す等化
並列共振回路を考える。同様にして、YOUTは次の（16）
式で与えられる。
並列共振回路を考える。同様にして、YOUTは次の（16）
式で与えられる。
さらに比較条件を等しくするために、電源側インピー
ダンスR1にて正規化すると となる。
ダンスR1にて正規化すると となる。
従って、（15）式および（17）式より回路のＱ値は次
の（18）式で与えられ、 これより並列共振条件としては、 Ｑ＞０ より、 Z20＞Z10 3 ……（19） すなわち、 となる。
の（18）式で与えられ、 これより並列共振条件としては、 Ｑ＞０ より、 Z20＞Z10 3 ……（19） すなわち、 となる。
従って、（19）式より並列共振を生じさせる場合は、
1/4波長線路４の特性インピーダンスZ10を決定すると、
一意的に次段に接続される1/4波長線路５の特性インピ
ーダンスZ20の最小値はZ10 3で規定されることがわか
る。つまりZ10およびZ20ともに（19）式の並列共振条件
を満足させる場合、本発明において規定した請求範囲に
相当する条件領域として Z10≧１ を、すなわち1/4波長線路４の特性インピーダンスZ1を
入力導波管の短辺の管壁に設けられた導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スZSより大きくとった場合、次に表す（20）式のように
Z20のとり得るインピーダンスは、やはり、 Z20≧１ となり、結局２段の1/4波長線路４および５の特性イン
ピーダンスZ1およびZ2は、両者ともに導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スZSより大きく設定できることとなる。
1/4波長線路４の特性インピーダンスZ10を決定すると、
一意的に次段に接続される1/4波長線路５の特性インピ
ーダンスZ20の最小値はZ10 3で規定されることがわか
る。つまりZ10およびZ20ともに（19）式の並列共振条件
を満足させる場合、本発明において規定した請求範囲に
相当する条件領域として Z10≧１ を、すなわち1/4波長線路４の特性インピーダンスZ1を
入力導波管の短辺の管壁に設けられた導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スZSより大きくとった場合、次に表す（20）式のように
Z20のとり得るインピーダンスは、やはり、 Z20≧１ となり、結局２段の1/4波長線路４および５の特性イン
ピーダンスZ1およびZ2は、両者ともに導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スZSより大きく設定できることとなる。
１≦Z10≦Z10 3＜Z20 ……（20） 特に、実施例の場合、導波管マイクロストリップ変換
部3aを導波管短辺に相当する側壁方向へ極端にオフセッ
トさせていることより、変換後（端面T1）の出力インピ
ーダンスZSとしては、もともと低い値を選べるため、２
段の1/4波長線路４および５それぞれの特性インピーダ
ンス決定の際、最適損失を有する線路インピーダンスを
選択できる自由も与えられることにより、入力整合部の
徹底した低損失化が可能となる。
部3aを導波管短辺に相当する側壁方向へ極端にオフセッ
トさせていることより、変換後（端面T1）の出力インピ
ーダンスZSとしては、もともと低い値を選べるため、２
段の1/4波長線路４および５それぞれの特性インピーダ
ンス決定の際、最適損失を有する線路インピーダンスを
選択できる自由も与えられることにより、入力整合部の
徹底した低損失化が可能となる。
また、並列共振を伴う最小インピーダンス（抵抗成
分）変換レシオは、並列共振を生じさせるために必要な
Z20の最小値Z10 3をインピーダンス変換レシオ（Z20/
Z10）２に代入することによって、 として与えられる。
分）変換レシオは、並列共振を生じさせるために必要な
Z20の最小値Z10 3をインピーダンス変換レシオ（Z20/
Z10）２に代入することによって、 として与えられる。
さらに、この最小インピーダンス変換レシオZ10 4に対
して、 Z10≧１ を考慮すると、最小変換レシオも、 Z10 4≧１ となり、本実施例における回路構成においては、並列共
振を伴いながらインピーダンス（抵抗成分）は増大方向
へ変換される。
して、 Z10≧１ を考慮すると、最小変換レシオも、 Z10 4≧１ となり、本実施例における回路構成においては、並列共
振を伴いながらインピーダンス（抵抗成分）は増大方向
へ変換される。
ここで、本実施例の回路構成によるインピーダンス変
換過程をスミスチャート上に表すと第５図のようにな
る。第５図において、点10は第１図の導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スを示し、軌跡11は２段の1/4波長線路４および５の出
力端T3における出力インピーダンス軌跡を示し、軌跡12
は軌跡11をFET1のゲート側のリードインダクタンス６の
誘導リアクタンス効果によりインピーダンス変換した後
の端面T4におけるソースインピーダンス状態を表してい
る。なお軌跡13は最適雑音を与えるインピーダンスを表
している。
換過程をスミスチャート上に表すと第５図のようにな
る。第５図において、点10は第１図の導波管マイクロス
トリップ変換部3a（端面T1）における出力インピーダン
スを示し、軌跡11は２段の1/4波長線路４および５の出
力端T3における出力インピーダンス軌跡を示し、軌跡12
は軌跡11をFET1のゲート側のリードインダクタンス６の
誘導リアクタンス効果によりインピーダンス変換した後
の端面T4におけるソースインピーダンス状態を表してい
る。なお軌跡13は最適雑音を与えるインピーダンスを表
している。
以上により、２段の1/4波長線路４および５の特性イ
ンピーダンス値ならびに導波管マイクロストリップ変換
部3aにおける出力インピーダンスの関係と、FET1のゲー
ト側のリードインダクタンス６とを利用することによっ
て、第５図のスミスチャート上に示すように、ソースイ
ンピーダンス軌跡の実部軸方向の変換と、並列共振効果
による軌跡の周波数方向の一致および広がり方の制御と
の組み合わせによるインピーダンスの実部および虚部
の、両者にわたる最適雑音を与える軌跡との調整が可能
となり、適応性に優れた広帯域雑音整合を低損失にて実
現できる。
ンピーダンス値ならびに導波管マイクロストリップ変換
部3aにおける出力インピーダンスの関係と、FET1のゲー
ト側のリードインダクタンス６とを利用することによっ
て、第５図のスミスチャート上に示すように、ソースイ
ンピーダンス軌跡の実部軸方向の変換と、並列共振効果
による軌跡の周波数方向の一致および広がり方の制御と
の組み合わせによるインピーダンスの実部および虚部
の、両者にわたる最適雑音を与える軌跡との調整が可能
となり、適応性に優れた広帯域雑音整合を低損失にて実
現できる。
第６図は本実施例により得られる雑送特性を第８図の
実施例との比較により示したものである。
実施例との比較により示したものである。
第６図において、特性曲線14は本実施例による雑音特
性であり、特性曲線15は第８図の従来例による特性を表
している。
性であり、特性曲線15は第８図の従来例による特性を表
している。
第６図における、これら二者の比較を見てもわかるよ
うに、本実施例の場合、従来例と比べて帯域両端におい
て中心周波数に対する相対的雑音劣化が著しく改善され
ていることがわかる。また、絶対値的に比較した場合、
帯域の中心周波数近傍における本実施例での雑音特性の
改善に、広帯域雑音整合を図りながらも、入力回路の低
損失化を徹底させた効果が良く表れている。
うに、本実施例の場合、従来例と比べて帯域両端におい
て中心周波数に対する相対的雑音劣化が著しく改善され
ていることがわかる。また、絶対値的に比較した場合、
帯域の中心周波数近傍における本実施例での雑音特性の
改善に、広帯域雑音整合を図りながらも、入力回路の低
損失化を徹底させた効果が良く表れている。
以上説明したように、本発明は、広帯域雑音整合を低
損失にて構成することが可能であり、これにより優れた
広帯域雑音FET増幅器を実現できる効果がある。
損失にて構成することが可能であり、これにより優れた
広帯域雑音FET増幅器を実現できる効果がある。
また、本発明のFET増幅器を衛星通信用受信装置に適
用することにより、アンテナを含めての受信系システム
の小形、軽量化ならびに低価格化が図られるとともに、
今後の衛星通信容量の増大に追従し得るシステムの構築
といった面で多大なる効果が期待できる。
用することにより、アンテナを含めての受信系システム
の小形、軽量化ならびに低価格化が図られるとともに、
今後の衛星通信容量の増大に追従し得るシステムの構築
といった面で多大なる効果が期待できる。
第１図は本発明の一実施例の構成を示す模式的斜視図。 第２図はその主要部の伝送線路構成を示す説明図。 第３図はその伝送線路の特性を示す説明図。 第４図はその伝送線路の等価並列共振回路を示す回路
図。 第５図はその特性を示すスミスチャート。 第６図は実施例と従来例との雑音特性図。 第７図はFET増幅器の等価回路図。 第８図は従来例を示すブロック構成図。 第９図はその特性を示すスミスチャート。 １……電界効果トランジスタ（FET）、２……入力導波
管、３……導波管同軸変換部、3a……同軸マイクロスト
リップ変換部、４、５……1/4波長線路、６……リード
インダクタンス、７……出力整合回路、８……負荷、９
……マイクロストリップ基板、10、24、25……点、11、
12、13、26、27、28……（インピーダンスの）軌跡、1
4、15……特性曲線、16……アイソレータ、17、18、19
……トランスフォーマ、20……入力端子、21……ダミー
接続端子、22……ダミー、23……アイソレータ出力端
子、T1、T2、T3、T4……端面。
図。 第５図はその特性を示すスミスチャート。 第６図は実施例と従来例との雑音特性図。 第７図はFET増幅器の等価回路図。 第８図は従来例を示すブロック構成図。 第９図はその特性を示すスミスチャート。 １……電界効果トランジスタ（FET）、２……入力導波
管、３……導波管同軸変換部、3a……同軸マイクロスト
リップ変換部、４、５……1/4波長線路、６……リード
インダクタンス、７……出力整合回路、８……負荷、９
……マイクロストリップ基板、10、24、25……点、11、
12、13、26、27、28……（インピーダンスの）軌跡、1
4、15……特性曲線、16……アイソレータ、17、18、19
……トランスフォーマ、20……入力端子、21……ダミー
接続端子、22……ダミー、23……アイソレータ出力端
子、T1、T2、T3、T4……端面。
Claims (1)
- 【請求項１】電界効果トランジスタと、 この電界効果トランジスタの入力電極端子に接続された
入力整合回路と、 入力導波管を通過してきた信号を前記入力整合回路の入
力信号に変換する信号変換手段と を備え、 前記入力整合回路は同一のマイクロストリップ基板上に
２段に縦続接続されて形成された第一および第二の1/4
波長線路を含む 電界効果トランジスタ増幅器において、 前記信号変換手段を前記第一および第二の1/4波長線路
と同じマイクロストリップ基板上に前記第一の1/4波長
線路に接続されて形成されたマイクロストリップ線路か
らなる導波管マイクロストリップ変換部を含み、 前記入力導波管は方形導波管であり、前記導波管マイク
ロストリップ変換部はこの方形導波管の短辺の管壁に沿
って挿入され、 前記第一の1/4波長線路の特性インピーダンスZ1が、前
記導波管マイクロストリップ変換部より前記入力導波管
側を見込んだ特性インピーダンスZsより高く設定され、
前記第二の1/4波長線路の特性インピーダンスZ2が、 の関係を満足するように設定された ことを特徴とする電界効果トランジスタ増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213261A JP2638985B2 (ja) | 1988-08-26 | 1988-08-26 | 電界効果トランジスタ増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63213261A JP2638985B2 (ja) | 1988-08-26 | 1988-08-26 | 電界効果トランジスタ増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0262103A JPH0262103A (ja) | 1990-03-02 |
| JP2638985B2 true JP2638985B2 (ja) | 1997-08-06 |
Family
ID=16636166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63213261A Expired - Lifetime JP2638985B2 (ja) | 1988-08-26 | 1988-08-26 | 電界効果トランジスタ増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638985B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083832A1 (ja) * | 2004-02-27 | 2005-09-09 | Mitsubishi Denki Kabushiki Kaisha | 変換回路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2943737B2 (ja) | 1996-11-08 | 1999-08-30 | 日本電気株式会社 | 通信機器の筐体構造 |
| JP2910736B2 (ja) * | 1997-07-16 | 1999-06-23 | 日本電気株式会社 | ストリップ線路−導波管変換器 |
| JP5992881B2 (ja) * | 2013-08-28 | 2016-09-14 | 日本電信電話株式会社 | 高周波接続構造 |
| JP6219324B2 (ja) * | 2014-01-10 | 2017-10-25 | 古河電気工業株式会社 | 平面伝送線路導波管変換器 |
| JP6330911B2 (ja) | 2014-07-30 | 2018-05-30 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6024710A (ja) * | 1983-07-19 | 1985-02-07 | Matsushita Electric Ind Co Ltd | マイクロ波回路 |
| JPS639213A (ja) * | 1986-06-30 | 1988-01-14 | Nec Corp | 電界効果トランジスタ増幅器 |
-
1988
- 1988-08-26 JP JP63213261A patent/JP2638985B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005083832A1 (ja) * | 2004-02-27 | 2005-09-09 | Mitsubishi Denki Kabushiki Kaisha | 変換回路 |
| US7439831B2 (en) | 2004-02-27 | 2008-10-21 | Mitsubishi Electric Corporation | Transition circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0262103A (ja) | 1990-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7173502B2 (en) | Reflection loss suppression circuit | |
| US6320462B1 (en) | Amplifier circuit | |
| US4283684A (en) | Non-linearity compensating circuit for high-frequency amplifiers | |
| Jia et al. | Multioctave spatial power combining in oversized coaxial waveguide | |
| KR19980014205A (ko) | 고주파 전력분배기/결합기 회로 | |
| JPH03190301A (ja) | Ｆｅｔのソース‐ドレイン伝導路を使用した非線形性発生器 | |
| WO1997020385A1 (en) | Doherty-type amplifier and tuning method | |
| JPH05206744A (ja) | Ｆｅｔを使用した平衡反射型非線形プロセッサ | |
| JP2638985B2 (ja) | 電界効果トランジスタ増幅器 | |
| US5072199A (en) | Broadband N-way active power splitter | |
| US5889444A (en) | Broadband non-directional tap coupler | |
| US20030030494A1 (en) | Low noise balanced amplifier | |
| Sanada et al. | A waveguide type power divider/combiner of double-ladder multiple-port structure | |
| US4623848A (en) | Microwave preamplifier | |
| US4525680A (en) | Microwave/millimeter wave amplifier with RF feedback | |
| JPH02279013A (ja) | アイソレータ回路からなる集積半導体装置 | |
| US4516270A (en) | Microwave receiver front end design | |
| Takenaka et al. | An ultra-wideband MMIC balanced frequency doubler using line-unified HEMTs | |
| KR100203056B1 (ko) | 고주파 전력 증폭기 | |
| KR100431521B1 (ko) | 불균형적인 결합구조를 통해 길이축소 및 높은 지향성을갖는 방향성 결합기 | |
| JPH03209905A (ja) | 増幅器とそれを用いた衛星通信用屋外装置 | |
| JPS59221016A (ja) | トランジスタ増幅器 | |
| JPH01305707A (ja) | 電界効果トランジスタ増幅器 | |
| JP2623597B2 (ja) | 電界効果トランジスタ増幅器 | |
| JPS639213A (ja) | 電界効果トランジスタ増幅器 |