JP2636811B2 - Bipolar transistor and method of manufacturing the same - Google Patents

Bipolar transistor and method of manufacturing the same

Info

Publication number
JP2636811B2
JP2636811B2 JP17293095A JP17293095A JP2636811B2 JP 2636811 B2 JP2636811 B2 JP 2636811B2 JP 17293095 A JP17293095 A JP 17293095A JP 17293095 A JP17293095 A JP 17293095A JP 2636811 B2 JP2636811 B2 JP 2636811B2
Authority
JP
Japan
Prior art keywords
layer
type
ballast resistor
bipolar transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17293095A
Other languages
Japanese (ja)
Other versions
JPH098052A (en
Inventor
陽介 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17293095A priority Critical patent/JP2636811B2/en
Publication of JPH098052A publication Critical patent/JPH098052A/en
Application granted granted Critical
Publication of JP2636811B2 publication Critical patent/JP2636811B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、バイポ−ラトランジス
タ及びその製造方法に関し、特に、バラスト抵抗を具備
する高出力バイポ−ラトランジスタ及びその製造方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bipolar transistor and a method of manufacturing the same, and more particularly, to a high-power bipolar transistor having a ballast resistor and a method of manufacturing the same.

【0002】[0002]

【従来の技術】バイポ−ラトランジスタは、電界効果型
トランジスタに比べて電力密度や耐圧の点で優れている
という特徴を有している。このため、シリコンのみなら
ず化合物半導体を用いたヘテロ接合型バイポ−ラトラン
ジスタ(以下“HBT”と略記する)によるマイクロ波あ
るいはミリ波帯の高出力電力増幅器の研究開発が盛んに
行われている。
2. Description of the Related Art Bipolar transistors are characterized by being superior in power density and breakdown voltage as compared with field effect transistors. For this reason, research and development of microwave or millimeter-wave high-output power amplifiers using heterojunction bipolar transistors (hereinafter abbreviated as "HBTs") using compound semiconductors as well as silicon have been actively conducted. .

【0003】ところで、高出力HBTでは、一般に、複
数のトランジスタを並列に配置したマルチフィンガ−構
成からなっている。しかし、この構成では、動作時に中
央部のトランジスタにおいて温度上昇が生じ、その結
果、この中央部のトランジスタに電流が集中し、さらに
この部分の温度が上昇するという“正帰還型の熱暴走”
が生じる欠点を有している。
Meanwhile, a high-output HBT generally has a multi-finger configuration in which a plurality of transistors are arranged in parallel. However, in this configuration, a temperature rise occurs in the central transistor during operation, and as a result, current concentrates on the central transistor, and the temperature of this portion further increases, resulting in “positive feedback type thermal runaway”.
Has the disadvantage of causing

【0004】上記欠点を解消する手段として、各トラン
ジスタのエミッタに対し直列に“バラスト抵抗”と呼ば
れる抵抗を接続する方法が知られている。
As a means for solving the above drawback, there is known a method of connecting a resistor called a "ballast resistor" in series to the emitter of each transistor.

【0005】バラスト抵抗は、その材質として「温度変
化が生じても抵抗値が変化しない材料」で構成しても機
能するものである。しかし、高温時に抵抗値が高くなる
材料(即ち正の温度係数を持つ材料)で構成した方がより
効果的であり、例えば特開平3−46334号公報には、この
ような正の温度係数を持つバラスト抵抗として「不純物
濃度が低い半導体層を用いた例」が開示されている。
[0005] The ballast resistor functions even if it is made of "a material whose resistance value does not change even if a temperature change occurs". However, it is more effective to use a material having a high resistance value at a high temperature (i.e., a material having a positive temperature coefficient) .For example, Japanese Patent Laid-Open No. 3-46334 discloses such a positive temperature coefficient. As an example of the ballast resistance, an "example using a semiconductor layer having a low impurity concentration" is disclosed.

【0006】ここで、従来の高出力型HBTについて、
図5を参照して説明する。なお、図5は、従来の高出力
型HBTを説明するための半導体チップの断面図であ
る。この半導体チップは、図5に示すように、半絶縁性
GaAs基板1、n型GaAsからなるコレクタコンタクト層
2、n型GaAsからなるコレクタ層3、p型GaAsからなる
ベ−ス層4、n型AlGaAsからなるエミッタ層5、低濃度
のn型GaAsからなるバラスト抵抗18、高濃度のn型GaAs
からなるエミッタコンタクト層19、AuGe/Auからなるエ
ミッタ電極20、AuMnからなるベ−ス電極8、AuGeNiから
なるコレクタ電極9、絶縁領域13、SiO2側壁15から構成
されている。
Here, a conventional high-output HBT will be described.
This will be described with reference to FIG. FIG. 5 is a cross-sectional view of a semiconductor chip for explaining a conventional high-output HBT. This semiconductor chip has a semi-insulating property as shown in FIG.
GaAs substrate 1, collector contact layer 2 of n-type GaAs, collector layer 3 of n-type GaAs, base layer 4 of p-type GaAs, emitter layer 5 of n-type AlGaAs, low-concentration n-type GaAs Ballast resistor 18, high concentration n-type GaAs
And a source electrode 8, the collector electrode 9 made of AuGeNi, the insulating region 13, SiO 2 sidewalls 15 - emitter contact layer 19, an emitter electrode 20 made of AuGe / Au, consisting AuMn base which composed of.

【0007】[0007]

【発明が解決しようとする課題】上記従来の高出力型H
BTでは、バラスト抵抗18をn型GaAsにより形成してい
るので、抵抗値や温度特性を変更する場合には、不純物
濃度(もしくは膜厚)を変更せねばならず、トランジスタ
真性部の輸送特性をも変化させてしまい、設計を複雑化
してしまうという欠点を有している。
SUMMARY OF THE INVENTION The above conventional high output type H
In the BT, the ballast resistor 18 is formed of n-type GaAs. Therefore, when changing the resistance value or the temperature characteristics, the impurity concentration (or film thickness) must be changed, and the transport characteristics of the intrinsic portion of the transistor are changed. Also has the disadvantage of complicating the design.

【0008】また、低濃度のn型GaAs層を抵抗体として
用いるためには、その厚さは約400nm必要であり、そ
の結果、エミッタメサの高さは、約750nmとバラスト
抵抗のないトランジスタの2倍程度になる。このため、
メサ形成時のサイドエッチによるトランジスタ断面積の
縮小が顕著になり問題である。また、メサの高さの増加
により、配線工程時の平坦化が困難になるという問題も
発生する。
Further, in order to use a low-concentration n-type GaAs layer as a resistor, its thickness is required to be about 400 nm. As a result, the height of the emitter mesa is about 750 nm, which is 2% of that of a transistor having no ballast resistance. About double. For this reason,
There is a problem that the reduction in the cross-sectional area of the transistor due to side etching during the formation of the mesa becomes remarkable. In addition, an increase in the height of the mesa causes a problem that flattening during the wiring process becomes difficult.

【0009】本発明は、上記のような諸問題に鑑み成さ
れたものであって、その目的とするところは、トランジ
スタ真性部の輸送特性に影響を与えずにバラスト抵抗の
温度特性を容易に変化させ得る高出力型のバイポ−ラト
ランジスタ及びその製造方法を提供することにある。
The present invention has been made in view of the above-described problems, and has as its object to easily improve the temperature characteristics of a ballast resistor without affecting the transport characteristics of an intrinsic portion of a transistor. An object of the present invention is to provide a high-output type bipolar transistor that can be changed and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明は、バラスト抵抗
の材料として、特にメタチタン酸バリウムを主成分とし
て含む焼結体を用いることを特徴とし、これにより「ト
ランジスタ真性部の輸送特性に影響を与えずにバラスト
抵抗の温度特性を容易に変化させることができる」とい
う上記目的を達成したものである。
The present invention is characterized in that a sintered body containing barium metatitanate as a main component is used as a material of the ballast resistor. It is possible to easily change the temperature characteristics of the ballast resistor without providing the same. "

【0011】即ち、本発明に係るバイポ−ラトランジス
タは、「基板上に第1導電型の第1の半導体層、第2導
電型の第2の半導体層及び第1導電型の第3の半導体層
が順次形成され、エミッタ電極と接地端子との間にバラ
スト抵抗素子を有する高出力型のバイポ−ラトランジス
タであって、前記バラスト抵抗素子がメタチタン酸バリ
ウムを主成分として含む焼結体であることを特徴とする
バイポ−ラトランジスタ。」を要旨とするものである。
That is, the bipolar transistor according to the present invention comprises a first semiconductor layer of the first conductivity type, a second semiconductor layer of the second conductivity type, and a third semiconductor layer of the first conductivity type on the substrate. A high-output bipolar transistor having layers sequentially formed and having a ballast resistor between an emitter electrode and a ground terminal, wherein the ballast resistor is a sintered body containing barium metatitanate as a main component. A bipolar transistor. "

【0012】また、本発明に係るバイポ−ラトランジス
タの製造方法は、「(1) 基板上に第1導電型の第1の半
導体層、第2導電型の第2の半導体層及び第1導電型の
第3の半導体層を順次堆積して形成する工程、(2) メタ
チタン酸バリウムを主成分として含む焼結体薄膜を成膜
する工程、(3) 前記焼結体薄膜をエッチングしてバラス
ト抵抗を形成する工程、とを含むことを特徴とするバイ
ポ−ラトランジスタの製造方法。」を要旨とするもので
ある。
Further, the method of manufacturing a bipolar transistor according to the present invention includes the steps of "(1) forming a first conductive type first semiconductor layer, a second conductive type second semiconductor layer and a first conductive type on a substrate. A step of sequentially depositing and forming a third semiconductor layer of a mold; (2) a step of forming a sintered thin film containing barium metatitanate as a main component; and (3) a ballast by etching the sintered thin film. And a step of forming a resistor. A method for manufacturing a bipolar transistor. "

【0013】以下、本発明で特徴とする“バラスト抵
抗”の材質ついて、その作用と共に詳細に説明する。本
発明において、バラスト抵抗は、前記したように、メタ
チタン酸バリウムを主成分として含む焼結体により形成
されており、この焼結体としては、例えばメタチタン酸
バリウムに小量のストロンチウム、鉛、マンガン酸化
物、希土類元素を加えて焼結して得られた焼結体を使用
することができる。
Hereinafter, the material of the "ballast resistor", which is a feature of the present invention, will be described in detail along with its operation. In the present invention, as described above, the ballast resistor is formed of a sintered body containing barium metatitanate as a main component. For example, a small amount of strontium, lead, manganese may be used in barium metatitanate. A sintered body obtained by adding an oxide or a rare earth element and sintering can be used.

【0014】上記焼結体からなるバラスト抵抗の温度特
性について、図4を参照して説明する。メタチタン酸バ
リウムに小量のストロンチウム、鉛、マンガン酸化物、
希土類元素を加えて焼結すると、得られた焼結体の抵抗
率は、図4に示すように、ある遷移温度で急激に増加す
る。
The temperature characteristics of the ballast resistor made of the sintered body will be described with reference to FIG. Barium metatitanate with small amounts of strontium, lead, manganese oxide,
When a rare earth element is added and sintered, the resistivity of the obtained sintered body sharply increases at a certain transition temperature as shown in FIG.

【0015】このような焼結体でバラスト抵抗を構成し
た場合、マルチフィンガ−構成の内にあるトランジスタ
に電流集中が発生して一定温度に達すると、そのトラン
ジスタのバラスト抵抗の抵抗値が急激に増加し、そのト
ランジスタに流れる電流は低下するので、熱暴走を防ぐ
ことができる。
When a ballast resistor is formed of such a sintered body, when current concentration occurs in a transistor in the multi-finger configuration and a certain temperature is reached, the resistance value of the ballast resistor of the transistor sharply increases. Since the current increases and the current flowing through the transistor decreases, thermal runaway can be prevented.

【0016】また、抵抗率が急激に変化する遷移温度
は、メタチタン酸バリウムに添加する元素の種類及び量
により変化させることができる。例えば、鉛の添加量を
バリウムに対して0%から40%に変化させることによ
り、遷移温度を約100℃から約300℃に変化させることが
できる。なお、この事実は、例えば「アンドリッチ(E.A
ndrich),“フィリップス・テクニカルレビュ−(Philli
ps Technical Reviews)”,第3巻(1969年),170〜177
頁」に報告されている。
The transition temperature at which the resistivity changes abruptly can be changed by the type and amount of the element added to barium metatitanate. For example, by changing the amount of lead added from 0% to 40% with respect to barium, the transition temperature can be changed from about 100 ° C to about 300 ° C. In addition, this fact is, for example, `` Andrich (EA
ndrich), “Philips Technical Review (Philli
ps Technical Reviews) ", Volume 3 (1969), 170-177
Page ".

【0017】以上のことから、バラスト抵抗の材料とし
て上記した“メタチタン酸バリウムを主成分として含む
焼結体”を用いることで、トランジスタ真性部の輸送特
性に影響を与えずにバラスト抵抗の温度特性を容易に変
化させることができる。
As described above, by using the above-mentioned “sintered body containing barium metatitanate as a main component” as the material of the ballast resistor, the temperature characteristic of the ballast resistor can be obtained without affecting the transport characteristics of the intrinsic portion of the transistor. Can be easily changed.

【0018】[0018]

【実施例】次に、本発明の実施例について図面を参照し
て説明するが、本発明は、以下の実施例に限定されるも
のではなく、前記した本発明の要旨を逸脱しない範囲で
種々の変更が可能である。
Next, embodiments of the present invention will be described with reference to the drawings. However, the present invention is not limited to the following embodiments, and various modifications may be made without departing from the gist of the present invention. Can be changed.

【0019】(実施例1)図1は、本発明の第1の実施
例(実施例1)であるバイポ−ラトランジスタを説明する
ための半導体チップの断面図である。
(Embodiment 1) FIG. 1 is a sectional view of a semiconductor chip for explaining a bipolar transistor according to a first embodiment (Embodiment 1) of the present invention.

【0020】本実施例1に係る半導体チップは、図1に
示すように、半絶縁性GaAs基板1、n型GaAsからなるコ
レクタコンタクト層2、n型GaAsからなるコレクタ層
3、p型GaAsからなるベ−ス層4、n型AlGaAsからなる
エミッタ層5、n型InGaAsからなるエミッタキャップ層
6、WSiからなるエミッタ電極7、AuMnからなるベ−ス
電極8、AuGeNiからなるコレクタ電極9、絶縁領域13、
(Ba1-XPbX)TiO3焼結体からなるバラスト抵抗14、SiO2
壁15から構成されている。
As shown in FIG. 1, the semiconductor chip according to the first embodiment has a semi-insulating GaAs substrate 1, a collector contact layer 2 made of n-type GaAs, a collector layer 3 made of n-type GaAs, and a p-type GaAs. Base layer 4, an emitter layer 5 of n-type AlGaAs, an emitter cap layer 6 of n-type InGaAs, an emitter electrode 7 of WSi, a base electrode 8 of AuMn, a collector electrode 9 of AuGeNi, insulating Region 13,
It is composed of a ballast resistor 14 made of a (Ba 1 -X Pb X ) TiO 3 sintered body and SiO 2 side walls 15.

【0021】次に、実施例1に係る上記半導体チップの
製造法について、図2を参照して説明する。なお、図2
は、図1の半導体チップの製造例を説明する図であっ
て、工程A〜Eからなる製造工程順断面図である。
Next, a method of manufacturing the semiconductor chip according to the first embodiment will be described with reference to FIG. Note that FIG.
FIG. 3 is a view for explaining a manufacturing example of the semiconductor chip of FIG.

【0022】まず、図2工程Aに示すように、半絶縁性
GaAs基板1上に、エピタキシャル成長法により、n型Ga
Asコレクタコンタクト層2、n型GaAsコレクタ層3、p
型GaAsベ−ス層4、n型AlGaAsエミッタ層5、n型InGa
Asエミッタキャップ層6を順次成長させた後、これら各
層の不要部分をプロトンイオン注入により高抵抗化し、
絶縁領域13を形成する。次に、基板1上の前面に、高融
点金属膜であるWSi膜16及び抵抗体薄膜として(Ba1-XP
bX)TiO3焼結体膜17をスパッタ法により成膜する(図2工
程A参照)。
First, as shown in FIG.
An n-type Ga layer is formed on a GaAs substrate 1 by epitaxial growth.
As collector contact layer 2, n-type GaAs collector layer 3, p
-Type GaAs base layer 4, n-type AlGaAs emitter layer 5, n-type InGa
After sequentially growing the As emitter cap layer 6, the unnecessary portions of these layers are increased in resistance by proton ion implantation,
An insulating region 13 is formed. Next, on the front surface of the substrate 1, a WSi film 16 as a refractory metal film and a resistor thin film (Ba1 - XP
b X ) A TiO 3 sintered body film 17 is formed by a sputtering method (see step A in FIG. 2).

【0023】熱暴走を阻止するためには、抵抗体の抵抗
値が急激に高くなる温度(以下“転移温度”という)が15
0℃から200℃程度であるのが適当であるが、このような
転移温度を示すためには、Pbの組成比が5〜20%の範
囲であれば良い。
In order to prevent thermal runaway, the temperature at which the resistance of the resistor rapidly rises (hereinafter referred to as “transition temperature”) is 15 °.
The temperature is suitably from about 0 ° C. to 200 ° C., but in order to show such a transition temperature, the Pb composition ratio may be in the range of 5 to 20%.

【0024】従って、本実施例1で抵抗体として使用す
る(Ba1-XPbX)TiO3焼結体は、xが0.05〜0.20の範囲であ
るのが好ましい。また、150℃程度の転移温度を得るた
めには、メタチタン酸バリウムに添加する元素として、
Pb以外にSmなどのランタノイド、Sr、Mnなどを使用する
ことができ、これらの元素を配合した焼結体も本発明に
包含されるものである。
Therefore, in the (Ba 1 -X Pb x ) TiO 3 sintered body used as the resistor in the first embodiment, it is preferable that x is in the range of 0.05 to 0.20. In order to obtain a transition temperature of about 150 ° C., as an element added to barium metatitanate,
In addition to Pb, lanthanoids such as Sm, Sr, Mn and the like can be used, and a sintered body containing these elements is also included in the present invention.

【0025】次に、図2工程Bに示すように、フォトレ
ジスト(図示せず)をマスクとして、SF6ガスを用いた反
応性イオンエッチング(RIE)により、(Ba1-XPbX)TiO3
結体膜17及びWSi膜16をパタ−ニングして、(Ba1-XPbX)T
iO3焼結体からなるバラスト抵抗14及びWSiからなるエミ
ッタ電極7を形成する。
Next, as shown in step B of FIG. 2, using a photoresist (not shown) as a mask, reactive ion etching (RIE) using SF 6 gas is performed to (Ba 1 -X Pb X ) TiO 2 (3) Pattern the sintered body film 17 and WSi film 16 to obtain (Ba 1-X Pb X ) T
A ballast resistor 14 made of an iO 3 sintered body and an emitter electrode 7 made of WSi are formed.

【0026】さらに、図2工程Cに示すように、引き続
き同一のマスク(図示せず)を用いて、n型InGaAsエミッ
タキャップ層6及びn型AlGaAsエミッタ層5を、塩素プ
ラズマによる反応性イオンビ−ムエッチングにより、p
型GaAsベ−ス層4の表面までエッチングし、エミツタメ
サを形成する。
Further, as shown in FIG. 2C, the n-type InGaAs emitter cap layer 6 and the n-type AlGaAs emitter layer 5 are successively removed by using the same mask (not shown) to form a reactive ion beam by chlorine plasma. By etching
Etching is performed to the surface of the type GaAs base layer 4 to form an emitter mesa.

【0027】次に、図2工程Dに示すように、ウエハ全
面にSiO2膜を成膜後、CF4ガスを用いた反応性イオンエ
ッチングによる異方性エッチングを行い、SiO2側壁15を
形成する。続いて、図2工程Eに示すように、ウエハ全
面にAu系合金(例えばAuMn)を真空蒸着法により成膜
し、フォトレジストをマスクとしてイオンミリング法に
よりパタ−ニングを行い、AuMnからなるベ−ス電極8を
形成する。
Next, as shown in FIG. 2D, after forming an SiO 2 film on the entire surface of the wafer, anisotropic etching by reactive ion etching using CF 4 gas is performed to form SiO 2 side walls 15. I do. Subsequently, as shown in step E of FIG. 2, an Au-based alloy (for example, AuMn) is formed on the entire surface of the wafer by a vacuum deposition method, and is patterned by an ion milling method using a photoresist as a mask. Forming the source electrode 8;

【0028】その後、有機溶剤による洗浄を行ってフォ
トレジスト膜を除去した後、図2に図示してないが、新
たに所定のパタ−ンのフォトレジストをマスクとして、
リン酸、過酸化水素及び水の混合液により、p型GaAsベ
−ス層4及びn型GaAsコレクタ層3を順次エッチングし
て除去して、n型GaAsコレクタコンタクト層2の表面を
露出し、AuGeNiによるコレクタ電極9をリフトオフ法に
より形成して、前掲の図1に示す構造の半導体チップを
製造する。
After that, the photoresist film is removed by washing with an organic solvent. Then, although not shown in FIG. 2, a new photoresist having a predetermined pattern is used as a mask.
The p-type GaAs base layer 4 and the n-type GaAs collector layer 3 are sequentially etched and removed with a mixture of phosphoric acid, hydrogen peroxide and water to expose the surface of the n-type GaAs collector contact layer 2, A collector electrode 9 made of AuGeNi is formed by a lift-off method to manufacture a semiconductor chip having the structure shown in FIG. 1 described above.

【0029】(実施例2)図3は、本発明の第2の実施
例(実施例2)であるバイポ−ラトランジスタを説明する
ための図であって、図3(A)は、その半導体チップの平
面図であり、図3(B)は、図3(A)のA−A線断面図で
ある。
(Embodiment 2) FIG. 3 is a view for explaining a bipolar transistor according to a second embodiment (Embodiment 2) of the present invention, and FIG. FIG. 3B is a plan view of the chip, and FIG. 3B is a sectional view taken along line AA of FIG.

【0030】本実施例2に係る半導体チップは、前記実
施例1に係る半導体チップと異なり、図3(A),(B)に
示すように、バラスト抵抗14を、エミッタ電極7の直上
ではなく、トランジスタから離れた所に配置した例であ
る。
The semiconductor chip according to the second embodiment differs from the semiconductor chip according to the first embodiment in that, as shown in FIGS. 3A and 3B, a ballast resistor 14 is provided not directly above the emitter electrode 7. This is an example in which the transistor is arranged at a location away from the transistor.

【0031】即ち、本実施例2に係る半導体チップは、
図3(A),(B)に示すように、半絶縁性GaAs基板1、n
型GaAsコレクタコンタクト層2、n型GaAsコレクタ層
3、p型GaAsベ−ス層4、n型AlGaAsエミッタ層5、n
型InGaAsからなるエミッタキャップ層6、WSiからなる
エミッタ電極7、AuMnからなるベ−ス電極8、AuGeNiか
らなるコレクタ電極9、層間絶縁膜10、スル−ホ−ル1
1、配線12、絶縁領域13、(Ba1-XPbX)TiO3焼結体からな
るバラスト抵抗14、SiO2側壁15から構成されている。
That is, the semiconductor chip according to the second embodiment is
As shown in FIGS. 3A and 3B, the semi-insulating GaAs substrate 1, n
-Type GaAs collector contact layer 2, n-type GaAs collector layer 3, p-type GaAs base layer 4, n-type AlGaAs emitter layer 5, n
Emitter cap layer 6 of type InGaAs, emitter electrode 7 of WSi, base electrode 8 of AuMn, collector electrode 9 of AuGeNi, interlayer insulating film 10, through hole 1
1, a wiring 12, an insulating region 13, a ballast resistor 14 made of a (Ba 1-X Pb X ) TiO 3 sintered body, and a SiO 2 side wall 15.

【0032】本実施例2のように、バラスト抵抗14を、
エミッタ電極7の直上ではなく、トランジスタから離れ
た所に配置しても、バラスト抵抗14の機能は何ら変化せ
ず、前掲の図1に示した構造のバイポ−ラトランジスタ
(実施例1)と同様の効果が得られる。
As in the second embodiment, the ballast resistor 14 is
The function of the ballast resistor 14 does not change at all even if the ballast resistor 14 is arranged not at the position directly above the emitter electrode 7 but at a place away from the transistor. The bipolar transistor having the structure shown in FIG.
The same effect as that of the first embodiment can be obtained.

【0033】上記実施例1及び実施例2では、ベ−ス層
4としてGaAsからなる例であるが、本発明は、これに限
定されるものではなく、例えばp型のAlGaAs組成傾斜層
やp型のInGaAs組成傾斜層をベ−ス層4として用いるこ
とができ、また、エミッタ層5としてn型のInGaPを用
いたものを使用することができ、このように材料系を様
々に変化させたバイポ−ラトランジスタについても同様
に適用でき、同様な効果が生じるものであり、いずれも
本発明に包含されるものである。
In the first and second embodiments, the base layer 4 is made of GaAs. However, the present invention is not limited to this. For example, a p-type AlGaAs composition gradient layer or a p-type An InGaAs composition gradient layer of the n-type can be used as the base layer 4, and an emitter layer 5 using n-type InGaP can be used. Thus, the material system is variously changed. Bipolar transistors can be applied in the same manner and produce similar effects, and all of them are included in the present invention.

【0034】[0034]

【発明の効果】本発明は、以上詳記したとおり、従来低
濃度のn型GaAsなどで構成されていたバラスト抵抗を
「メタチタン酸バリウムを主成分として含む焼結体」に
よって形成しているので、“トランジスタ真性部の輸送
特性に影響を与えずにバラスト抵抗の温度特性を容易に
変化させることができる”という顕著な効果が生じる。
According to the present invention, as described in detail above, the ballast resistor conventionally formed of low-concentration n-type GaAs is formed by "a sintered body containing barium metatitanate as a main component". The remarkable effect that "the temperature characteristics of the ballast resistor can be easily changed without affecting the transport characteristics of the intrinsic portion of the transistor" is produced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例(実施例1)であるバイポ
−ラトランジスタを説明するための半導体チップの断面
FIG. 1 is a sectional view of a semiconductor chip for explaining a bipolar transistor according to a first embodiment (embodiment 1) of the present invention;

【図2】図1の半導体チップの製造例を説明する図であ
って、工程A〜Eからなる製造工程順断面図
FIG. 2 is a view for explaining a manufacturing example of the semiconductor chip of FIG. 1 and is a cross-sectional view in the order of manufacturing steps including steps A to E;

【図3】本発明の第2の実施例(実施例2)であるバイポ
−ラトランジスタを説明するための図であって、(A)
は、その半導体チップの平面図、(B)は、(A)のA−A
線断面図
FIG. 3 is a diagram for explaining a bipolar transistor according to a second embodiment (Embodiment 2) of the present invention;
Is a plan view of the semiconductor chip, and (B) is AA of (A).
Line cross section

【図4】本発明に用いるバラスト抵抗の温度特性を説明
するための抵抗率の温度依存性を示す図
FIG. 4 is a diagram showing temperature dependence of resistivity for explaining temperature characteristics of a ballast resistor used in the present invention.

【図5】従来のバイポ−ラトランジスタを説明するため
の半導体チップの断面図
FIG. 5 is a sectional view of a semiconductor chip for explaining a conventional bipolar transistor.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 n型GaAsコレクタコンタクト層 3 n型GaAsコレクタ層 4 p型GaAsベ−ス層 5 n型AlGaAsエミッタ層 6 n型InGaAsエミッタキャップ層 7 エミッタ電極 8 ベ−ス電極 9 コレクタ電極 10 層間絶縁膜 11 スル−ホ−ル 12 配線 13 絶縁領域 14 バラスト抵抗 15 SiO2側壁 16 WSi膜 17 (Ba1-XPbX)TiO3焼結体薄膜 18 低濃度n型GaAsバラスト抵抗 19 高濃度n型GaAsエミッタコンタクト層 20 AuGe/Auエミッタ電極Reference Signs List 1 semi-insulating GaAs substrate 2 n-type GaAs collector contact layer 3 n-type GaAs collector layer 4 p-type GaAs base layer 5 n-type AlGaAs emitter layer 6 n-type InGaAs emitter cap layer 7 emitter electrode 8 base electrode 9 collector Electrode 10 Interlayer insulating film 11 Through-hole 12 Wiring 13 Insulating region 14 Ballast resistor 15 SiO 2 side wall 16 WSi film 17 (Ba 1 -X Pb X ) TiO 3 sintered thin film 18 Low concentration n-type GaAs ballast resistor 19 High concentration n-type GaAs emitter contact layer 20 AuGe / Au emitter electrode

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に第1導電型の第1の半導体層、
第2導電型の第2の半導体層及び第1導電型の第3の半
導体層が順次形成され、エミッタ電極と接地端子との間
にバラスト抵抗素子を有する高出力型のバイポ−ラトラ
ンジスタであって、前記バラスト抵抗素子がメタチタン
酸バリウムを主成分として含む焼結体であることを特徴
とするバイポ−ラトランジスタ。
A first semiconductor layer of a first conductivity type on a substrate;
A second semiconductor layer of the second conductivity type and a third semiconductor layer of the first conductivity type are sequentially formed, and a high-power bipolar transistor having a ballast resistance element between the emitter electrode and the ground terminal. Wherein the ballast resistor element is a sintered body containing barium metatitanate as a main component.
【請求項2】 前記メタチタン酸バリウムを主成分とし
て含む焼結体が、式:(Ba1-XPbX)TiO3[但しx
=0.05〜0.20]で表される焼結体であることを特徴とす
る請求項1記載のバイポ−ラトランジスタ。
2. The sintered body containing barium metatitanate as a main component is represented by the formula: (Ba 1 -x Pb x ) TiO 3 [where x
= 0.05 to 0.20]. 2. The bipolar transistor according to claim 1, wherein:
【請求項3】 基板上に第1導電型の第1の半導体層、
第2導電型の第2の半導体層及び第1導電型の第3の半
導体層を順次堆積して形成する工程と、メタチタン酸バ
リウムを主成分として含む焼結体薄膜を成膜する工程
と、前記焼結体薄膜をエッチングしてバラスト抵抗を形
成する工程とを含むことを特徴とするバイポ−ラトラン
ジスタの製造方法。
3. A first semiconductor layer of a first conductivity type on a substrate,
A step of sequentially depositing and forming a second semiconductor layer of the second conductivity type and a third semiconductor layer of the first conductivity type, and a step of forming a sintered thin film containing barium metatitanate as a main component, Etching the sintered thin film to form a ballast resistor.
JP17293095A 1995-06-15 1995-06-15 Bipolar transistor and method of manufacturing the same Expired - Fee Related JP2636811B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17293095A JP2636811B2 (en) 1995-06-15 1995-06-15 Bipolar transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17293095A JP2636811B2 (en) 1995-06-15 1995-06-15 Bipolar transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH098052A JPH098052A (en) 1997-01-10
JP2636811B2 true JP2636811B2 (en) 1997-07-30

Family

ID=15950994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17293095A Expired - Fee Related JP2636811B2 (en) 1995-06-15 1995-06-15 Bipolar transistor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2636811B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3942984B2 (en) * 2002-08-06 2007-07-11 株式会社ナノテコ Bipolar transistor, multi-finger bipolar transistor, epitaxial substrate for manufacturing bipolar transistor, and method for manufacturing bipolar transistor
JP6065303B2 (en) 2012-06-15 2017-01-25 ローム株式会社 Switching device
CN117995892B (en) * 2024-04-03 2024-06-21 中国电子科技集团公司第五十八研究所 High-reliability power transistor structure capable of eliminating hot spots and preparation method

Also Published As

Publication number Publication date
JPH098052A (en) 1997-01-10

Similar Documents

Publication Publication Date Title
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
US20060138459A1 (en) Semiconductor device, manufacturing method of the same and electronic device
US6649458B2 (en) Method for manufacturing semiconductor device with hetero junction bipolar transistor
US6410945B1 (en) Heterojunction bipolar transistor and its manufacturing process
US7301181B2 (en) Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum
EP1291923B1 (en) Heterojunction bipolar transistor and production process therefore
US6881639B2 (en) Method of manufacturing semiconductor device
JP2636811B2 (en) Bipolar transistor and method of manufacturing the same
JP3087671B2 (en) Bipolar transistor and method of manufacturing the same
US7276744B2 (en) Semiconductor device and method of manufacturing the same
US20060284282A1 (en) Heterjunction bipolar transistor with tunnelling mis emitter junction
JPH05136159A (en) Heterojunction type bipolar transistor and its manufacture
JP2002261271A (en) Semiconductor device and method of manufacturing the same
JP3866936B2 (en) Heterojunction bipolar transistor
JP3143965B2 (en) Method for manufacturing semiconductor device
US6724020B2 (en) Semiconductor device and power amplifier using the same
JP3135003B2 (en) Method for manufacturing heterojunction bipolar transistor
JP2953966B2 (en) Manufacturing method of bipolar transistor
JP2976664B2 (en) Manufacturing method of bipolar transistor
JP2003303827A (en) Semiconductor device and its manufacturing method
JP2005159112A (en) Semiconductor device and manufacturing method thereof
JP3386361B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
KR950001149B1 (en) Manufacturing method of hetero-junction bjt
JP2001308102A (en) Three-terminal electronic device
JP3321229B2 (en) Semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees