JP2636313B2 - クロック発生回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロック発生回路、特に、１チップ・マイク
ロコンピュータなどに搭載され異なる２つの周波数のク
ロックを発生する２つの発振回路を有しその２つのクロ
ックからいずれか一方のクロックを選択するクロック発
生回路に関する。

〔従来の技術〕

従来、この種のクロック発生回路は、第４図に示すよ
うに、２種類の周波数を発生する発振回路1,2および、
この２つのクロックを同期化し選択信号ａによって切り
換える選択回路５によって構成されていた。

〔発明が解決しようとする課題〕

上述した従来のクロック発生回路は、一方の発振回路
１は、低消費電力を目的として低周波数でかつ、駆動能
力の低いバッファ回路によって構成されているため、発
振回路１を構成する発振端子6,7には、外部からノイズ
が重畳しやすく、そのノイズが、そのまま、選択回路５
の出力に重畳するので、クロック出力回路の出力によっ
て動作する他の回路の誤動作を引き起こすと云う欠点が
あった。

〔課題を解決するための手段〕

本発明のクロック発生回路は、第１の発振器と、発振
を停止できる第２の発振器と、前記第１の発振器の出力
を前記第２の発振器の出力又はその分周出力によってサ
ンプリングしてノイズを除去するノイズ除去回路と、前
記第２の発振器が発振している時は前記ノイズ除去回路
でノイズを除去した信号を選択し前記第２の発振器が発
振を停止している時は前記第１の発振器の出力を選択し
て、クロック信号を出力する第１の選択手段と、前記ク
ロック信号と前記第２の発振器の出力のいずれか一方を
選択する第２の選択手段とを含んで構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例を示すブロック図であ
る。

発振回路１は、発振端子6,7を有し、発振子10によっ
てクロックを発生する。

発振子10は時計用の水晶発振子の32.768kHzで、低周
波数である。また、この発振回路１は低消費電力を目的
として駆動機能の低いバッファによって構成されてい
る。

発振回路２は発振端子8,9を有し、発振子11によって
クロックを発生する。

発振子10は4MHzの高い周波数であり、安定な発振が得
られるように駆動能力の高いバッファによって構成され
ている。発振回路２は信号ｂによって発振を停止する構
成となっている。

ノイズ除去回路３は、駆動能力が低いため発振端子6,
7から重畳してくる外部ノイズを含むおそれのある発振
回路１の出力を、発振回路２の出力によってサンプリン
グし、ノイズを除去する。

選択回路４はノイズ除去回路３の出力と発振回路１の
出力のいずれかを選択し、選択回路５は選択回路４と発
振回路２の出力のいずれかを選択し、クロック発生回路
の出力とする。

第２図は、第１図に示す発振回路１、ノイズ除去回路
３選択回路４の詳細を示す回路図である。

フリップ・フロップ12,13,14は発振回路２の出力でシ
フトする３ビットのシフトレジスタを構成している。こ
の３つのフリップ・フロップの出力がすべて０レベルと
なるとNORゲート16によってRSフリップ・フロップ15は
リセットされ０を出力する。３つのフリップ・フロップ
の出力がすべて１レベルとなるとANDゲート17によってR
Sフリップ・フロップ15はセットされ１レベルとなる。

まず、発振回路２が発振をしている時の動作について
述べる。信号Ｂが０レベルでNchトランジスタ21がオフ
しているとバッファ20で構成された発振回路２は発振
し、フリップ・フロップ12,13,14にゲート・クロックが
供給され、フリップ・フロップ12,13,14は発振回路２の
クロックに同期してシフト動作を行なう。この場合発振
回路２の1.5クロック幅以下のノイズは除去することが
できる。

次に発振回路２が発振を停止している時の動作につい
て述べる。信号ｂが１レベルでNchトランジスタ21がオ
ンすると発振回路２の発振は停止し、その出力はハイレ
ベルに固定される。この結果フリップ・フロップ12,13,
14のゲートはすべてハイレベルとなり、発振回路１の出
力がそのままフリップ・フロップ12,13,14の出力となっ
て、結局発振回路１の出力がそのまま出力される。

このような、構成，動作を有するクロック発生回路に
よれば、発振回路２が動作しており、ノイズ発生の可能
性の高い通動の動作には、その発振回路２のクロックを
使ってサンプリングを実施し発振回路１のノイズを除去
することが可能となり、発振回路２の発振が停止してい
る場合には、低消費電力モード動作時であり、ノイズ発
生の可能性は低いため、発振回路１のクロックをそのま
ま使うことにより、ノイズのない安定なクロックが得ら
れる。

第３図は本発明の第２の実施例を示すブロック図であ
る。

第１図との相違は分周回路22である。この分周回路22
の出力をノイズ除去回路３のサンプリングクロックとす
ることにより、より幅の広いノイズも除去できる。

〔発明の効果〕

以上説明したように本発明は、ノイズが重畳しやすい
第１の発振回路の出力を安定な第２の発振回路の出力に
よってサンプリングし、ノイズを除去することによって
安定なクロックを得られるという効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示すノイズ除去回路の詳細を示す回路図、
第３図は本発明の第２の実施例を示すブロック図、第４
図は従来の一例を示すブロック図である。 1,2……発振回路、３……ノイズ除去回路、4,5……選択
回路、6,7,8,9……発振端子、10,11……発振子、12,13,
14……フリップ・フロップ、15……RSフリップ・フロッ
プ、16……NORゲート、７……ANDゲート、18……ORゲー
ト、19……インバータ、20……バッファ、21……Nchト
ランジスタ、22……分周回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１の発振器と、発振を停止できる第２の
   発振器と、前記第１の発振器の出力を前記第２の発振器
   の出力又はその分周出力によってサンプリングしてノイ
   ズを除去するノイズ除去回路と、前記第２の発振器が発
   振している時は前記ノイズ除去回路でノイズを除去した
   信号を選択し前記第２の発振器が発振を停止している時
   は前記第１の発振器の出力を選択して、クロック信号を
   出力する第１の選択手段と、前記クロック信号と前記第
   ２の発振器の出力のいずれか一方を選択する第２の選択
   手段とを含むことを特徴とするクロック発生回路。