JP2634978B2 - Lead frame with protection element - Google Patents

Lead frame with protection element

Info

Publication number
JP2634978B2
JP2634978B2 JP3244638A JP24463891A JP2634978B2 JP 2634978 B2 JP2634978 B2 JP 2634978B2 JP 3244638 A JP3244638 A JP 3244638A JP 24463891 A JP24463891 A JP 24463891A JP 2634978 B2 JP2634978 B2 JP 2634978B2
Authority
JP
Japan
Prior art keywords
lead frame
resistance
conductive layer
package
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3244638A
Other languages
Japanese (ja)
Other versions
JPH0563135A (en
Inventor
健司 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP3244638A priority Critical patent/JP2634978B2/en
Publication of JPH0563135A publication Critical patent/JPH0563135A/en
Application granted granted Critical
Publication of JP2634978B2 publication Critical patent/JP2634978B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、パッケージに封止され
た電子部品を、該パッケージ外部と電気的に接続するた
めに設けられるリードフレームに係り、特に、該パッケ
ージの外部から印加されるサージ電圧から、該パッケー
ジ内の電子部品を保護することができる、耐圧の低下を
避けながら、抵抗値や容量値等を比較的大きくすること
が可能で、又、保護するために構成する抵抗素子の抵抗
値をリードフレーム毎に異ならせることが可能な保護素
子付リードフレームに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame provided for electrically connecting an electronic component sealed in a package to the outside of the package, and more particularly, to a surge applied from outside the package. It is possible to protect the electronic components in the package from the voltage. It is possible to relatively increase the resistance value and the capacitance value while avoiding a decrease in the withstand voltage. The present invention relates to a lead frame with a protection element that can make a resistance value different for each lead frame.

【0002】[0002]

【従来の技術】従来から、半導体集積回路の入出力回路
は、該半導体集積回路のパッケージに設けられるリード
フレームから印加されるサージ電圧(静電放電)によ
り、内部回路が静電破壊されてしまうことを防止するた
めの様々な技術が開示されている。以降、このような技
術を、静電保護とも呼ぶ。
2. Description of the Related Art Conventionally, in an input / output circuit of a semiconductor integrated circuit, an internal circuit is electrostatically damaged by a surge voltage (electrostatic discharge) applied from a lead frame provided in a package of the semiconductor integrated circuit. Various techniques have been disclosed for preventing such a situation. Hereinafter, such a technique is also referred to as electrostatic protection.

【0003】例えば、CMOS(complementary metal
oxide semiconductor )半導体集積回路等のMOS(me
tal oxide semiconductor )半導体集積回路の出力回路
においては、該出力回路に用いられているPチャネルM
OSトランジスタやNチャネルMOSトランジスタにお
いて形成される寄生ダイオードにより、該出力回路の静
電保護を行っている。
For example, CMOS (complementary metal)
oxide semiconductor) MOS (me
tal oxide semiconductor) In an output circuit of a semiconductor integrated circuit, a P channel M used in the output circuit is used.
The output circuit is protected from static electricity by a parasitic diode formed in the OS transistor or the N-channel MOS transistor.

【0004】しかしながら、集積度の増加によるウェハ
プロセスの微細化に伴って、このような寄生ダイオード
の保護容量が低下して、静電保護が不十分になってきて
いるという問題がある。
However, with the miniaturization of the wafer process due to the increase in the degree of integration, there is a problem that the protection capacitance of such a parasitic diode is reduced and the electrostatic protection is insufficient.

【0005】このため、特開昭63−175460で
は、半導体集積回路のパッケージの部分に、サージ保護
素子を備えるという技術が開示されている。例えば、こ
の特開昭63−175460では、半導体集積回路のリ
ードフレームとアースのリードフレームとの間のパッケ
ージに、ツェナ効果を持ったサージ保護素子を備えると
いう技術が開示されている。
For this reason, Japanese Patent Application Laid-Open No. 63-175460 discloses a technique in which a surge protection element is provided in a package portion of a semiconductor integrated circuit. For example, Japanese Patent Application Laid-Open No. 63-175460 discloses a technique in which a surge protection element having a Zener effect is provided in a package between a lead frame of a semiconductor integrated circuit and a ground lead frame.

【0006】又、特開昭63−175461では、半導
体集積回路のパッケージであるプラスチックモールド樹
脂自体をツェナ効果性樹脂として、これによりサージ保
護装置を構成するという技術が開示されている。
Japanese Unexamined Patent Application Publication No. 63-175461 discloses a technique in which a plastic protective resin, which is a package of a semiconductor integrated circuit, is used as a Zener effect resin to constitute a surge protection device.

【0007】又、特開昭64−34133では、半導体
集積回路において、リードフレームとチップとを抵抗体
を介して接続することにより、静電保護を行うという技
術が開示されている。例えば、この特開昭64−341
33では、リードフレームとチップとを接続するボンデ
ィングワイヤを抵抗線として、半導体集積回路の入力回
路に直列に抵抗素子を形成することにより、静電保護を
行うという技術が開示されている。
Japanese Patent Application Laid-Open No. 64-34133 discloses a technique for protecting a semiconductor integrated circuit from static electricity by connecting a lead frame and a chip via a resistor. For example, Japanese Patent Application Laid-Open No. 64-341
No. 33 discloses a technique of performing electrostatic protection by forming a resistance element in series with an input circuit of a semiconductor integrated circuit using a bonding wire connecting a lead frame and a chip as a resistance wire.

【0008】又、特開昭62−265731では、半導
体集積回路において、アセンブリ工程終了後の初期動作
不良を除去するためのエージング試験を容易に行うため
に、電極用リードがテープ状の絶縁性フィルム上に設け
られた、テープキャリア方式に用いるリードフレーム
を、一端がリードに接続されている金属薄膜抵抗が設け
られ、少なくとも2つのリードが、そのうちの少なくと
も1つのリードが金属薄膜抵抗を介して接続されている
共通の電極部を有するリードフレームとするという技術
が開示されている。又、この特開昭62−265731
では、エージング試験後には、前記金属薄膜抵抗等が取
り除かれる。
Japanese Patent Application Laid-Open No. Sho 62-265731 discloses that, in a semiconductor integrated circuit, an electrode lead is used as a tape-like insulating film in order to easily perform an aging test for removing an initial operation failure after an assembly process. The lead frame used for the tape carrier system provided above is provided with a metal thin film resistor having one end connected to the lead, and at least two leads are connected with at least one of the leads via the metal thin film resistor. A technique of forming a lead frame having a common electrode portion is disclosed. Also, Japanese Unexamined Patent Publication No.
Then, after the aging test, the metal thin film resistor and the like are removed.

【0009】[0009]

【発明が達成しようとする課題】しかしながら、前述の
特開昭63−175460、特開昭63−17546
1、特開昭64−34133では、静電保護のために設
けられる抵抗素子が半導体集積回路のパッケージ内に設
けられている等のため、該抵抗素子を、耐圧の低下を避
けながら十分に大きい抵抗値の抵抗素子とすることが困
難であるという問題がある。この問題は、静電保護対象
がMOS半導体集積回路の場合には注意しなければなら
ない。何故なら、MOS半導体集積回路の場合には、入
力インピーダンスが比較的高く、入力の静電保護のため
の抵抗素子の抵抗値も比較的高くする必要があるからで
ある。
However, the above-mentioned JP-A-63-175460 and JP-A-63-17546 are mentioned above.
1. In JP-A-64-34133, since a resistance element provided for electrostatic protection is provided in a package of a semiconductor integrated circuit or the like, the resistance element is made sufficiently large while avoiding a decrease in withstand voltage. There is a problem that it is difficult to use a resistance element having a resistance value. This problem must be noted when the electrostatic protection target is a MOS semiconductor integrated circuit. This is because in the case of a MOS semiconductor integrated circuit, the input impedance must be relatively high, and the resistance value of the resistance element for protecting the input from static electricity must be relatively high.

【0010】又、静電保護のために半導体集積回路の入
出力回路に設けられる抵抗素子の抵抗値が大きくなる
程、該入出力回路部分における信号伝達速度が低下して
しまうという問題がある。従って、静電保護のための抵
抗素子の抵抗値は、静電保護の度合いと、信号伝達速度
との兼合いで、信号の電流の大きさ等を考慮しながら、
半導体集積回路の入力毎あるいは出力毎に決定されるべ
きである。
In addition, there is a problem that as the resistance value of the resistance element provided in the input / output circuit of the semiconductor integrated circuit for protecting the static electricity increases, the signal transmission speed in the input / output circuit portion decreases. Therefore, the resistance value of the resistance element for electrostatic protection is determined in consideration of the magnitude of the signal current and the like in consideration of the degree of electrostatic protection and the signal transmission speed.
It must be determined for each input or output of the semiconductor integrated circuit.

【0011】しかしながら、これらの従来の技術で形成
された抵抗素子の抵抗値は、このように入力毎や出力毎
に抵抗値を調整することはできないという問題があっ
た。
However, there is a problem that the resistance value of the resistance element formed by these conventional techniques cannot be adjusted for each input or output as described above.

【0012】なお、前述の特開昭62−265731
は、静電保護に関する技術ではない。
Incidentally, the aforementioned Japanese Patent Application Laid-Open No. 62-265731
Is not a technology related to electrostatic protection.

【0013】本発明は、前記従来の問題点を解決するべ
くなされたもので、パッケージに封止された電子部品
を、該パッケージ外部と電気的に接続するために設けら
れるリードフレームにおいて、該パッケージの外側から
印加されるサージ電圧から、該パッケージ内の電子部品
を保護することができる、耐圧の低下を避けながら、保
護素子として構成する抵抗素子の抵抗値や容量素子の容
量値を比較的大きくすることが可能で、又、これら抵抗
や容量値をリードフレーム毎に異ならせることが可能
な、保護素子付リードフレームを提供することを目的と
する。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems. In a lead frame provided for electrically connecting an electronic component sealed in a package to the outside of the package, the present invention relates to a lead frame. from a surge voltage applied from the outside, it is possible to protect the electronic components of the package, while avoiding a reduction in the breakdown voltage, the coercive
Resistance of the resistive element and the capacity of the capacitive element
Can be relatively large quantity value, also capable of varying these resistance and capacitance values for each lead frame, and an object thereof is to provide a lead frame with protective elements.

【0014】[0014]

【課題を解決するための手段】本発明は、パッケージに
封止された電子部品を、該パッケージ外部と電気的に接
続するために設けられるリードフレームにおいて、比較
的電気抵抗が低い材質による第1導電層と、抵抗素子を
作り込むために用いる、所定の電気抵抗を有する材質に
よる抵抗層と、電気抵抗が十分大きい絶縁層と、比較的
電気抵抗が低い材質による第2導電層とが、この順に積
層された多層構造を有していて、前記第1導電層あるい
は前記抵抗層と、前記第2導電層とを対向電極とする容
量素子がり込まれ、保護素子を作り込んだことにより、
前記課題を達成したものである。
According to the present invention, there is provided a lead frame provided for electrically connecting an electronic component sealed in a package to the outside of the package . Conductive layer and resistive element
A resistance layer made of a material having a predetermined electric resistance and an insulating layer having a sufficiently high electric resistance,
The second conductive layer made of a material having a low electric resistance is stacked in this order.
A multi-layered structure, wherein the first conductive layer or
Is a capacitor using the resistive layer and the second conductive layer as counter electrodes.
The amount element is embedded and the protection element is created.
The above object has been achieved.

【0015】又、保護素子付リードフレームにおいて、
前記抵抗層を利用して、当該リードフレームによる前記
電気的接続中に直列に挿入される、前記保護素子に用い
抵抗素子を作り込むようにしてもよい。
In a lead frame with a protection element,
By using the resistive layer, it is inserted in series in the electrical connection by the lead frame, used in the protective element
It may be fabricated the resistance element that.

【0016】[0016]

【0017】更に、保護素子付リードフレームにおい
て、前記抵抗層の材質を、印加される電圧に従って電気
抵抗が変化する材質としてもよい。
Further, in the lead frame with a protection element, the material of the resistance layer may be a material whose electric resistance changes according to an applied voltage.

【0018】[0018]

【作用】本発明は、パッケージに封止された電子部品
を、該パッケージ外部と電気的に接続するために設けら
れるリードフレームにおいて、該パッケージの外部から
印加されるサージ電圧から、該パッケージ内の電子部品
を保護するための保護素子を構成するようにしている。
According to the present invention, there is provided a lead frame provided for electrically connecting an electronic component sealed in a package to the outside of the package. A protection element for protecting the electronic component is configured.

【0019】図1は、本発明の要旨を示す斜視図であ
る。
FIG. 1 is a perspective view showing the gist of the present invention.

【0020】この図1において、矢印A1の如くパッケ
ージ内の電子部品に接続するためのワイヤ2がボンディ
ングされたリードフレーム1は、矢印A2の方向でパッ
ケージ外部に接続される。
In FIG. 1, a lead frame 1 to which a wire 2 for connecting to an electronic component in a package is bonded as shown by an arrow A1 is connected to the outside of the package in the direction of an arrow A2.

【0021】又、このリードフレーム1は、少なくと
も、第1導電層11と、抵抗層14と絶縁層16と
第2導電層12とを有する多層構造となっている
The lead frame 1 includes at least a first conductive layer 11, a resistance layer 14, an insulating layer 16 ,
It has a multilayer structure having a second conductive layer 12.

【0022】又、本発明は、このような多層構造のリー
ドフレームによれば、レーザやダイヤモンド針により切
削溝の加工等を行って、抵抗素子や容量素子を作り込ん
で、保護素子を構成することが可能であることを見出し
たものである。
Further, according to the present invention, according to the lead frame having such a multilayer structure, a protection element is formed by forming a resistance element or a capacitance element by processing a cutting groove or the like with a laser or a diamond needle. It is found that it is possible.

【0023】なお、本発明は、このように応用範囲の広
い多層構造のリードフレームを見出したものであって、
これに対する加工形状や加工方法を限定するものではな
い。
The present invention has found a multi-layered lead frame having such a wide application range.
The processing shape and processing method for this are not limited.

【0024】又、このようにして保護素子として作り込
まれた抵抗素子は、耐圧の低下を避けながら、比較的大
きな抵抗値にすることも可能である。
The resistance element formed as a protection element in this way can have a relatively large resistance value while avoiding a decrease in withstand voltage.

【0025】これは、保護素子を構成する点で、リード
フレームの範囲で、比較的自由なスペースを用いること
ができるためである。又、リードフレームは、パッケー
ジ外部への露出部分を有しているので、該リードフレー
ムに構成される保護素子からの放熱を効果的に行うこと
ができるためである。
This is because a relatively free space can be used within the range of the lead frame in constituting the protection element. In addition, since the lead frame has a portion exposed to the outside of the package, heat can be effectively radiated from the protection element formed in the lead frame.

【0026】又、本発明のリードフレームにおいては、
レーザやダイヤモンド針等により切削溝を加工する位置
を変えることにより、該加工により作り込まれる保護素
子の抵抗素子や容量素子の抵抗値や容量値を調節できる
という効果をも備えている。
In the lead frame of the present invention,
By changing the position where the cutting groove is processed by a laser, a diamond needle, or the like, the resistance value and the capacitance value of the resistance element and the capacitance element of the protection element formed by the processing can be adjusted.

【0027】又、保護素子として容量素子を作り込んだ
場合には、保護パッケージ内部で該容量素子による保護
素子が接続されることになり、従来容量素子はパッケー
ジ外部に取付けざるを得なかったことに比べ、静電保護
効果等をより向上させることもできる。
When a capacitive element is formed as a protective element, the protective element by the capacitive element is connected inside the protective package, so that the conventional capacitive element has to be mounted outside the package. As compared with the above, the electrostatic protection effect and the like can be further improved.

【0028】[0028]

【実施例】以下、図を用いて本発明の実施例を詳細に説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings.

【0029】図2は、本発明の第1実施例の側面図であ
る。
FIG. 2 is a side view of the first embodiment of the present invention.

【0030】本実施形態については、保護素子の少なく
とも一部として用いるために作り込む抵抗素子を中心に
説明する。この図2において、符号A1、A2は、前述
の図1の同符号のものと同一のものである。
In this embodiment, the number of protection elements is small.
Focus on the resistive element built to be used as a part
explain. In FIG. 2, reference numerals A1 and A2 are the same as those described above with reference to FIG.

【0031】この図2において、リードフレーム1は、
第1導電層11と、抵抗層14とで構成されている。
又、このリードフレーム1は、矢印A1の如く、ワイヤ
2により、パッケージ内の電子部品へ接続されている。
In FIG. 2, the lead frame 1 is
It is composed of a first conductive layer 11 and a resistance layer 14.
The lead frame 1 is connected to an electronic component in the package by a wire 2 as shown by an arrow A1.

【0032】前記第1導電層11は、この図2に示され
る第1実施例では、導電層部分11a と、導電層部分1
1c とに分割されている。あるいは、本実施例におい
て、第1導電層11は、導電層部分11a と、導電層部
分11b と、導電層部分11cとに分割されている。こ
の分割は、レーザ光によって、切削溝を設けることによ
り行われている。
In the first embodiment shown in FIG. 2, the first conductive layer 11 includes a conductive layer portion 11a and a conductive layer portion 1.
1c. Alternatively, in this embodiment, the first conductive layer 11 is divided into a conductive layer portion 11a, a conductive layer portion 11b, and a conductive layer portion 11c. This division is performed by providing cutting grooves with laser light.

【0033】なお、図4を用いて後述する抵抗素子R1
の所望の抵抗値が得られるのであれば、導電層部分11
b を敢えて除去する必要がなく、この場合には、レーザ
光による切削幅は狭くすることができ、加工能率を向上
させることができる。
The resistance element R1 described later with reference to FIG.
If the desired resistance value is obtained, the conductive layer portion 11
It is not necessary to remove b, and in this case, the cutting width by the laser beam can be narrowed, and the processing efficiency can be improved.

【0034】図3は、前述の本発明の第1実施例の上面
図である。
FIG. 3 is a top view of the first embodiment of the present invention.

【0035】この図3の上面図においては、特に、第1
導電層11の、導電層部分11a と導電層部分11c と
への分割、あるいは導電層部分11a と導電層部分11
b と導電層部分11c とへの分割の様子が示されてい
る。又、レーザ光による切削溝の形状も示されており、
ワイヤ2によりパッケージ内部の電子部品に接続されて
いる導電層部分11a と、パッケージ外部に接続されて
いる導電層部分11c とが分離されている。
In the top view of FIG.
The conductive layer 11 is divided into a conductive layer portion 11a and a conductive layer portion 11c, or the conductive layer portion 11a and the conductive layer portion 11
The state of division into b and the conductive layer portion 11c is shown. Also, the shape of the cutting groove by laser light is shown,
The conductive layer portion 11a connected to the electronic component inside the package by the wire 2 is separated from the conductive layer portion 11c connected to the outside of the package.

【0036】図4は、前述の本発明の第1実施例の等価
回路である。
FIG. 4 is an equivalent circuit of the above-described first embodiment of the present invention.

【0037】この図4において、符号A1、A2は、前
述の図1の同符号のものと同一である。
In FIG. 4, reference numerals A1 and A2 are the same as those in FIG.

【0038】この図4に示されるように、この本発明の
第1実施例は、保護素子として機能する抵抗素子R1
が、パッケージに封止された電子部品と該パッケージ外
部との電気的な接続に直列に挿入されている。なお、こ
の図4に示される抵抗素子R1の抵抗値は、前述の図2
の長さL1を変えることにより調整することが可能であ
る。
As shown in FIG. 4, in the first embodiment of the present invention, a resistance element R1 functioning as a protection element is provided.
Are inserted in series in the electrical connection between the electronic component sealed in the package and the outside of the package. The resistance value of the resistance element R1 shown in FIG.
Can be adjusted by changing the length L1.

【0039】このように、本発明の第1実施例によれ
ば、抵抗素子R1により、静電保護を向上させることが
できる。
As described above, according to the first embodiment of the present invention, the resistance protection can be improved by the resistance element R1.

【0040】図5は、本発明の第2実施例の側面図であ
る。
FIG. 5 is a side view of a second embodiment of the present invention.

【0041】本実施形態については、保護素子の少なく
とも一部として用いるために作り込む容量素子を中心に
説明する。この図5において、符号A1、A2は、前述
の図1の同符号のものと同一のものである。
In this embodiment, the number of protection elements is small.
Focus on the capacitive element built to be used as a part
explain. In FIG. 5, reference numerals A1 and A2 are the same as those described above with reference to FIG.

【0042】この図5の本発明の第2実施例のリードフ
レームは、第1導電層11と、抵抗層14と、絶縁層1
6と、第2導電層12とが、この順に積層された多層構
造となっている。
The lead frame according to the second embodiment of the present invention shown in FIG. 5 has a first conductive layer 11, a resistance layer 14, an insulating layer 1
6 and the second conductive layer 12 have a multilayer structure in which they are stacked in this order.

【0043】前記第2導電層12は、導電層部分12a
と、導電層部分12b とに分割されている。この分割
は、レーザによる切削加工で行われる。又、この導電層
部分12a は、グランドGNDに接続されている。
The second conductive layer 12 includes a conductive layer portion 12a
And a conductive layer portion 12b. This division is performed by laser cutting. The conductive layer portion 12a is connected to the ground GND.

【0044】図6は、前述の本発明の第2実施例の下面
図である。
FIG. 6 is a bottom view of the second embodiment of the present invention.

【0045】この図6においては、分割された第2導電
層12の状態が示されている。即ち、所定の方法でグラ
ンドGNDに接続されている導電層部分12aは、導電
層部分12b と分離され、前記第1導電層11あるいは
前記抵抗層14に対する対向電極となっている。
FIG. 6 shows the state of the divided second conductive layer 12. That is, the conductive layer portion 12a connected to the ground GND in a predetermined manner is separated from the conductive layer portion 12b and serves as a counter electrode to the first conductive layer 11 or the resistance layer.

【0046】図7は、前述の本発明の第2実施例の等価
回路図である。
FIG. 7 is an equivalent circuit diagram of the second embodiment of the present invention.

【0047】この図7において、符号A1、A2は、前
述の図1の同符号のものと同一のものである。
In FIG. 7, reference numerals A1 and A2 are the same as those described above with reference to FIG.

【0048】この図7の等価回路に示される如く、本第
2実施例においては、第1導電層11あるいは抵抗層1
4と、第2導電層12が分割されグランドGNDに接続
された導電層部分12a とを対向電極とする容量素子C
1が作り込まれている。
As shown in the equivalent circuit of FIG. 7, in the second embodiment, the first conductive layer 11 or the resistive layer 1
4 and a conductive layer portion 12a in which the second conductive layer 12 is divided and connected to the ground GND.
One is built.

【0049】このような本発明の第2実施例によれば、
容量素子C1を備えることにより、パッケージに封止さ
れた電子部品の静電保護を向上することができる。
According to the second embodiment of the present invention,
With the provision of the capacitor C1, the electrostatic protection of the electronic component sealed in the package can be improved.

【0050】図8は、前述の本発明の第2実施例の変形
例の等価回路図である。
FIG. 8 is an equivalent circuit diagram of a modification of the above-described second embodiment of the present invention.

【0051】この図8の変形例は、前述の図5の破線B
1で示される部分がレーザにより切削され、第1導電層
11が2つの導電層部分に分割されたものである。従っ
て、この変形例では、パッケージに封止された電子部品
と、該パッケージ外部との間の、当該リードフレーム1
による接続中に、直列に抵抗素子が作り込まれる。即
ち、この図8の等価回路図に示される如く、抵抗素子R
2が作り込まれると共に、容量素子C2と容量素子C3
とが作り込まれる。
The modified example of FIG. 8 is a modification of the above-mentioned broken line B of FIG.
The portion indicated by 1 is cut by a laser, and the first conductive layer 11 is divided into two conductive layer portions. Therefore, in this modified example, the lead frame 1 between the electronic component sealed in the package and the outside of the package is provided.
During the connection according to the above, a resistance element is formed in series. That is, as shown in the equivalent circuit diagram of FIG.
2 are built, and the capacitance elements C2 and C3
Is made.

【0052】このような本発明の第2実施例の変形例に
よれば、抵抗素子R2に加えて、容量素子C2、C3を
も備えており、前述の本発明の第1実施例や第2実施例
よりも静電保護効果をより向上させることができる。
According to such a modification of the second embodiment of the present invention, in addition to the resistive element R2, the capacitive elements C2 and C3 are also provided. The electrostatic protection effect can be more improved than in the embodiment.

【0053】図9は、本発明の第3実施例の側面図であ
る。
FIG. 9 is a side view of a third embodiment of the present invention.

【0054】この図9において、符号A1、A2は、前
述の図1の同符号のものと同一のものである。
In FIG. 9, reference numerals A1 and A2 are the same as those in FIG.

【0055】この図9の本第3実施例のリードフレーム
は、第1導電層11と、抵抗層14と、第2導電層12
とで構成されている。
The lead frame of the third embodiment shown in FIG. 9 comprises a first conductive layer 11, a resistance layer 14, and a second conductive layer 12.
It is composed of

【0056】特に、この図9の本実施例の抵抗層14a
の材質は、通常の電源電圧程度の電圧においては電気抵
抗が十分大きい絶縁状態となっており、一方、これより
も高い電圧の場合には電気抵抗が低くなるという、印加
される電圧に従って電気抵抗が変化する材質となってい
る。従って、本第3実施例によれば、パッケージ外部の
矢印A2の方向からサージ電圧が印加されると、抵抗層
14a の電気抵抗が低くなって、このサージ電圧はグラ
ンドGNDへと導かれ、パッケージ内部の電子回路を保
護することができる。
In particular, the resistance layer 14a of this embodiment shown in FIG.
The material is in an insulated state where the electric resistance is sufficiently large at the voltage of the ordinary power supply voltage, while the electric resistance is lower at higher voltages. Is a material that changes. Therefore, according to the third embodiment, when a surge voltage is applied from the direction of arrow A2 outside the package, the electric resistance of the resistance layer 14a decreases, and this surge voltage is guided to the ground GND, and Internal electronic circuits can be protected.

【0057】図10は、本発明の第4実施例の斜視図で
ある。
FIG. 10 is a perspective view of a fourth embodiment of the present invention.

【0058】この図10においては、パッケージに封止
されたウェハチップ4及びシート6とが、合計4個の図
1等で示される本発明のリードフレーム1a 〜1d によ
り、該パッケージの外部に電気的に接続されている。
In FIG. 10, a wafer chip 4 and a sheet 6 sealed in a package are electrically connected to the outside of the package by a total of four lead frames 1a to 1d of the present invention shown in FIG. Connected.

【0059】前記リードフレーム1a と1b とは、それ
ぞれ符号Ba あるいはBb で示される部分がレーザ光に
より除去されており、前述の本発明の第1実施例と同じ
ものとなっている。これらリードフレーム1a と1b の
等価回路は、それぞれ図11あるいは図12に示すとお
りである。又、これら図11及び図12において、符号
a 、a ′、b 、b ′は、それぞれ図10の同符号のもの
と同一である。
The lead frames 1a and 1b have the same portions as those of the first embodiment of the present invention described above except that portions indicated by reference symbols Ba and Bb have been removed by laser light. The equivalent circuit of these lead frames 1a and 1b is as shown in FIG. 11 or FIG. 12, respectively. 11 and FIG.
a, a ', b, b' are the same as those of FIG.

【0060】リードフレーム1a は、前述の図2の長さ
L1で示される長さが、リードフレーム1b よりも短く
なっている。従って、図11及び図12において、抵抗
素子R3の抵抗値は、抵抗素子R4の抵抗値より小さく
なっている。
The length L1 of the lead frame 1a shown in FIG. 2 is shorter than that of the lead frame 1b. Therefore, in FIGS. 11 and 12, the resistance value of the resistance element R3 is smaller than the resistance value of the resistance element R4.

【0061】従って、このリードフレーム1a で接続さ
れているウェハチップ4の入出力部分は、保護素子の抵
抗素子の電気抵抗による信号の遅延を減少しながら、効
果的に静電保護を行うことができる。
Accordingly, the input / output portion of the wafer chip 4 connected by the lead frame 1a can effectively perform electrostatic protection while reducing signal delay due to the electric resistance of the resistance element of the protection element. it can.

【0062】一方、リードフレーム1b で接続されるウ
ェハチップ4の入出力部分は、信号の遅延に対して余裕
があるため、保護素子として用いられる抵抗素子の電気
抵抗をより大きくして、静電保護効果をより向上させて
いる。
On the other hand, since the input / output portion of the wafer chip 4 connected by the lead frame 1b has a margin for signal delay, the electric resistance of the resistance element used as the protection element is increased to increase the electrostatic resistance. The protection effect is further improved.

【0063】図10のリードフレーム1c は、符号Bc
で示される部分がレーザ光により除去されており、図5
〜図7で前述した本発明の第2実施例と同じものになっ
ている。即ち、絶縁層16を挾んで、第1導電層11及
び抵抗層14と、グランドGNDに接続されている第2
導電層12とを対向電極とする容量素子(図13では容
量素子C4 )を作り込んで、サージ電圧に対する保護を
行っている。このリードフレーム1c の等価回路は、図
13に示すとおりである。
The lead frame 1c shown in FIG.
5 are removed by the laser beam, and FIG.
7 is the same as the second embodiment of the present invention described above with reference to FIG. That is, the first conductive layer 11 and the resistance layer 14 and the second conductive layer 11 connected to the ground GND with the insulating layer 16 interposed therebetween.
A capacitance element (capacitance element C4 in FIG. 13) having the conductive layer 12 as a counter electrode is formed to protect against a surge voltage. The equivalent circuit of the lead frame 1c is as shown in FIG.

【0064】なお、図14は、リードフレーム1d に関
する等価回路である。なお、図13及び図14におい
て、符号c 、c ′、d 、d ′、e は、図10の同符号の
ものと同一である。
FIG. 14 is an equivalent circuit for the lead frame 1d. In FIGS. 13 and 14, reference numerals c, c ', d, d', and e are the same as those in FIG.

【0065】[0065]

【発明の効果】以上説明した通り、本発明によれば、パ
ッケージに封止された電子部品を、該パッケージ外部と
電気的に接続するために設けられるリードフレームにお
いて、該パッケージの外部から印加されるサージ電圧か
ら、該パッケージ内の電子部品を保護することができ
る、耐圧の低下を避けながら抵抗値を比較的大きくする
ことが可能で、又、保護するために構成する抵抗素子の
抵抗値をリードフレーム毎に異ならせることが可能な保
護素子付リードフレームを提供することができるという
優れた効果を得ることができる。
As described above, according to the present invention, in a lead frame provided for electrically connecting an electronic component encapsulated in a package to the outside of the package, the electronic component applied from the outside of the package is provided. It is possible to protect the electronic components in the package from surge voltage, to increase the resistance value relatively while avoiding a decrease in withstand voltage, and to reduce the resistance value of the resistance element configured for protection. An excellent effect of being able to provide a lead frame with a protection element that can be different for each lead frame can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明の要旨を示す斜視図である。FIG. 1 is a perspective view showing the gist of the present invention.

【図2】図2は、本発明の第1実施例の側面図である。FIG. 2 is a side view of the first embodiment of the present invention.

【図3】図3は、前記第1実施例の上面図である。FIG. 3 is a top view of the first embodiment.

【図4】図4は、前記第1実施例の等価回路図である。FIG. 4 is an equivalent circuit diagram of the first embodiment.

【図5】図5は、本発明の第2実施例の側面図である。FIG. 5 is a side view of a second embodiment of the present invention.

【図6】図6は、前記第2実施例の下面図である。FIG. 6 is a bottom view of the second embodiment.

【図7】図7は、前記第2実施例の等価回路図である。FIG. 7 is an equivalent circuit diagram of the second embodiment.

【図8】図8は、前記第2実施例の変形例の等価回路図
である。
FIG. 8 is an equivalent circuit diagram of a modification of the second embodiment.

【図9】図9は、本発明の第3実施例の側面図である。FIG. 9 is a side view of a third embodiment of the present invention.

【図10】図10は、本発明の第4実施例の斜視図であ
る。
FIG. 10 is a perspective view of a fourth embodiment of the present invention.

【図11】図11は、前記第4実施例で用いられるリー
ドフレーム1a の等価回路である。
FIG. 11 is an equivalent circuit of a lead frame 1a used in the fourth embodiment.

【図12】図12は、前記第4実施例で用いられるリー
ドフレーム1b の等価回路である。
FIG. 12 is an equivalent circuit of a lead frame 1b used in the fourth embodiment.

【図13】図13は、前記第4実施例で用いられるリー
ドフレーム1c の等価回路である。
FIG. 13 is an equivalent circuit of a lead frame 1c used in the fourth embodiment.

【図14】図14は、前記第4実施例で用いられるリー
ドフレーム1d の等価回路である。
FIG. 14 is an equivalent circuit of a lead frame 1d used in the fourth embodiment.

【符号の説明】[Explanation of symbols]

1…リードフレーム、 2…ワイヤ、 4…ウェハチップ、 6…シート、 11…第1導電層、 11a 〜11g …第1導電層の分割された導電層部分、 12…第2導電層、 12a 、12b …第2導電層の分割された導電層部分、 14…抵抗層、 16…絶縁層、 R1〜R4…抵抗素子、 C1〜C4…容量素子、 GND…グランド(接地)。 DESCRIPTION OF SYMBOLS 1 ... Lead frame, 2 ... Wire, 4 ... Wafer chip, 6 ... Sheet, 11 ... 1st conductive layer, 11a-11g ... Divided conductive layer part of 1st conductive layer, 12 ... 2nd conductive layer, 12a, 12b: divided conductive layer portion of the second conductive layer, 14: resistive layer, 16: insulating layer, R1 to R4: resistive element, C1 to C4: capacitive element, GND: ground (ground).

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】パッケージに封止された電子部品を、該パ
ッケージ外部と電気的に接続するために設けられるリー
ドフレームにおいて、 比較的電気抵抗が低い材質による第1導電層と、抵抗素子を作り込むために用いる、 所定の電気抵抗を有
する材質による抵抗層と、電気抵抗が十分大きい絶縁層と、 比較的電気抵抗が低い材質による第2導電層とが、 この順に積層された多層構造を有していて、前記第1導
電層あるいは前記抵抗層と、前記第2導電層とを対向電
極とする容量素子が作り込まれ、 保護素子を作り込んだ
ことを特徴とする保護素子付リードフレーム。
In a lead frame provided for electrically connecting an electronic component sealed in a package to the outside of the package, a first conductive layer made of a material having a relatively low electrical resistance and a resistance element are formed. used for writing, organic and resistive layer by a material having a predetermined electrical resistance, and the electric resistance is sufficiently large insulating layer, a second conductive layer relatively electrical resistance due to low material has a stacked multilayer structure in this order And the first guide
An electric layer or the resistance layer and the second conductive layer
A lead frame with a protection element, wherein a capacitance element as a pole is formed and a protection element is formed.
【請求項2】請求項1において、 前記抵抗層を利用して、当該リードフレームによる前記
電気的接続中に直列に挿入される、前記保護素子に用い
抵抗素子を作り込んだことを特徴とする保護素子付リ
ードフレーム。
2. The method of claim 1, by using the resistor layer, is inserted into the electrical connection by the lead frame in series, used for the protective element
A lead frame with a protection element characterized by incorporating a resistance element.
【請求項3】 請求項1において、 前記抵抗層の材質が、印加される電圧に従って電気抵抗
が変化する材質であることを特徴とする保護素子付リー
ドフレーム。
3. The lead frame with a protection element according to claim 1, wherein the material of the resistance layer is a material whose electric resistance changes according to an applied voltage.
JP3244638A 1991-08-29 1991-08-29 Lead frame with protection element Expired - Fee Related JP2634978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244638A JP2634978B2 (en) 1991-08-29 1991-08-29 Lead frame with protection element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244638A JP2634978B2 (en) 1991-08-29 1991-08-29 Lead frame with protection element

Publications (2)

Publication Number Publication Date
JPH0563135A JPH0563135A (en) 1993-03-12
JP2634978B2 true JP2634978B2 (en) 1997-07-30

Family

ID=17121732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244638A Expired - Fee Related JP2634978B2 (en) 1991-08-29 1991-08-29 Lead frame with protection element

Country Status (1)

Country Link
JP (1) JP2634978B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19836753B4 (en) * 1998-08-13 2004-04-15 Infineon Technologies Ag Integrated semiconductor chip with leads to one or more external connections

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219148A (en) * 1987-03-06 1988-09-12 Matsushita Electronics Corp Semiconductor device
JPH02262356A (en) * 1989-04-03 1990-10-25 Mitsubishi Electric Corp Semiconductor device
JPH088330B2 (en) * 1989-07-19 1996-01-29 日本電気株式会社 Semiconductor integrated circuit device having LOC type lead frame

Also Published As

Publication number Publication date
JPH0563135A (en) 1993-03-12

Similar Documents

Publication Publication Date Title
US7224560B2 (en) Destructive electrical transient protection
EP0385581B1 (en) Voltage protection system
EP0587212A2 (en) ESD protection for inputs requiring operation beyond supply voltages
US5821797A (en) Protection circuit for semiconductor devices
KR100271992B1 (en) Lead frame with electrostatic discharge protection and a process for making the lead frame, and a packaged semiconductor device
US4325097A (en) Four terminal pulse suppressor
US6753204B1 (en) Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
JP3549916B2 (en) Overvoltage protection circuit
JP2634978B2 (en) Lead frame with protection element
US4600960A (en) Four terminal pulse suppressor
US7564101B2 (en) Semiconductor device for protecting a circuit formed on a semiconductor chip from destruction caused by an electrostatic discharge
JPH0527994B2 (en)
JP4031423B2 (en) Semiconductor integrated circuit
US7368825B2 (en) Power semiconductor device
EP0345432A1 (en) Diode for ESD protection of integrated circuits
JP2914015B2 (en) Semiconductor device
KR100331260B1 (en) Method of designing transistor of electrostatic protection circuit
JP2595491B2 (en) Surface mount protection circuit components
JPH04206961A (en) Semiconductor device
JPS5913354A (en) Semiconductor device
CN117059620A (en) ESD protection for multi-die Integrated Circuits (ICs) including integrated passive devices
JPH0510829B2 (en)
JPH0722529A (en) Preventing method for electrostatic breakdown of semiconductor chip
JPH0454978B2 (en)
JPH0514104A (en) Noise filter

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees