JP2626927C - - Google Patents

Info

Publication number
JP2626927C
JP2626927C JP2626927C JP 2626927 C JP2626927 C JP 2626927C JP 2626927 C JP2626927 C JP 2626927C
Authority
JP
Japan
Prior art keywords
layer
aluminum
wiring layer
film
titanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
Other languages
Japanese (ja)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Publication date

Links

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、半導体装置に関し、特に、多層アルミニウム配線層の各層が接続
孔を通じて接続された半導体装置に関する。 [従来の技術] 半導体装置においては、通常、半導体基板上にトランジスタなどの素子(エレ
メント)が形成される。これらの素子間には、素子と外部回路との間を電気的に
接続するために、各種の配線が半導体基板上に形成される。従来、これらの配線
としては、多結晶シリコン膜、高融点金属膜、高融点金属シリサイド膜、アルミ
ニウム膜やアルミニウム合金膜などが用いられてきた。最近、高速性が要求され
、高集積化が図られた半導体装置においては、配線抵抗を小さくする必要がある
。そのため、比抵抗の小さいアルミニウム膜やアルミニウム合金膜によって形成
されたアルミニウム多層配線構造が半導体装置において必須の配線構造となって
いる。 第6図は、従来のアルミニウム多層配線構造を有する半導体装置を示した断面
図である。第6図を参照して、シリコン半導体基板1の上にDRAM(Dyna
mic Random Access Memory)セル2がスタックト・セ
ル構造を有するように形成されている。このDRAMセル2の上には、下地絶縁
膜3が形成されている。この下地絶縁膜3の上には、互いに所定の間隔を隔てて
第1アルミニウム配線層4が形成されている。第1アルミニウム配線層4を覆う
ように、層間絶縁膜5が形成されている。層間絶縁膜5には、接続孔(バイヤ・
ホール(Via−hole)あるいはスルー・ホール(Through−hol
e)と呼ばれる)6が形成されている。第2アルミニウム配線層7は、層間絶縁
膜5の上に形成され、接続孔6を通じて第1アルミニウム配線層4に接続されて
いる。これらのDRAMセル2や第1アルミニウム配線層4および第2アルミニ
ウム配線層7を覆い、外部から侵入する水分などから保護するために保護絶縁膜
8が形成されている。 第6図に示すような従来のアルミニウム多層配線構造においては、第1層のア
ルミニウム配線層4と第2のアルミニウム配線層7との接続部(以下、バイヤ・
ホール部と称する)の安定性が、半導体装置の歩留りや信頼性レベルを技術的に
左右する。 以下、第6図に示される従来のアルミニウム多層配線構造の製造方法について
、特にバイヤ・ホール部の形成に着目して説明する。なお、多層配線構造として
は、多結晶シリコン配線、高融点金属配線、高融点金属シリサイド配線および アルミニウム配線を組合せたものが一般的である。しかし、ここでは、第1層の
配線および第2層の配線がともにアルミニウム配線であるアルミニウム2層配線
構造の場合について述べる。 第7A図ないし第7G図は従来のアルミニウム多層配線構造を有する半導体装
置の製造プロセスを説明するための断面図である。第7A図ないし第7G図を参
照して次に製造プロセスについて説明する。 まず、第7A図を参照して、シリコン半導体基板1の表面にDRAMセル2が
形成される。このDRAMセル2は、素子分離用酸化膜301、トランスファー
・ゲート電極302、不純物拡散層303、ワード線304、記憶ノード305
、キャパシタ絶縁膜306、セルプレート307および絶縁膜309から構成さ
れている。第7B図を参照して、DRAMセル2の形成されたシリコン半導体基
板1の全面上に下地絶縁膜3が形成される。その後、写真製版技術やエッチング
技術を用いて下地絶縁膜3の所定の部分にコンタクト孔308が開孔される。こ
のコンタクト孔308を通じて不純物拡散層303に電気的に接触するように、
ビット線として、第1アルミニウム配線層4が形成される。最近、サブミクロン
・オーダーに各エレメントのサイズが微細化された半導体装置においては、第1
アルミニウム配線層4として、窒化チタン(TiN)やチタン・タングステン(
TiW)などのバリアメタル膜310と、Al−Si−Cuなどのアルミニウム
合金膜311が組合わされた構造の配線層が用いられる。このような構造のアル
ミニウム配線層は、次のような理由により用いられる。 すなわち、コンタクト部において、アルミニウムとシリコン基板(不純物拡散
層)とが直接接触すると、局部的に異常反応(アロイスパイク)が起こる。これ
により、その反応層が不純物拡散層の領域を突き破って、シリコン基板の下方に
延びる。その結果、不純物拡散層の接合リークが発生する。これを防止するため
にバリアメタル膜がシリコン基板(不純物拡散層)と直接接触するように形成さ
れる。 アルミニウム合金膜中のシリコン膜は固相エピタキシャル成長によりコンタ
クト部に析出する。これにより、接触不良が発生する。これを防止するために、
バリアメタル膜がアルミニウム合金膜の下に形成される。 アルミニウム配線層の上層には、層間絶縁膜や保護絶縁膜が形成される。こ
れらの上層の絶縁膜の膜応力により、アルミニウム配線が断線する。このような
ストレス・マイグレーション現象に対する耐性を高めるために、バリアメタル膜
がアルミニウム合金膜の下に形成される。 第1アルミニウム配線層4を構成する膜は、通常、スパッタ法で堆積された後
、写真製版技術やエッチング技術を用いてパターニングされることにより形成さ
れる。 第7C図を参照して、第1アルミニウム配線層4の全面上に層間絶縁膜5が形
成される。この層間絶縁膜5は、たとえば化学気相成長法(CVD:Chemi
cal Vapor Deposition)により形成されたシリコン酸化膜
321と、無機塗布絶縁膜322と、CVD法により形成されたシリコン酸化膜
323とが組合わされた絶縁膜である。 シリコン酸化膜321は、通常、シラン(SiH4)ガスと酸素(O2)ガスある
いは亜酸化窒素(N2O)ガスとの混合ガスを用いて、300〜450℃の形成
温度で熱やプラズマを利用したCVD法によって形成される。また、最近では、
ステップ・カバレッジが良好であるという特徴を持つ、TEOS(Tetra−
Ethyl−Ortho−Silicate)などの有機シラン系の材料を用い
てシリコン酸化膜が形成される。 平坦化のために形成される無機塗布絶縁膜322は、シラノール(Si(OH
4)などを主成分とするのが一般的である。このシラノールなどを主成分とす
る材料を回転塗布した後、400〜450℃の温度でベーク処理を施し、シリコ
ン酸化膜化することにより、CVD法で形成されたシリコン酸化膜321の表面
が平坦化される。なお、この無機塗布絶縁膜322は、吸湿性が高いので、バイ
ア・ホール部の側壁に露出すると、ガス放出などの悪影響を及ぼす。そのため、
無機塗布絶縁膜322の表面がバイア・ホール部の側壁において露出しないよう
に、フッ素系ガスやアルゴンガスによるドライエッチング技術を用いてエッチバ
ック処理がこの無機塗布絶縁膜322に施される。 無機塗布絶縁膜322の上には、シリコン酸化膜321の形成と同様の方法に
より、シリコン酸化膜323が形成される。 第7D図を参照して、第1アルミニウム配線層4の所定の表面領域を露出する
ように、接続孔6が写真製版技術とエッチング技術を用いて開孔される。この工
程は以下のように行われる。 すなわち、写真製版技術を用いて接続孔6が形成される領域以外の領域がフォ
トレジスト324で覆われる。その後、層間絶縁膜5が、たとえば、反応性イオ
ンエッチング法により、選択的に除去されることにより、接続孔6が開孔される
。 なお、フォトレジスト324およびエッチング時に生ずる反応生成物などは、
エッチング後に酸素(O2)プラズマや湿式化学処理法を用いて除去される。 第7E図を参照して、接続孔6の形成工程中に、第1アルミニウム配線層4の
表面は、CHF3などのフッ素系ガスや酸素ガスのプラズマに晒されるため、接
続孔6における第1アルミニウム配線層4の表面には、100Å程度のアルミニ
ウムの変質層(フッ化物や酸化物を含む層)201が形成されている。そのため
、これらの薄いアルミニウムの変質層からなる絶縁膜を除去し、安定なコンタク
ト抵抗を得るために、第2アルミニウム配線層が形成される前に、アルゴンイオ
ン(Ar+)202を用いたスパッタ・エッチング処理が施される。 第7F図を参照して、その後、真空中で連続して、第2アルミニウム配線層7
がスパッタ法を用いて堆積される。この第2アルミニウム配線層7としては、A
l−Si、Al−Si−Cu、Al−Cuなどのアルミニウム合金膜が用いられ
る。なお、これらの膜は、第1アルミニウム配線層4と同様に、写真製版技術や
エッチング技術を用いてパターンニングされることにより形成される。さらに、
接続孔6における第1アルミニウム配線層4と第2アルミニウム配線層7との電
気的なコンタクトをとるために、第2アルミニウム配線層7が形成された後、4
00〜450℃程度の温度で熱処理が施される。 最後に、第7G図に示すよラに、半導体装置や配線を外部から侵入してくる水
などから保護するために、シリコン酸化膜やシリコン窒化膜などの保護絶縁膜8
が第2アルミニウム配線層7上にCVD法を用いて堆積される。 [発明が解決しようとする課題] 第8A図および第8B図ならびに第9図は従来のアルミ2層配線構造を有する 半導体装置の問題点を説明するための断面図である。 従来のアルミニウム多層配線構造の問題点について以下に説明する。 半導体装置の集積化による配線の微細化に伴い、接続孔6の径が小さくなる。
接続孔6の径がサブミクロン・レベルになると、その接続孔6の部分における電
気的な接続の安定性や信頼性に問題が出てくる。 前述のように、従来、第2アルミニウム配線層7を形成する前に、アルゴンイ
オンによるスパッタ・エッチング処理が施される。これは、第8A図に示される
ように、接続孔6における第1アルミニウム配線層4の表面に形成されたアルミ
ニウムの変質層(フッ化物や酸化物を含む層)201をアルゴンイオン202に
よって除去するものである。接続孔6のアスペクト比(B/A)[A:接続孔の径
、B:層間絶縁膜の膜厚(1μm程度)]が1以下と比較的小さい従来の構造の
場合には、第8A図に示されるように、アルゴンイオン202によりスパッタさ
れたアルミニウムのフッ化物や酸化物の粒子203が接続孔6の外部まで十分に
飛散する。そのため、アルミニウムの変質層201が除去されることにより、接
続孔6における第1アルミニウム配線層4の表面を正常な表面にすることが可能
であった。 しかしながら、アスペクト比(B/A)が1を越えるサブミクロン・レベルの接
続孔6においては、第8B図に示すように、アルゴンイオン202によりスパッ
タされたアルミニウムのフッ化物や酸化物の粒子203の一部が接続孔6の側壁
に妨げられ、接続孔6の外部まで飛散することができない。このため、接続孔6
の内部にそれらの粒子の一部204が再付着してしまうという現象が生じる。 その結果、そのまま真空中で連続して第2層アルミニウム配線層7を堆積した
場合でも、第9図に示すように、電気的コンタクトがとられるべき、接続孔6に
おける第1アルミニウム配線層4と第2アルミニウム配線層7との界面205に
、スパッタ・エッチング処理時に再付着したアルミニウムのフッ化物や酸化物の
粒子204が存在することになる。これにより、第2アルミニウム配線層の形成
後の400〜450℃程度の熱処理において、第1アルミニウム配線層と第2ア
ルミニウム配線層との界面205におけるミキシングが十分には行われない。 その結果、接続孔6においてコンタクト抵抗(以下、バイヤ・ホール抵抗と称 する)の増加やオープン不良(第1アルミニウム配線層と第2アルミニウム配線
層とが導通していないという不良)が引き起こされる。 また、上述の400〜450℃の熱処理により、初期のバイヤ・ホール抵抗値
が正常となったものでも、第1アルミニウム配線層4と第2アルミニウム配線層
7との界面205におけるミキシングが十分に成されていない。そのため、エレ
クトロ・マイグレーション耐量やストレス・マイグレーション耐量などの接続孔
6における信頼性が劣化するという問題点があった。 さらに、接続孔6のアスペクト比が大きくなってくると、スパッタ法による第
2アルミニウム配線層7の接続孔6内の被覆率(カバレッジ率)が著しく低下す
るという不都合が生じる。接続孔6内でのアルミニウムのカバレッジが悪い場合
、エレクトロマイグレーション耐量などの接続孔6での信頼性が劣化するだけで
なくバイヤ・ホール抵抗も増大するという問題点もあった。 このような問題は、アスペクト比(B/A)がますます大きくなる今後のサブミ
クロン・オーダに微細化された半導体装置、ハーフミクロン・オーダーに微細化
された半導体装置において顕著な問題となるものである。 この発明は、上記のような課題を解決するためになされたもので、下層のアル
ミニウム配線層と上層のアルミニウムとの接続部において、下層のアルミニウム
配線層と上層のアルミニウム配線層との界面のミキシングを促進し、さらに接続
孔でのカバレッジを改善することで安定なバイヤ・ホール抵抗を得るとともに、
バイヤ・ホール部におけるエレクトロ・マイグレーション耐量やストレス・マイ
グレーション耐量などの信頼性のレベルを向上させ、高品質で高歩留りの半導体
装置を提供することを目的とする。 [課題を解決するための手段] この発明における半導体装置は、半導体基板と、シリコンを含む第1のアルミ
ニウム配線層と、絶縁層と、第2のアルミニウム配線層とを備える。第1のアル
ミニウム配線層は、半導体基板の主表面上に形成されている。絶縁層は、第1の
アルミニウム配線層の上に形成され、その第1のアルミニウム配線層の表面に達
する貫通孔を有する。第2のアルミニウム配線層は、絶縁層の上に形成され貫通
孔を通じて第1のアルミニウム配線層に電気的に接続されている。第2のアルミ ニウム配線層は、チタン層と、チタン化合物層と、埋込導電層と、アルミニウム
含有層とを含む。チタン層は、50Å以上150Å以下の膜厚を有し貫通孔を通
じて第1のアルミニウム配線層の表面に接触するように絶縁層の上に形成されて
いる。チタン化合物層は、チタン層の上に形成されている。埋込導電層は、貫通
孔中のチタン化合物層上に貫通孔を埋め込むように形成されている。アルミニウ
ム含有層は、チタン化合物層および埋込導電層の上に形成されている。また、チ
タン層と接触する第1のアルミニウム配線層の表面にはチタンとアルミニウムと
が反応して形成された金属間化合物が形成されている。 [作用] この発明にかかる半導体装置では、貫通孔の部分で下層の第1のアルミニウム
配線層と接触する上層の第2のアルミニウム配線層の下敷き膜として、チタン層
とチタン化合物層とからなる積層構造が採用されている。下層の第1アルミニウ
ム配線層の表面にはチタン層が接触する。このチタン層は、フッ素や酸素との結
合力が強いので、接続孔の部分で下層の第1アルミニウム配線層の表面にスパッ
タ・エッチング処理時の再付着によるアルミニウムのフッ化物や酸化物の粒子が
残存しても、以下のような役割を果たす。 すなわち、チタン層は、アルミニウムのフッ化物や酸化物の粒子をチタンの
フッ化物や酸化物として取込み、分解させる。 また、チタン層は、下層の第1アルミニウム配線層と反応して、金属間化合
物(TiAl3)を形成することにより、第1アルミニウム配線層と第2アルミニ
ウム配線層との間の界面を十分に反応させる。 一方、チタン層の上に形成されるチタン化合物層は、下層の第1アルミニウム
配線層と接するチタン層が上層のアルミニウム含有層と先に反応してしまうのを
防止し、チタン層が下層の第1アルミニウム配線層と優先的に反応するように作
用する。 つまり、チタン化合物層が形成されない場合には、チタン層と上層のアルミニ
ウム含有層との界面には両者の反応を妨げる層が存在しない。そのため、チタン
層は下層の第1アルミニウム配線層と反応する前に先に上層のアルミニウム含有
層と200〜300℃程度の比較的低い温度で容易に反応し、金属間化合物(T iAl3)を形成してしまう。この場合、チタン層は接続孔の部分において下層の
第1アルミニウム配線層の表面に残存するアルミニウムのフッ化物や酸化物を十
分に分解せず、下層の第1アルミニウム配線層と反応して金属間化合物を形成し
ない。 これに対し、チタン層の上に、アルミニウムとの反応性が小さいチタン化合物
層を設けると、チタン層と上層のアルミニウム含有層との反応が抑制される。そ
のため、上層のアルミニウム含有層を形成した後、300〜450℃で熱処理す
ることにより、接続孔の部分において下層の第1アルミニウム配線層の表面に残
存するアルミニウムのフッ化物や酸化物(スパッタ・エッチング処理時の再付着
によるもの)がチタンのフッ化物や酸化物として取り込まれ、分解される。また
、チタン層と下層の第1アルミニウム配線層とが反応し、金属間化合物(TiA
3)が形成され、チタン化合物層はチタン層と第1アルミニウム配線層との界面
を十分に反応させる役割を果たす。 一方、接続孔でチタン化合物層上に形成されるタングステンもしくはタングス
テン化合物の埋込プラグにより、接続孔のアスペクト比は著しく改善される。 このようにして、サブミクロン・レベルの径を有する接続孔においても、電気
的なコンタクト抵抗(バイヤ・ホール抵抗)が安定となる。また、エレクトロ・
マイグレーション耐量やストレス・マイグレーション耐量などのバイヤ・ホール
部における信頼性のレベルも向上する。 [実施例] 以下、この発明の一実施例を図面に基づいて説明する。 第1図は、本発明の一実施例による半導体装置を示した断面図である。第1図
を参照して、シリコン半導体基板1の上には、DRAMセル2が形成されている
。このDRAMセル2の上には、下地絶縁膜3が形成されている。下地絶縁膜3
の上には、互いに間隔を隔てて第1アルミニウム配線層4が形成されている。ま
た第1アルミニウム配線層4を覆うように層間絶縁膜5が形成されている。層間
絶縁膜5には、第1アルミニウム配線層4の表面に達するように開孔された接続
孔6が形成されている。この接続孔6を介して第1アルミニウム配線層4と電気
的に接続するように、第2アルミニウム配線層100が層間絶縁膜5の上に形 成されている。第2アルミニウム配線層100は、チタン膜101と窒化チタン
膜102とタングステンプラグ103とアルミニウム膜またはアルミニウム合金
膜104とからなる。 チタン膜101は、第2アルミニウム配線層100の下地膜として形成され、
第1アルミニウム配線層4の表面と接する。窒化チタン膜102は、第2アルミ
ニウム100の下地膜として形成され、チタン膜101の上に形成される。タン
グステンプラグ103は、窒化チタン膜102の上に形成され、接続孔6内に埋
め込まれるように形成される。アルミニウム膜またはアルミニウム合金膜104
は、窒化チタン膜102およびタングステンプラグ103上に形成される。この
配線構造を外部環境から保護するために、保護絶縁膜8が全面に形成されている
。なお、チタン膜101と第1アルミニウム配線層4との反応によってその界面
に金属間化合物(TiAl3)層206が形成されている。 次に、第1図に示した半導体装置において、特に下層の第1アルミニウム配線
層4と上層の第2アルミニウム配線層100との接続部(バイヤ・ホール部)の
製造プロセスについて説明する。第2A図ないし第2H図は、第1図に示した半
導体装置におけるアルミニウム配線構造の製造プロセスを説明するための断面図
である。 なお、従来の技術において、第7A図ないし第7D図を参照して説明された製
造プロセスは本発明の製造プロセスと同様であるので、その説明を省略する。 第2A図を参照して、接続孔6の製造プロセス中に、CHF3などのフッ素系
ガスや酸素ガスのプラズマに晒されるため、接続孔6における第1アルミニウム
配線層4の表面には100Å程度の厚みを有するアルミニウムの変質層(フッ化
物や酸化物を含む層)201が形成されている。この薄い変質層201を除去し
、安定なバイヤ・ホール抵抗を得るために、まず、アルゴンイオン202による
スパッタ・エッチング処理が施される。 第2B図を参照して、アスペクト比(B/A)が1を越えるサブミクロン・レベ
ルの接続孔6の場合には、アルゴンイオン202によるスパッタ・エッチング処
理だけでは、前述のように、アルゴンイオンによりスパッタされたアルミニウム
のフッ化物や酸化物の粒子の再付着が発生する。そのため、接続孔6における第 1アルミニウム配線層4の表面205には、アルミニウムのフッ化物や酸化物の
粒子204が残存する。 第2C図を参照して、アルミニウムの変質層201の大部分がスパッタ・エッ
チング処理により除去された後に、残存したわずかなアルミニウムの変質層の粒
子204を分解するために、チタン膜101が真空中で連続して、スパッタ法を
用いて50〜150Å程度の膜厚で全面に堆積される。 次に、第2D図を参照して、チタン膜101の上に窒化チタン膜102が50
0〜1000Å程度の膜厚で堆積される。この堆積方法としては、通常、Tiタ
ーゲットを用いて、Ar+N2ガスの雰囲気中でスパッタする反応性スパッタ法
が用いられる。この窒化チタン膜102は、バイヤ・ホール部において第1アル
ミニウム配線層4と接するチタン膜101が上層のアルミニウム含有層と先に反
応してしまうのを抑制する役割を果たす。このため、上層のアルミニウム含有層
との反応性が小さく、かつ、バイヤ・ホール抵抗の増加をできるだけ抑えるため
に、250〜400μΩ・cm程度の比抵抗の小さい窒化チタン膜が用いられる
。 なお、通常、シリコン基板とのコンタクト部においてバリアメタル膜として用
いられる窒化チタン膜は、シリコンやアルミニウムに対するバリア性が必要であ
るので、400〜2000μΩ・cm程度の比抵抗の高い膜が用いられる。しか
しながら、このような窒化チタン膜をバイヤ・ホール部で用いると、バイヤ・ホ
ール抵抗が従来の構造に比べて数倍に高くなってしまうという問題がある。バイ
ヤ・ホール部で用いられる窒化チタン膜102は、前述のように、チタン膜10
1と上層のアルミニウム含有層との反応を抑制することを目的として形成される
。このため、窒化チタン膜102はアルミニウムに対するバリア性をあまり必要
としない。このことから、250〜400μΩ・cm程度の比抵抗の小さい窒化
チタン膜を用いることができる。その結果として、バイヤ・ホール抵抗の増加も
50%以下と実用上、問題のないレベルにすることができる。 また、窒化チタン膜102の膜厚は、下層のチタン膜101が上層のアルミニ
ウム含有層と反応するのを抑制すること、およびバイヤ・ホール抵抗の増加を実
用上問題のないレベルに抑えることを理由として、500〜1000Å程度とさ れる。 その後、第2E図を参照して、300〜500℃の雰囲気下において、CVD
法により全面にタングステン膜が形成される。次式(1),(2)に、CVD法
による代表的なタングステン膜の形成過程を化学式で示す。 [SiH4還元法] 2WF6+3SiH4→2W+3SiH4↑+6H2↑ ・・・(1) [Si2還元法] WF6+3H2→W+6HF ・・・(2) CVD法によるタングステン膜形成方法の特徴は、スパッタ法に比べて段差被
覆性が極めてよいことである。このため、径が小さくアスペクト比の大きな接続
孔6は、タングステン膜103により完全に埋め込まれる。 次に、第2F図を参照して、SF6などを用いて、CVD法により形成された
タングステン膜103が全面エッチバックされる。そして、接続孔6内部に埋め
込まれたタングステンプラグ103を残してその他のタングステン膜は除去され
る。 その後、第2G図を参照して、第2アルミニウム配線層100の最上層として
、たとえば、Al−Si−Cu膜のようなアルミニウム合金膜104が連続して
スパッタ法で堆積される。次に、チタン膜101、窒化チタン膜102、タング
ステンプラグ103およびアルミニウム合金膜104からなる4層構造の第2ア
ルミニウム配線層100が、第1アルミニウム配線層4と同様にして、写真製版
技術やエッチング技術を用いてパターニングされる。 さらに、第2G図を参照して、第1アルミニウム配線層4と第2アルミニウム
配線層100との間の界面のミキシングを促進させるために、300〜450℃
の温度で15〜60分程度の熱処理が施される。これにより、バイヤ・ホール部
における第1アルミニウム配線層4の表面205に残存しているアルミニウムの
フッ化物や酸化物の粒子204がチタン膜101の作用により分解させられる。
また、第1アルミニウム配線層4とチタン膜101とが反応し、金属間化合物(
TiAl3)層206が形成される。 第3A図および第3B図は本発明における第2アルミニウム配線層の下地膜で
あるチタン膜、チタン化合物膜およびタングステンからなる積層構造膜の作用を 説明するための概略図である。 ここで、第3A図および第3B図には、第1アルミニウム配線層4と第2アル
ミニウム配線層100との間の界面のミキシング作用を説明するために、その接
続構造が拡大して示されている。第3A図を参照して、スパッタ・エッチング処
理時におけるアルミニウムのフッ化物や酸化物の粒子の再付着により、第1アル
ミニウム配線層4の表面205にアルミニウムの変質層の粒子204が、第2ア
ルミニウム配線層100の形成後においても残存している。この粒子204は、
第1アルミニウム配線層4と第2アルミニウム配線層100との間の界面205
におけるミキシング作用を妨げる。 このため、第3B図に示されるように、第2アルミニウム配線層100を形成
した後、上述のように300〜450℃の温度で15〜60分程度の熱処理が施
される。これにより、アルミニウムの変質層の粒子204は、チタンの酸化物や
フッ化物として取り込まれ、分解させられる。これは、チタン膜101がアルミ
ニウムの変質物を構成するフッ素や酸素との結合力が強く、300〜450℃の
熱処理で、容易にチタンのフッ化物や酸化物を形成するためである。さらに、こ
の熱処理で、第1アルミニウム配線層4とチタン膜101とが反応し、金属間化
合物(TiAl3)層206が形成される。これにより、この界面205における
ミキシング作用が促進させられる。 最後に、第2H図を参照して、半導体基板に形成された半導体素子や配線を外
部から侵入してくる水分などから保護するために、シリコン酸化膜やシリコン窒
化膜などの保護絶縁膜8が、第2アルミニウム配線層100の上にCVD法を用
いて堆積される。 第4図は、チタン膜厚の最適値が存在することを説明するための概略図である
。 なお、この発明の配線接続構造において用いられるチタン膜101の膜厚につ
いては、以下の理由により最適値が存在するので、第4図を参照して説明する。 第2アルミニウム配線層100が形成された後、300〜450℃の熱処理に
よって、チタン膜101は第1アルミニウム配線層4と反応し、金属間化合物(
TiAl3)層206を形成する。それと同時に、チタン膜101は、第1アル ミニウム配線層4の中に1〜2重量%程度含まれるシリコン207とも反応し、
TiSi2208をも形成する。この第1アルミニウム配線層4の中のシリコン
は、シリコン基板とのコンタクト部308における接合リークを防止するため添
加されている。つまり、第1アルミニウム配線層4のバリアメタル膜として用い
られる、比抵抗の高い(400〜2000μΩ・cm程度)窒化チタン膜310
を形成するだけでは、シリコンやアルミニウムに対するバリア性が完全ではない
からである。 第2アルミニウム配線層100の下地膜として用いられるチタン膜101の膜
厚が大きすぎると、第1アルミニウム配線層4の中のシリコン濃度の低下を招き
、コンタクト部308において接合リークが発生してしまう。一方、チタン膜1
01の膜厚が小さすぎると、第3A図および第3B図を参照して説明されるよう
な、アルミニウムのフッ化物や酸化物の粒子の分解や界面のミキシング作用の促
進という効果が十分でなくなる。 以上のような理由で、この発明の配線接続構造に用いられるチタン膜101の
膜厚には上下限値が存在する。本願発明者などの実験によって得られた知見によ
れば、チタン膜101の膜厚は50Å以上150Å以下の範囲内であることが望
ましい。 なお、上記の実施例では、第2アルミニウム配線層を構成するアルミニウム合
金膜103とチタン膜101との反応を抑制するために、チタン膜101の上に
窒化チタン膜102を設ける場合について述べている。しかしながら、同様に両
者の相互反応を抑制する働きをする酸化チタン膜や酸窒化チタン膜などの他のチ
タン化合物膜であっても同様の効果を奏する。これらの膜は、いずれも上記実施
例と同様に反応性スパッタ法を用いて堆積することができる。つまり、酸化チタ
ン膜を堆積する場合には、Ar+O2ガス雰囲気中で、酸窒化チタン膜を堆積す
る場合にはAr+O2+N2ガス雰囲気中で、それぞれTiをターゲットとして用
いてスパッタすれば、所望のチタン化合物膜を堆積することができる。 また、本実施例では、バイヤ・ホール部のアルミニウムカバレッジを改善する
ために、CVD法によるタングステンプラグ103を形成する例を述べたが、本
発明はこれに限らず、タングステン以外に、タングステンシリサイド、モリブテ ン、アルミニウムなどによる他のメタルCVD法を用いても同様の効果を奏する
。 さらに、本実施例では、アルミニウム2層配線構造について述べたが、3層以
上のアルミニウム多層配線構造を有する半導体装置に適用しても同様の効果を奏
する。 また、本実施例では、半導体基板の表面にDRAMセルが形成された半導体装
置に本発明を適用した例を示したが、本発明はこれに限らず、他の素子が形成さ
れた半導体装置に適用しても同様の効果を奏する。 たとえば、半導体基板の表面にSRAM(Static Random Ac
cess Memory)セルが形成された半導体装置に、本発明に従ったアル
ミニウム多層配線構造を適用した実施例が第5図に示されている。SRAMセル
を有する半導体装置の構造に関する詳細な説明は省略し、その主な構成のみを述
べるにとどめる。 第5図を参照して、シリコン半導体基板1の表面にダブルウエル・CMOS(
Complementary Metal Oxide Semi−Condu
ctor)構造を有するSRAMセル410が形成されている。シリコン半導体
基板1には、p型ウエル領域411とn型ウエル領域412とが隣接して形成さ
れている。これらのウエル領域411および412を電気的に分離するために、
シリコン半導体基板1の上に素子分離用酸化膜413が間隔をもって形成されて
いる。p型ウエル領域411には、互いに間隔を隔ててn型不純物拡散層415
が形成され、それらの間にゲート電極414が形成されている。また、n型ウエ
ル領域412には、互いに間隔を隔ててp型不純物拡散層416が形成され、そ
れらの間にゲート電極414が形成されている。ゲート電極414を覆うように
、絶縁膜409は形成されている。この絶縁膜409の上には、多結晶シリコン
配線層417が間隔を隔てて形成されている。SRAMセル410の上には、下
地絶縁膜3が堆積されている。この下地絶縁膜3および絶縁膜409には、n型
不純拡散層415またはp型不純物拡散層416の表面に達するコンタクト孔4
18が形成されている。このコンタクト孔418を介して不純物拡散層415ま
たは416に接触するように第1アルミニウム配線層4が下地絶縁膜3 の上に形成されている。第1アルミニウム配線層4と第2アルミニウム配線層1
00との接続構造については、第1図に示された構造と同様である。 同様に、シリコン半導体基板1の表面に形成される素子は、DRAMセルやS
RAMセル以外の他の素子、たとえば、EPROM(Erasable Pro
gramable Read Only Memory)セル、E2PROM(E
lectrical Erasable Programable ROM)セ
ル、マイクロ・コンピューター回路素子、バイポーラ・トランジスタ素子などの
他の構造を有する素子であってもよい。 [発明の効果] 以上のように、この発明によれば、下層の第1のアルミニウム配線層と接続孔
を介して接する上層の第2のアルミニウム配線層の下敷膜として、チタン膜とチ
タン化合物層とからなる積層構造膜を用いるとともに、接続孔中に形成される積
層構造膜の上に埋込導電層を埋め込むように形成し、かつ、チタン層と接触する
第1のアルミニウム配線層の表面にチタンとアルミニウムとが反応して形成され
た金属間化合物を形成することによって、多層アルミニウム配線構造の接続孔の
部分において安定なコンタクトを得ることができる。そのため、電気的なコンタ
クト抵抗が安定するとともに、接合リークが防止でき、エレクトロ・マイグレー
ション耐量やストレス・マイグレーション耐量などの接続孔の部分での半導体装
置の信頼性のレベルを向上させることができる。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a case where each layer of a multilayer aluminum wiring layer is connected.
The present invention relates to a semiconductor device connected through a hole. [Prior Art] In a semiconductor device, an element such as a transistor (element) is usually provided on a semiconductor substrate.
Is formed. Electrical connection between these elements and external circuits
Various wirings are formed on a semiconductor substrate for connection. Conventionally, these wiring
As polycrystalline silicon film, refractory metal film, refractory metal silicide film, aluminum
Nitride films and aluminum alloy films have been used. Recently, high speed is required
In a highly integrated semiconductor device, it is necessary to reduce wiring resistance
. Therefore, it is formed by aluminum film or aluminum alloy film with low specific resistance
Aluminum multilayer wiring structure has become an essential wiring structure in semiconductor devices
I have. FIG. 6 is a cross section showing a semiconductor device having a conventional aluminum multilayer wiring structure.
FIG. Referring to FIG. 6, a DRAM (Dyna) is provided on silicon semiconductor substrate 1.
Mic Random Access Memory) Cell 2 is a stacked cell
It is formed so as to have a metal structure. Under this DRAM cell 2, a base insulating
The film 3 is formed. On the base insulating film 3, at a predetermined interval from each other
A first aluminum wiring layer 4 is formed. Covers first aluminum wiring layer 4
Thus, interlayer insulating film 5 is formed. The interlayer insulating film 5 has a connection hole (via
Hole (via-hole) or through-hole (through-hol)
e) 6). The second aluminum wiring layer 7 is an interlayer insulating
Formed on the film 5 and connected to the first aluminum wiring layer 4 through the connection hole 6
I have. The DRAM cell 2, the first aluminum wiring layer 4, and the second aluminum
Protective insulating film for covering the metal wiring layer 7 and protecting it from moisture invading from the outside.
8 are formed. In the conventional aluminum multilayer wiring structure as shown in FIG.
A connection between the aluminum wiring layer 4 and the second aluminum wiring layer 7 (hereinafter referred to as a via
(Referred to as the hole portion), the technical level of the yield and reliability of semiconductor devices
Depends. Hereinafter, a method of manufacturing the conventional aluminum multilayer wiring structure shown in FIG.
In particular, the description will focus on the formation of a via hole. In addition, as a multilayer wiring structure
Generally, a combination of a polycrystalline silicon wiring, a high melting point metal wiring, a high melting point metal silicide wiring and an aluminum wiring is used. However, here, the first layer
Aluminum two-layer wiring in which both the wiring and the second layer wiring are aluminum wiring
The case of the structure will be described. 7A to 7G show a conventional semiconductor device having an aluminum multilayer wiring structure.
FIG. 5 is a cross-sectional view for explaining a manufacturing process of the device. See FIGS. 7A to 7G.
Next, the manufacturing process will be described. First, referring to FIG. 7A, a DRAM cell 2 is formed on a surface of a silicon semiconductor substrate 1.
It is formed. The DRAM cell 2 includes an oxide film 301 for element isolation,
-Gate electrode 302, impurity diffusion layer 303, word line 304, storage node 305
, A capacitor insulating film 306, a cell plate 307 and an insulating film 309.
Have been. Referring to FIG. 7B, the silicon semiconductor substrate on which DRAM cell 2 is formed is shown.
A base insulating film 3 is formed on the entire surface of the plate 1. After that, photoengraving technology and etching
A contact hole 308 is formed in a predetermined portion of the base insulating film 3 using a technique. This
To electrically contact the impurity diffusion layer 303 through the contact hole 308 of FIG.
First aluminum wiring layer 4 is formed as a bit line. Recently, submicron
-For semiconductor devices in which the size of each element is miniaturized to the order,
As the aluminum wiring layer 4, titanium nitride (TiN) or titanium / tungsten (
Barrier metal film 310 such as TiW) and aluminum such as Al-Si-Cu
A wiring layer having a structure in which the alloy films 311 are combined is used. Al with such a structure
The minium wiring layer is used for the following reasons. That is, in the contact portion, the aluminum and silicon substrates (impurity diffusion)
Layer), an abnormal reaction (alloy spike) occurs locally. this
As a result, the reaction layer penetrates the region of the impurity diffusion layer and
Extend. As a result, a junction leak of the impurity diffusion layer occurs. To prevent this
A barrier metal film is formed so as to be in direct contact with the silicon substrate (impurity diffusion layer).
It is. Silicon film in aluminum alloy film is contoured by solid phase epitaxial growth.
Precipitates at the contact area. As a result, a contact failure occurs. To prevent this,
A barrier metal film is formed below the aluminum alloy film. An interlayer insulating film and a protective insulating film are formed on the aluminum wiring layer. This
The aluminum wiring is disconnected due to the film stress of these upper insulating films. like this
Barrier metal film to increase resistance to stress migration phenomenon
Is formed under the aluminum alloy film. The film constituting the first aluminum wiring layer 4 is usually formed by a sputtering method.
, Formed by patterning using photoengraving technology and etching technology
It is. Referring to FIG. 7C, an interlayer insulating film 5 is formed over the entire surface of first aluminum wiring layer 4.
Is done. This interlayer insulating film 5 is formed, for example, by a chemical vapor deposition method (CVD: Chemi).
silicon oxide film formed by cal vapor deposition
321, an inorganic coating insulating film 322, and a silicon oxide film formed by a CVD method
323 is an insulating film combined. The silicon oxide film 321 is usually made of silane (SiH Four ) Gas and oxygen (O Two ) There is gas
Or nitrous oxide (N Two O) Formation at 300 to 450 ° C. using a mixed gas with gas
It is formed by a CVD method using heat or plasma at a temperature. Also recently,
TEOS (Tetra-
Using an organic silane-based material such as Ethyl-Ortho-Silicate)
Thus, a silicon oxide film is formed. The inorganic coating insulating film 322 formed for planarization is made of silanol (Si (OH
) Four ) Or the like as a main component. The main component is silanol
After spin-coating the material, baking is performed at a temperature of 400 to 450 ° C.
The surface of the silicon oxide film 321 formed by the CVD method
Is flattened. Since the inorganic coating insulating film 322 has high hygroscopicity,
Exposure to the side wall of the hole causes adverse effects such as gas release. for that reason,
The surface of the inorganic coating insulating film 322 is not exposed on the side wall of the via hole.
Etch barrier using dry etching technology with fluorine gas or argon gas
A lock process is performed on the inorganic coating insulating film 322. On the inorganic coating insulating film 322, a method similar to the formation of the silicon oxide film 321 is used.
As a result, a silicon oxide film 323 is formed. Referring to FIG. 7D, a predetermined surface region of first aluminum wiring layer 4 is exposed.
As described above, the connection hole 6 is formed by using the photomechanical technology and the etching technology. This work
The process is performed as follows. That is, the region other than the region where the connection hole 6 is formed by using the photoengraving technique is formed in the foreground.
Covered with photoresist 324. After that, the interlayer insulating film 5 is
The connection hole 6 is opened by selective removal by an etching method.
. Note that the photoresist 324 and reaction products generated during etching are:
After etching, oxygen (O Two ) Removed using plasma or wet chemical treatment. Referring to FIG. 7E, the first aluminum wiring layer 4 is
The surface is CHF Three Exposed to fluorine gas or oxygen gas plasma
The surface of the first aluminum wiring layer 4 in the connection hole 6 is covered with aluminum
An altered layer 201 of aluminum (a layer containing a fluoride or an oxide) is formed. for that reason
, Remove the insulating film consisting of these thin aluminum alteration layers,
Before the second aluminum wiring layer is formed, argon ion
(Ar + ) 202 is performed. Referring to FIG. 7F, the second aluminum wiring layer 7 is continuously formed in a vacuum.
Is deposited using a sputtering method. As the second aluminum wiring layer 7, A
Aluminum alloy films such as l-Si, Al-Si-Cu, and Al-Cu are used.
You. Note that these films are made of a photolithography technique or a photolithography technique, like the first aluminum wiring layer 4.
It is formed by patterning using an etching technique. further,
The connection between the first aluminum wiring layer 4 and the second aluminum wiring layer 7 in the connection hole 6
After the second aluminum wiring layer 7 is formed,
Heat treatment is performed at a temperature of about 00 to 450 ° C. Finally, as shown in FIG. 7G, the water entering the semiconductor device and the wiring from the outside
Protection insulating film 8 such as a silicon oxide film or a silicon nitride film.
Is deposited on the second aluminum wiring layer 7 by using the CVD method. [Problems to be Solved by the Invention] FIGS. 8A, 8B, and 9 are cross-sectional views for explaining a problem of a conventional semiconductor device having an aluminum two-layer wiring structure. Problems of the conventional aluminum multilayer wiring structure will be described below. With the miniaturization of the wiring due to the integration of the semiconductor device, the diameter of the connection hole 6 becomes smaller.
When the diameter of the connection hole 6 reaches the submicron level, the voltage at the connection hole 6
There are problems with the stability and reliability of the connection. As described above, conventionally, before forming the second aluminum wiring layer 7, the argon
An on-sputtering / etching process is performed. This is shown in FIG. 8A.
Formed on the surface of first aluminum wiring layer 4 in connection hole 6
Transformed layer (layer containing fluoride or oxide) 201 of aluminum into argon ion 202
Therefore, it is to be removed. Aspect ratio of connection hole 6 (B / A) [A: diameter of connection hole
, B: the thickness of the interlayer insulating film (about 1 μm)] is less than 1
In this case, as shown in FIG.
The aluminum fluoride or oxide particles 203 that have been removed are sufficiently extended to the outside of the connection hole 6.
Scatter. Therefore, by removing the altered layer 201 of aluminum, contact is made.
The surface of the first aluminum wiring layer 4 in the connection hole 6 can be made a normal surface
Met. However, a submicron level contact having an aspect ratio (B / A) exceeding 1 is required.
In the continuous hole 6, as shown in FIG.
Some of the aluminum fluoride or oxide particles 203 that have been removed
And cannot scatter to the outside of the connection hole 6. Therefore, the connection hole 6
A phenomenon occurs in which some of the particles 204 are re-adhered to the inside of the substrate. As a result, the second aluminum wiring layer 7 was deposited continuously in a vacuum.
Even in such a case, as shown in FIG.
At the interface 205 between the first aluminum wiring layer 4 and the second aluminum wiring layer 7
Of aluminum fluoride and oxide re-adhered during sputtering and etching
Particles 204 will be present. Thereby, formation of the second aluminum wiring layer
In the subsequent heat treatment at about 400 to 450 ° C., the first aluminum wiring layer and the second aluminum
Mixing at the interface 205 with the luminium wiring layer is not sufficiently performed. As a result, an increase in contact resistance (hereinafter, referred to as a via-hole resistance) and an open defect (a first aluminum wiring layer and a second aluminum wiring
(A defect that the layer is not electrically connected). In addition, the initial via-hole resistance is obtained by the above-described heat treatment at 400 to 450 ° C.
Is normal, the first aluminum wiring layer 4 and the second aluminum wiring layer
The mixing at the interface 205 with No. 7 is not sufficiently performed. Therefore,
Connection holes such as Kutro migration resistance and stress migration resistance
6 has a problem that the reliability is deteriorated. Further, as the aspect ratio of the connection hole 6 increases, the second
2 The coverage (coverage rate) in the connection hole 6 of the aluminum wiring layer 7 is significantly reduced.
Inconvenience occurs. When coverage of aluminum in connection hole 6 is poor
Only the reliability of the connection hole 6 such as the resistance to electromigration deteriorates.
However, there is also a problem that the via-hole resistance increases. Such problems will be addressed in future submissions where the aspect ratio (B / A) will become even larger.
Semiconductor device miniaturized to Cron order, miniaturized to half micron order
This is a significant problem in the semiconductor device. The present invention has been made to solve the above-described problems, and has a lower layer
At the connection between the aluminum wiring layer and the upper aluminum, the lower aluminum
Promotes mixing at the interface between the wiring layer and the upper aluminum wiring layer, and further connects
By improving the coverage in the hole, you can obtain a stable via hole resistance,
Electromigration tolerance and stress
High-quality, high-yield semiconductors with improved levels of reliability, such as the tolerance for migration
It is intended to provide a device. [Means for Solving the Problems] A semiconductor device according to the present invention includes a semiconductor substrate and a first aluminum containing silicon.
A second wiring layer, an insulating layer, and a second aluminum wiring layer. The first al
The minium wiring layer is formed on the main surface of the semiconductor substrate. The insulating layer comprises a first
It is formed on the aluminum wiring layer and reaches the surface of the first aluminum wiring layer.
It has a through hole. The second aluminum wiring layer is formed on the insulating layer and penetrated.
It is electrically connected to the first aluminum wiring layer through the hole. The second aluminum wiring layer includes a titanium layer, a titanium compound layer, a buried conductive layer,
Containing layer. The titanium layer has a thickness of 50 to 150 mm and has a through hole.
Formed on the insulating layer so as to be in contact with the surface of the first aluminum wiring layer.
I have. The titanium compound layer is formed on the titanium layer. Embedded conductive layer
The through hole is formed on the titanium compound layer in the hole. Alminium
The memory-containing layer is formed on the titanium compound layer and the buried conductive layer. Also,
The surface of the first aluminum wiring layer in contact with the titanium layer has titanium and aluminum
React with each other to form an intermetallic compound. [Operation] In the semiconductor device according to the present invention, the lower first aluminum layer is formed at the portion of the through hole.
A titanium layer as an underlay film of an upper second aluminum wiring layer in contact with the wiring layer;
And a titanium compound layer. Lower first aluminum
The titanium layer contacts the surface of the memory wiring layer. This titanium layer bonds with fluorine and oxygen.
Since the resultant force is strong, the surface of the lower first aluminum wiring layer is
Aluminum fluoride and oxide particles due to redeposition during etching
Even if it remains, it plays the following role. That is, the titanium layer is made of aluminum fluoride or oxide particles.
Takes in as fluorides and oxides and decomposes. The titanium layer reacts with the underlying first aluminum wiring layer to form an intermetallic compound.
Object (TiAl Three ) To form a first aluminum wiring layer and a second aluminum wiring layer.
The interface with the metal wiring layer is sufficiently reacted. On the other hand, the titanium compound layer formed on the titanium layer has a lower first aluminum layer.
Prevents the titanium layer in contact with the wiring layer from reacting first with the upper aluminum-containing layer.
So that the titanium layer reacts preferentially with the underlying first aluminum wiring layer.
To use. That is, when the titanium compound layer is not formed, the titanium layer and the upper aluminum layer are formed.
There is no layer at the interface with the metal-containing layer that hinders the reaction between the two. Therefore, titanium
The layer first contains the upper aluminum layer before reacting with the lower first aluminum wiring layer.
Easily reacts with the layer at a relatively low temperature of about 200 to 300 ° C., and forms an intermetallic compound (TiAl Three ) Is formed. In this case, the titanium layer is a lower layer at the connection hole.
Remove any aluminum fluoride or oxide remaining on the surface of the first aluminum wiring layer.
Reacts with the underlying first aluminum wiring layer to form an intermetallic compound.
Absent. In contrast, a titanium compound with low reactivity with aluminum is placed on the titanium layer.
When the layer is provided, the reaction between the titanium layer and the upper aluminum-containing layer is suppressed. So
Therefore, after forming an upper aluminum-containing layer, heat treatment is performed at 300 to 450 ° C.
As a result, the surface of the underlying first aluminum wiring layer is left at the connection hole.
Fluoride and oxide of existing aluminum (re-adhesion during sputter etching process)
Is taken in as a fluoride or oxide of titanium and decomposed. Also
, The titanium layer reacts with the underlying first aluminum wiring layer to form an intermetallic compound (TiA).
l Three ) Is formed, and the titanium compound layer forms an interface between the titanium layer and the first aluminum wiring layer.
Plays a role in sufficiently reacting. On the other hand, tungsten or tungsten formed on the titanium compound layer at the connection hole
The aspect ratio of the connection hole is significantly improved by the embedded plug of the ten compound. In this way, even in connection holes having a submicron level diameter,
The typical contact resistance (via-hole resistance) becomes stable. In addition,
Via holes such as migration tolerance and stress migration tolerance
The level of reliability in the department is also improved. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a semiconductor device according to one embodiment of the present invention. Fig. 1
Referring to, DRAM cell 2 is formed on silicon semiconductor substrate 1
. On this DRAM cell 2, a base insulating film 3 is formed. Base insulating film 3
A first aluminum wiring layer 4 is formed on the first aluminum wiring layer at an interval. Ma
An interlayer insulating film 5 is formed so as to cover the first aluminum wiring layer 4. Between layers
The insulating film 5 has a connection opened to reach the surface of the first aluminum wiring layer 4.
A hole 6 is formed. The first aluminum wiring layer 4 is electrically connected to the
A second aluminum wiring layer 100 is formed on interlayer insulating film 5 so as to be electrically connected. The second aluminum wiring layer 100 includes a titanium film 101 and titanium nitride.
Film 102, tungsten plug 103, aluminum film or aluminum alloy
And a film 104. The titanium film 101 is formed as a base film of the second aluminum wiring layer 100,
Contact with the surface of first aluminum wiring layer 4. The titanium nitride film 102 is made of the second aluminum
It is formed as a base film of Ni 100 and is formed on the titanium film 101. Tan
Gusten plug 103 is formed on titanium nitride film 102 and buried in connection hole 6.
It is formed to be embedded. Aluminum film or aluminum alloy film 104
Is formed on the titanium nitride film 102 and the tungsten plug 103. this
In order to protect the wiring structure from the external environment, a protective insulating film 8 is formed on the entire surface.
. The interface between the titanium film 101 and the first aluminum wiring layer 4 is caused by the reaction between the titanium film 101 and the first aluminum wiring layer 4.
To the intermetallic compound (TiAl Three ) Layer 206 is formed. Next, in the semiconductor device shown in FIG.
Of the connection portion (via hole portion) between the layer 4 and the upper second aluminum wiring layer 100
The manufacturing process will be described. 2A to 2H show the half shown in FIG.
Sectional drawing for explaining the manufacturing process of the aluminum wiring structure in the conductor device
It is. Incidentally, in the prior art, the product described with reference to FIGS. 7A to 7D is used.
Since the manufacturing process is the same as the manufacturing process of the present invention, the description is omitted. Referring to FIG. 2A, during the manufacturing process of connection hole 6, CHF Three Such as fluorine
The first aluminum in the connection hole 6 is exposed to the plasma of the gas or the oxygen gas.
On the surface of the wiring layer 4, an altered layer of aluminum (fluorinated) having a thickness of about 100 °
Layer 201 containing a substance or an oxide). Remove this thin layer 201
First, in order to obtain a stable via hole resistance,
A sputter etching process is performed. Referring to FIG. 2B, the submicron level having an aspect ratio (B / A) exceeding 1 is referred to.
In the case of the metal connection hole 6, the sputtering / etching process using argon ions 202 is performed.
In theory alone, as mentioned above, aluminum sputtered by argon ions
Fluoride or oxide particles are re-adhered. Therefore, on the surface 205 of the first aluminum wiring layer 4 in the connection hole 6, aluminum fluoride or oxide
Particles 204 remain. Referring to FIG. 2C, most of the altered layer 201 of aluminum is sputter-etched.
After the removal by the chilling process, a small grain of the altered layer of aluminum remained
In order to disassemble the element 204, the titanium film 101 is continuously
It is deposited over the entire surface with a thickness of about 50 to 150 °. Next, referring to FIG. 2D, a titanium nitride film 102 is
It is deposited with a thickness of about 0 to 1000 °. This deposition method usually includes Ti
Ar + N Two Reactive sputtering method for sputtering in gas atmosphere
Is used. This titanium nitride film 102 has a first aluminum
The titanium film 101 that is in contact with the minium wiring layer 4 is opposite to the upper aluminum-containing layer first.
Responsible for responding. For this reason, the upper aluminum-containing layer
Low reactivity and minimize increase in via hole resistance
Used is a titanium nitride film having a small specific resistance of about 250 to 400 μΩ · cm.
. Usually, it is used as a barrier metal film in the contact part with the silicon substrate.
Titanium nitride films must have barrier properties against silicon and aluminum.
Therefore, a film having a high specific resistance of about 400 to 2000 μΩ · cm is used. Only
However, when such a titanium nitride film is used in the via hole, the via hole
There is a problem that the resistance is several times higher than the conventional structure. by
As described above, the titanium nitride film 102 used in the
1 is formed for the purpose of suppressing the reaction between the upper layer and the aluminum-containing layer.
. For this reason, the titanium nitride film 102 needs a high barrier property against aluminum.
And not. From this, nitriding with a small specific resistance of about 250 to 400 μΩ · cm
A titanium film can be used. As a result, the via-hole resistance also increases.
The level can be reduced to a practically acceptable level of 50% or less. The thickness of the titanium nitride film 102 is such that the lower titanium film 101 is an upper aluminum film.
Reaction with the aluminum-containing layer and increase the via hole resistance.
The reason is that it is about 500 to 1000 ° for the reason that it is suppressed to a level having no practical problem. Thereafter, referring to FIG. 2E, CVD is performed in an atmosphere of 300 to 500 ° C.
A tungsten film is formed on the entire surface by the method. The following equations (1) and (2) are used for the CVD method.
The formation process of a typical tungsten film is shown by a chemical formula. [SiH Four Reduction method] 2WF 6 + 3SiH Four → 2W + 3SiH Four ↑ + 6H Two ↑ (1) [Si Two Reduction method] WF 6 + 3H Two → W + 6HF (2) The feature of the tungsten film forming method by the CVD method is that
The covering property is extremely good. For this reason, connection with a small diameter and a large aspect ratio
The hole 6 is completely filled with the tungsten film 103. Next, referring to FIG. 2F, SF 6 Formed by the CVD method
The entire surface of the tungsten film 103 is etched back. Then, it is embedded in the connection hole 6.
The remaining tungsten film is removed except for the inserted tungsten plug 103.
You. Thereafter, referring to FIG. 2G, as the uppermost layer of second aluminum wiring layer 100,
For example, an aluminum alloy film 104 such as an Al—Si—Cu film is continuously formed.
It is deposited by a sputtering method. Next, a titanium film 101, a titanium nitride film 102, a tongue
The second electrode having a four-layer structure including a stainless plug 103 and an aluminum alloy film 104 is used.
In the same manner as the first aluminum wiring layer 4, the luminium wiring layer 100
It is patterned using a technique or an etching technique. Further, referring to FIG. 2G, the first aluminum wiring layer 4 and the second aluminum
300 to 450 ° C. to promote mixing of the interface with the wiring layer 100
At a temperature of about 15 to 60 minutes. As a result, the buyer hall
Of aluminum remaining on surface 205 of first aluminum wiring layer 4 in
Fluoride or oxide particles 204 are decomposed by the action of the titanium film 101.
Further, the first aluminum wiring layer 4 and the titanium film 101 react with each other to form an intermetallic compound (
TiAl Three ) Layer 206 is formed. FIGS. 3A and 3B are base films of the second aluminum wiring layer in the present invention.
FIG. 4 is a schematic diagram for explaining the function of a laminated film composed of a certain titanium film, a titanium compound film, and tungsten. Here, FIGS. 3A and 3B show the first aluminum wiring layer 4 and the second aluminum wiring layer.
In order to explain the mixing action of the interface with the minium wiring layer 100,
The connection structure is shown enlarged. Referring to FIG. 3A, a sputter etching process is performed.
Due to the reattachment of aluminum fluoride and oxide particles during processing,
The particles 204 of the altered layer of aluminum are formed on the surface 205 of the
It remains even after the formation of the luminium wiring layer 100. These particles 204
Interface 205 between first aluminum wiring layer 4 and second aluminum wiring layer 100
The mixing action in Therefore, as shown in FIG. 3B, a second aluminum wiring layer 100 is formed.
After that, heat treatment is performed at a temperature of 300 to 450 ° C. for about 15 to 60 minutes as described above.
Is done. Thus, the particles 204 of the altered layer of aluminum are made of titanium oxide or
It is taken in as fluoride and decomposed. This is because the titanium film 101 is made of aluminum
Strong binding force with fluorine and oxygen that constitute the altered substance of the
This is because a fluoride or an oxide of titanium is easily formed by the heat treatment. In addition,
Reacts with the first aluminum wiring layer 4 and the titanium film 101 to form an intermetallic
Compound (TiAl Three ) Layer 206 is formed. Thereby, at this interface 205
The mixing action is promoted. Finally, referring to FIG. 2H, a semiconductor element and a wiring formed on the semiconductor substrate are removed.
Silicon oxide film or silicon nitride to protect it from moisture
A protective insulating film 8 such as a passivation film is formed on the second aluminum wiring layer 100 by using a CVD method.
Deposited. FIG. 4 is a schematic diagram for explaining that an optimum value of the titanium film thickness exists.
. Note that the thickness of the titanium film 101 used in the wiring connection structure of the present invention is
Since the optimum value exists for the following reason, the description will be made with reference to FIG. After the second aluminum wiring layer 100 is formed, heat treatment is performed at 300 to 450 ° C.
Therefore, the titanium film 101 reacts with the first aluminum wiring layer 4 to form an intermetallic compound (
TiAl Three ) The layer 206 is formed. At the same time, the titanium film 101 also reacts with silicon 207 contained in the first aluminum wiring layer 4 by about 1 to 2% by weight,
TiSi Two 208 are also formed. Silicon in the first aluminum wiring layer 4
Is added to prevent junction leakage at the contact portion 308 with the silicon substrate.
Has been added. That is, it is used as a barrier metal film of the first aluminum wiring layer 4.
Titanium nitride film 310 having a high specific resistance (about 400 to 2000 μΩ · cm)
Is not perfect barrier to silicon and aluminum
Because. A film of a titanium film 101 used as a base film of the second aluminum wiring layer 100
If the thickness is too large, the silicon concentration in the first aluminum wiring layer 4 will decrease.
Thus, a junction leak occurs in the contact portion 308. On the other hand, titanium film 1
01 is too small, as will be explained with reference to FIGS. 3A and 3B.
In addition, it promotes decomposition of aluminum fluoride and oxide particles and promotes mixing at the interface.
The effect of progress is not enough. For the above reasons, the titanium film 101 used in the wiring connection structure of the present invention is
The film thickness has upper and lower limits. Based on the knowledge obtained by experiments by the present inventors and others
In this case, it is desired that the thickness of titanium film 101 be in the range of 50 ° or more and 150 ° or less.
Good. In the above embodiment, the aluminum alloy forming the second aluminum wiring layer is formed.
In order to suppress the reaction between the gold film 103 and the titanium film 101,
The case where the titanium nitride film 102 is provided is described. However, both
Other films such as a titanium oxide film and a titanium oxynitride film that
The same effect can be obtained with a tan compound film. All of these films were
It can be deposited using a reactive sputtering method as in the example. In other words, titanium oxide
Ar + O Two Deposit titanium oxynitride film in gas atmosphere
Ar + O Two + N Two Using Ti as a target in a gas atmosphere
Then, a desired titanium compound film can be deposited by sputtering. In this embodiment, the aluminum coverage of the via hole is improved.
For this reason, an example in which the tungsten plug 103 is formed by the CVD method has been described.
The present invention is not limited to this, and other metal CVD methods using tungsten silicide, molybdenum, aluminum, etc., other than tungsten, can provide the same effect.
. Further, in this embodiment, the aluminum two-layer wiring structure has been described.
The same effect can be obtained when applied to a semiconductor device having the above aluminum multilayer wiring structure.
I do. In this embodiment, a semiconductor device in which DRAM cells are formed on the surface of a semiconductor substrate is described.
Although an example in which the present invention is applied to a device is shown, the present invention is not limited to this, and other devices may be formed.
The same effect can be obtained by applying the present invention to a semiconductor device that has been manufactured. For example, an SRAM (Static Random Ac) is provided on the surface of a semiconductor substrate.
access memory) according to the present invention.
FIG. 5 shows an embodiment to which the minium multilayer wiring structure is applied. SRAM cell
A detailed description of the structure of a semiconductor device having a semiconductor device is omitted, and only the main structure is described.
I just stay. With reference to FIG. 5, a double-well CMOS (
Complementary Metal Oxide Semi-Condu
An SRAM cell 410 having a (ctor) structure is formed. Silicon semiconductor
On the substrate 1, a p-type well region 411 and an n-type well region 412 are formed adjacent to each other.
Have been. To electrically isolate these well regions 411 and 412,
Oxide films 413 for element isolation are formed on silicon semiconductor substrate 1 at intervals.
I have. In the p-type well region 411, the n-type impurity diffusion layer 415 is spaced apart from each other.
Are formed, and a gate electrode 414 is formed between them. In addition, n-type wafer
A p-type impurity diffusion layer 416 is formed in the metal region 412 at an interval from each other.
A gate electrode 414 is formed between them. So as to cover the gate electrode 414
And an insulating film 409 are formed. On the insulating film 409, polycrystalline silicon
The wiring layers 417 are formed at intervals. Below the SRAM cell 410,
A ground insulating film 3 is deposited. The base insulating film 3 and the insulating film 409 have an n-type
Contact hole 4 reaching the surface of impurity diffusion layer 415 or p-type impurity diffusion layer 416
18 are formed. Via this contact hole 418, the impurity diffusion layer 415
Alternatively, the first aluminum wiring layer 4 is formed on the base insulating film 3 so as to contact with the base insulating film 3. First aluminum wiring layer 4 and second aluminum wiring layer 1
The connection structure with 00 is the same as the structure shown in FIG. Similarly, an element formed on the surface of the silicon semiconductor substrate 1 is a DRAM cell or an S cell.
Other elements than the RAM cell, for example, an EPROM (Erasable Pro
Gramable Read Only Memory) cell, E Two PROM (E
electrical Erasable Programmable ROM)
Devices, micro-computer circuit elements, bipolar transistor elements, etc.
An element having another structure may be used. [Effects of the Invention] As described above, according to the present invention, the lower first aluminum wiring layer and the connection hole
And a titanium film as an underlay film of an upper second aluminum wiring layer in contact with the
Using a laminated structure film consisting of a tan compound layer and the product formed in the connection hole
A buried conductive layer is formed on the layer structure film so as to be buried, and is in contact with the titanium layer
Titanium and aluminum are formed on the surface of the first aluminum wiring layer by reaction
Forming the intermetallic compound, the connection hole of the multilayer aluminum wiring structure
A stable contact can be obtained in the part. Therefore, the electrical contour
Stability and the junction leakage can be prevented.
Semiconductor device at the connection hole such as
The reliability level of the device can be improved.

【図面の簡単な説明】 第1図は本発明の一実施例による半導体装置を示した断面図、第2A図ないし
第2H図は、第1図に示した半導体装置におけるアルミニウム2層配線構造の製
造プロセスを説明するための断面図、第3A図および第3B図は本発明における
第2アルミニウム配線層の下地膜であるチタン膜、チタン化合物膜およびタング
ステンプラグからなる積層構造膜の作用を説明するための概略図、第4図はチタ
ン膜厚の最適値が存在することを説明するための概略図、第5図は本発明の他の
実施例による半導体装置を示した断面図、第6図は従来の多層配線構造を有する
半導体装置を示した断面図、第7A図ないし第7G図は従来のアルミ2層配線構
造を有する半導体装置の製造プロセスを説明するための断面図、第8Aおよび第 8B図ならびに第9図は従来のアルミ2層配線構造を有する半導体装置の問題点
を説明するための断面図である。 図において、1はシリコン半導体基板、3は下地絶縁膜、4は第1アルミニウ
ム配線層、5は層間絶縁膜、6は接続孔、100は第2アルミニウム配線層、1
01はチタン膜、102は窒化チタン膜、103はタングステンプラグ、104
はアルミニウム膜あるいはアルミニウム合金膜である。 なお、各図中、同一符号は、同一または相当部分を示す。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view showing a semiconductor device according to an embodiment of the present invention, and FIGS. 2A to 2H are diagrams showing a two-layer aluminum wiring structure in the semiconductor device shown in FIG. FIGS. 3A and 3B are cross-sectional views for explaining the manufacturing process, and FIG. 3A and FIG. 3B illustrate the operation of a laminated structure film composed of a titanium film, a titanium compound film, and a tungsten plug which is a base film of the second aluminum wiring layer in the present invention. FIG. 4 is a schematic view for explaining that an optimum value of the titanium film thickness exists, FIG. 5 is a sectional view showing a semiconductor device according to another embodiment of the present invention, and FIG. Is a sectional view showing a semiconductor device having a conventional multilayer wiring structure, and FIGS. 7A to 7G are sectional views for explaining a manufacturing process of a semiconductor device having a conventional aluminum two-layer wiring structure; FIGS. FIGS. 8B and 9 are cross-sectional views for explaining the problems of the conventional semiconductor device having the aluminum two-layer wiring structure. In the drawing, 1 is a silicon semiconductor substrate, 3 is a base insulating film, 4 is a first aluminum wiring layer, 5 is an interlayer insulating film, 6 is a connection hole, 100 is a second aluminum wiring layer,
01 is a titanium film, 102 is a titanium nitride film, 103 is a tungsten plug, 104
Is an aluminum film or an aluminum alloy film. In the drawings, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】 多層アルミニウム配線層の各層が接続孔を通じて接続された半導体装置であっ
て、 主表面を有する半導体基板と、 前記半導体基板の主表面上に形成され、シリコンを含む第1のアルミニウム配
線層と、 前記第1のアルミニウム配線層の上に形成され、前記第1のアルミニウム配線
層の表面に達する貫通孔を有する絶縁膜と、 前記絶縁層の上に形成され、前記貫通孔を通じて前記第1のアルミニウム配線
層に電気的に接続された第2のアルミニウム配線層とを備え、 前記第2のアルミニウム配線層は、 前記貫通孔を通じて前記第1のアルミニウム配線層の表面に接触するように前
記絶縁層の上に形成され、50Å以上150Å以下の膜厚を有するチタン層と、 前記チタン層の上に形成されたチタン化合物層と、 前記貫通孔中の前記チタン化合物層上に前記貫通孔を埋め込むように形成され
た埋込導電層と、 前記チタン化合物層および前記埋込導電層の上に形成されたアルミニウム含有
層とを含み、 前記チタン層と接触する前記第1のアルミニウム配線層の表面にはチタンとア
ルミニウムとが反応して形成された金属間化合物が形成されている、半導体装置
Claims: 1. A semiconductor device in which each layer of a multilayer aluminum wiring layer is connected through a connection hole, comprising: a semiconductor substrate having a main surface; and a first substrate formed on the main surface of the semiconductor substrate and containing silicon. An aluminum wiring layer; an insulating film formed on the first aluminum wiring layer and having a through hole reaching the surface of the first aluminum wiring layer; and an insulating film formed on the insulating layer and passing through the through hole. A second aluminum wiring layer electrically connected to the first aluminum wiring layer, wherein the second aluminum wiring layer is in contact with a surface of the first aluminum wiring layer through the through hole. wherein formed on the insulating layer, a titanium layer having a thickness of at least 150Å or less 50 Å, a titanium compound layer formed on the titanium layer, the transmural in A buried conductive layer formed to bury the through-hole on the titanium compound layer in the hole, and an aluminum-containing layer formed on the titanium compound layer and the buried conductive layer, wherein the titanium A semiconductor device, wherein an intermetallic compound formed by a reaction between titanium and aluminum is formed on a surface of the first aluminum wiring layer in contact with the layer.

Family

ID=

Similar Documents

Publication Publication Date Title
JP2598335B2 (en) Wiring connection structure of semiconductor integrated circuit device and method of manufacturing the same
KR960011863B1 (en) Semiconductor device and the manufacturing method having multilayer interconnection structure
JP2655213B2 (en) Wiring connection structure of semiconductor device and method of manufacturing the same
US5341026A (en) Semiconductor device having a titanium and a titanium compound multilayer interconnection structure
US5289035A (en) Tri-layer titanium coating for an aluminum layer of a semiconductor device
US20070126120A1 (en) Semiconductor device
JPH08107087A (en) Semiconductor device and manufacture thereof
KR100447915B1 (en) Method for manufacturing semiconductor device
JP3175721B2 (en) Method for manufacturing semiconductor device
US7397124B2 (en) Process of metal interconnects
US5786637A (en) Interconnection with metal plug and reduced step
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
US6319826B1 (en) Method of fabricating barrier layer
JPH09283624A (en) Manufacture of semiconductor device
JP2626927B2 (en) Semiconductor device
JP2626927C (en)
JP3029507B2 (en) Wiring layer connection structure of semiconductor device
JPH04271143A (en) Semiconductor device
JP3249444B2 (en) Method for manufacturing semiconductor device
JPH09246378A (en) Semiconductor integrated circuit device and manufacture thereof
JPH088337A (en) Semiconductor device and fabrication thereof
JPH0766157A (en) Formation of wiring
KR20070111165A (en) Removing method of copper diffusion barrier layer
KR20080001461A (en) Method for forming al wiring layer in semiconductor device
JPH04152657A (en) Semiconductor device and manufacture thereof