JPH0766157A - Formation of wiring - Google Patents

Formation of wiring

Info

Publication number
JPH0766157A
JPH0766157A JP23733793A JP23733793A JPH0766157A JP H0766157 A JPH0766157 A JP H0766157A JP 23733793 A JP23733793 A JP 23733793A JP 23733793 A JP23733793 A JP 23733793A JP H0766157 A JPH0766157 A JP H0766157A
Authority
JP
Japan
Prior art keywords
layer
forming
wiring
metal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23733793A
Other languages
Japanese (ja)
Inventor
Yukiyasu Sugano
幸保 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP23733793A priority Critical patent/JPH0766157A/en
Publication of JPH0766157A publication Critical patent/JPH0766157A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method for forming a wiring in which delamination does not take place in the process for forming a wiring of high melting point metal and generation of particles is prevented. CONSTITUTION:A metallic layer 4 of Ti, for example, is formed at a contact part and a barrier metal layer 5 is formed thereon followed by formation of high melting point metal layer 6 of Blk-W, for example, by CVD. In such method for forming a wiring, an anti-oxidation layer 8 is formed, under the underlying metal layer 4, of a metal, e.g. Al, having higher standard generation energy than the metal layer 4 or of an insulation film of SiN, for example, containing no oxygen.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、配線形成方法に関す
る。本発明の配線形成方法は、配線構造を有する各種の
分野で用いることができ、例えば、電子材料(半導体装
置等)の配線ないしはコンタクトの形成方法として利用
することができる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring forming method. INDUSTRIAL APPLICABILITY The wiring forming method of the present invention can be used in various fields having a wiring structure, and can be used, for example, as a method of forming wirings or contacts of electronic materials (semiconductor devices etc.).

【0002】[0002]

【従来の技術】配線構造を備える各種の材料については
小型化等各種の要請があり、例えば、半導体集積回路の
各種デバイスにおいては、小型化、高性能化が要求され
る。この要求に応えるため、半導体装置の分野では、配
線は層間絶縁膜を介した多層配線構造が一般に用いられ
ている。一方同時に、高密度化の要求から、配線パター
ンの微細化が進んでいる。
2. Description of the Related Art There are various demands such as miniaturization for various materials having a wiring structure. For example, miniaturization and high performance are required for various devices of semiconductor integrated circuits. In order to meet this demand, in the field of semiconductor devices, a wiring generally uses a multilayer wiring structure with an interlayer insulating film interposed. On the other hand, at the same time, due to the demand for higher density, miniaturization of wiring patterns is progressing.

【0003】上記要求の結果、層間絶縁膜に開口したコ
ンタクトホール、ヴィアホール等と称される各種の接続
孔を通して層間絶縁膜上に形成される配線と層間絶縁膜
下の配線部あるいはSi半導体等における不純物拡散領
域部などに対して電気的接続を形成する接続孔の径も、
必然的に微細化される。この場合、層間絶縁膜はその電
気的信頼性、寄生容量等の問題から所定の厚さを確保す
る必要があり、結果的に接続孔のアスペクト比が高くな
る傾向にある。
As a result of the above requirements, the wiring formed on the interlayer insulating film and the wiring portion under the interlayer insulating film, the Si semiconductor, etc. through various connection holes called contact holes and via holes opened in the interlayer insulating film. The diameter of the connection hole that forms the electrical connection to the impurity diffusion region portion in
Inevitably miniaturized. In this case, the interlayer insulating film needs to have a predetermined thickness due to problems such as its electrical reliability and parasitic capacitance, and as a result, the aspect ratio of the connection hole tends to increase.

【0004】このように、アスペクト比の高い接続孔内
にメタルプラグ等の導電材料を埋め込む技術としては、
CVD法によるブランケットタングステン(Blk−
W)の形成、あるいは高温Alスパッタ等があげられ
る。
As described above, as a technique for embedding a conductive material such as a metal plug in a connection hole having a high aspect ratio,
Blanket tungsten (Blk- by CVD method)
W) formation or high temperature Al sputtering.

【0005】これらBlk−W CVD、Al高温スパ
ッタ等のいずれの場合においても、密着性、メタルの突
き抜け等を防止するために、その下層にバリヤメタル層
が形成される。Blk−Wの場合は主にWと下地膜との
密着性を確保することが目的であるため、バリアメタル
層は密着層と呼ばれることもある。
In any of these Blk-W CVD, Al high temperature sputtering, etc., a barrier metal layer is formed as an underlying layer in order to prevent adhesion and metal penetration. In the case of Blk-W, the barrier metal layer is sometimes called an adhesion layer because the purpose is mainly to secure the adhesion between W and the underlying film.

【0006】図3にBlk−Wを用いた従来技術の一例
の断面図を示す。図3の構造は、例えば次のようにして
形成できる。例えば、半導体基板の表面にAl−1%S
i膜1と反射防止膜TiON2を積層した下層配線を形
成した後、成膜された層間絶縁膜SiO2 3に開口した
接続孔を通じて配線の接続を行う場合、まずオーミック
コンタクトを形成するために金属層4としてTi膜を成
膜する。次にバリヤメタル層5として窒化チタンTiN
の膜を形成し、この上に高融点金属6であるBlk−W
を成膜する。
FIG. 3 shows a sectional view of an example of a conventional technique using Blk-W. The structure of FIG. 3 can be formed as follows, for example. For example, Al-1% S on the surface of a semiconductor substrate
When forming a lower layer wiring in which the i film 1 and the antireflection film TiON 2 are laminated and then connecting the wiring through a connection hole opened in the formed interlayer insulating film SiO 2 3, first, a metal for forming an ohmic contact is formed. A Ti film is formed as the layer 4. Next, titanium nitride TiN is used as the barrier metal layer 5.
Blk-W, which is a refractory metal 6, is formed on this film.
To form a film.

【0007】Tiを成膜しないで、直接TiNを成膜す
ると、接続孔に露出したAlがTiNを形成するスパッ
タ雰囲気で窒化され、オーミックコンタクトを得ること
ができない。
When TiN is directly formed without forming Ti, Al exposed in the contact hole is nitrided in a sputtering atmosphere for forming TiN, and ohmic contact cannot be obtained.

【0008】[0008]

【発明が解決しようとする課題】しかし、上記従来技術
では、高融点金属6(Blk−W)を成膜すると、成膜
中に図4に示すように金属層(Ti)4とSiO2 3の
界面で剥がれが起こってしまうことがある。これは以下
のメカニズムによると考えられる。原料ガスであるWF
6 は、本来はバリアメタルであるTiN5に阻止される
のであるが、ガバレージの悪いコンタクトホール側壁部
では界面に侵入する。この界面ではTi4とSiO2
が反応して不可避的にチタン酸化物TiO2 7が形成さ
れており、ここにWF6 が侵入すると蒸気圧の高いTi
OFx が形成される。このため、剥がれが生じると考え
られる。この剥がれはパーティクルの原因となり、配線
接続構造にとって問題であり、とりわけ半導体プロセス
では好ましくない。
However, in the above-mentioned conventional technique, when the refractory metal 6 (Blk-W) is deposited, the metal layer (Ti) 4 and SiO 2 3 are formed during the deposition as shown in FIG. Peeling may occur at the interface of. This is considered to be due to the following mechanism. WF which is the source gas
6 is originally blocked by TiN5 which is a barrier metal, but penetrates into the interface at the side wall of the contact hole with poor coverage. In this interface Ti4 and SiO 2 3
React to form titanium oxide TiO 2 7 inevitably, and if WF 6 invades here, Ti with high vapor pressure is formed.
OF x is formed. Therefore, peeling is considered to occur. This peeling causes particles, which is a problem for the wiring connection structure, and is not preferable especially in the semiconductor process.

【0009】[0009]

【発明の目的】本発明の配線形成方法は上記の問題を解
決するために提案されたもので、高融点金属を形成する
配線形成においても配線形成プロセスにおいて膜剥がれ
などが生じず、よってパーティクルの発生などの不都合
を防止した配線形成方法を提供することを目的とする。
An object of the present invention is to provide a wiring forming method for solving the above-mentioned problems. Even in the wiring forming for forming a refractory metal, film peeling or the like does not occur in the wiring forming process. It is an object of the present invention to provide a wiring forming method that prevents inconveniences such as occurrence.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するた
め、本出願の請求項1の発明は、電気的接続を形成する
コンタクト部に接続形成用金属系材料層を形成する工程
と、該金属系材料層の上層にバリアメタルを形成する工
程と、更にその上層にCVD法で高融点金属系材料を形
成する配線形成方法において、下層金属系材料層の下に
酸化防止層を形成する構成をとる。
In order to achieve the above object, the invention according to claim 1 of the present application provides a step of forming a metal material layer for connection formation in a contact portion for forming an electrical connection, and the metal. In the step of forming a barrier metal on the upper layer of the base material layer and the method of forming a wiring on the upper layer of the refractory metal base material by the CVD method, the oxidation preventing layer is formed below the lower metal base material layer. To take.

【0011】本出願の請求項2の発明は、請求項1の発
明において、酸化防止層として、下層金属系材料層より
も標準生成エネルギーの大きな金属を用いる構成をと
る。例えば下層金属系材料がTiのとき、Alを用いる
ことができる。(なお、金属の標準生成エネルギーにつ
いては、例えば窒化物の標準エネルギーについて、「レ
アメタル事典」(1991年4月、フジ・テクノシステ
ム)207頁参照)。
According to the invention of claim 2 of the present application, in the invention of claim 1, a metal having a larger standard generation energy than that of the lower metal-based material layer is used as the antioxidant layer. For example, when the lower metal-based material is Ti, Al can be used. (For the standard energy of formation of metal, for example, for the standard energy of nitride, see “Rare Metal Encyclopedia” (April 1991, Fuji Techno System), p. 207).

【0012】本出願の請求項3の発明は、請求項1の発
明において、酸化防止層として、酸素を含まない絶縁膜
を用いる構成をとる。酸素を含まない絶縁膜としては、
例えば、SiNを用いることができる。
According to a third aspect of the present invention, in the first aspect of the invention, an insulating film containing no oxygen is used as the oxidation preventing layer. As an insulating film that does not contain oxygen,
For example, SiN can be used.

【0013】[0013]

【作用】本発明によれば、下層の金属系材料層として、
低抵抗のオーミックコンタクトを得られる材料を用いて
低抵抗コンタクトを得るようにするとともに、かつ剥が
れの生じないように高融点金属材料(Blk−W膜等)
を成膜できる。層間絶縁膜の上層を酸素を含まない絶縁
膜(シリコン窒化膜等)とする、あるいは金属系材料層
(Ti等)の下層に該金属系材料よりも標準生成エネル
ギーの大きい金属を形成するなどして、酸化防止層を形
成することにより、密着層としてのメタル層(Ti等)
の酸化を防止する構成としたからである。
According to the present invention, as the lower metallic material layer,
A low-resistance contact is obtained using a material that can obtain a low-resistance ohmic contact, and a refractory metal material (Blk-W film or the like) so that peeling does not occur.
Can be formed into a film. For example, an upper layer of the interlayer insulating film is made of an insulating film containing no oxygen (such as a silicon nitride film), or a metal having a higher standard production energy than the metallic material is formed as a lower layer of the metallic material layer (Ti, etc.). Then, by forming an antioxidant layer, a metal layer (Ti, etc.) as an adhesion layer
This is because it is configured to prevent the oxidation of

【0014】即ち、本発明においては、密着層としての
Ti等の酸化を防止するために、層間絶縁膜の上層を例
えばシリコン窒化膜とする、あるいは例えばTi等の金
属系材料層の下層にそれよりも標準生成エネルギーの大
きい金属を形成する、等のことにより酸化防止層を形成
する結果、高融点金属であるBlk−W成膜時に原料ガ
スである、例えばWF6 などが侵入しても、蒸気圧の高
いTiF3 が形成されることはあっても、TiOFx
形成されることはなく、剥がれが生じることはない。
That is, in the present invention, in order to prevent the oxidation of Ti or the like as the adhesion layer, the upper layer of the interlayer insulating film is, for example, a silicon nitride film, or the lower layer of the metal-based material layer of, for example, Ti is used. As a result of forming the anti-oxidation layer by forming a metal having a standard generation energy larger than that, etc., even if a source gas such as WF 6 enters at the time of film formation of Blk-W which is a refractory metal, Although TiF 3 having a high vapor pressure may be formed, TiOF x is not formed and peeling does not occur.

【0015】[0015]

【実施例】以下、本発明の具体的な実施例について説明
する。但し当然のことではあるが、本発明は以下に述べ
る実施例に限定を受けるものではない。
EXAMPLES Specific examples of the present invention will be described below. However, as a matter of course, the present invention is not limited to the embodiments described below.

【0016】実施例1 この実施例においては、接続形成用金属層(金属系材料
層)であるTi膜の下層に酸化防止層としてTiよりも
標準生成エネルギーの大きなAl膜を成膜することによ
り、Tiの酸化を防止する。
Example 1 In this example, an Al film having a larger standard production energy than Ti was formed as an antioxidant layer under a Ti film which is a metal layer (metal-based material layer) for connection formation. , Ti is prevented from being oxidized.

【0017】この実施例においては、電気的接続を形成
するコンタクト部にオーミックコンタクトを得るための
接続形成用金属層4としてTiを形成する工程と、該金
属層の上層にバリヤメタル5であるTiNを形成する工
程とを行って図1(a)の構造を得、更にその上層にC
VD法で高融点金属6であるBlk−Wを形成して図1
(b)に示す配線を形成する際、下層金属層4の下に下
層金属層4よりも標準生成エネルギーの大きな金属であ
るAl(特に本実施例ではAl−1wt%Siを使用)
により酸化防止層8を形成したものである。
In this embodiment, a step of forming Ti as a connection forming metal layer 4 for obtaining an ohmic contact at a contact portion for forming an electrical connection, and a barrier metal 5 of TiN as an upper layer of the metal layer. The step of forming is performed to obtain the structure of FIG.
The high melting point metal 6, Blk-W, is formed by the VD method, and FIG.
When forming the wiring shown in (b), Al, which is a metal having a standard generation energy larger than that of the lower metal layer 4 under the lower metal layer 4 (in particular, Al-1 wt% Si is used in this embodiment).
Thus, the antioxidant layer 8 is formed.

【0018】更に詳しくは、本実施例では、次の工程に
より配線を形成した。まず、接続をとるべき下層配線1
としてAl−1%Si(以下AlSiと記す)配線を形
成する。この下層配線1(AlSi)の上層には、反射
防止膜TiON2が30nm積層されている。
More specifically, in this embodiment, the wiring was formed by the following steps. First, the lower layer wiring 1 to be connected
As a result, Al-1% Si (hereinafter referred to as AlSi) wiring is formed. An antireflection film TiON2 having a thickness of 30 nm is laminated on the lower layer wiring 1 (AlSi).

【0019】この上に層間絶縁膜3として、プラズマC
VD法で下記条件により層間絶縁膜3としてSiO2
600nm堆積する。 使用ガス系 :テトラエトキシシラン(TEOS)/O
2=350/350SCCM ガス圧力 :1.33kPa ウェハー温度:390℃ RFバイアス:350W 引き続き、通常のリソグラフィ工程とドライエッチング
工程で、コンタクトホールを形成する。
On top of this, plasma C is formed as an interlayer insulating film 3.
SiO 2 of 600 nm is deposited as an interlayer insulating film 3 by the VD method under the following conditions. Gas system used: Tetraethoxysilane (TEOS) / O
2 = 350/350 SCCM Gas pressure: 1.33 kPa Wafer temperature: 390 ° C. RF bias: 350 W Subsequently, a contact hole is formed by a normal lithography process and a dry etching process.

【0020】その後、まず酸化防止層8としてAlSi
膜をスパッタ法により30nm成膜する。成膜はマルチ
チャンバーを持つスパッタ装置によって行った。下記条
件により成膜した。 Ar流量 :100SCCM ガス圧力 :0.5Pa ウェハー温度 :150℃ ターゲット電力:4kW
After that, first, AlSi is formed as an antioxidant layer 8.
A film of 30 nm is formed by the sputtering method. The film formation was performed by a sputtering device having a multi-chamber. A film was formed under the following conditions. Ar flow rate: 100 SCCM Gas pressure: 0.5 Pa Wafer temperature: 150 ° C. Target power: 4 kW

【0021】引き続き、真空を破ることなく接続用金属
層4としてTiを別のチャンバーで30nm成膜する。
成膜条件は下記条件とした。 Ar流量 :100SCCM ガス圧力 :0.5Pa ウェハー温度 :150℃ ターゲット電力:4kW
Subsequently, Ti is deposited as a metal layer 4 for connection to a thickness of 30 nm in another chamber without breaking the vacuum.
The film forming conditions were as follows. Ar flow rate: 100 SCCM Gas pressure: 0.5 Pa Wafer temperature: 150 ° C. Target power: 4 kW

【0022】同じチャンバーで成膜条件を変えることに
より、バリヤメタル5としてTiNを下記条件で成膜す
る。これにより図1(a)の構造を得た。 Ar/N2 流量 :40/70SCCM ガス圧力 :0.5Pa ウェハー温度 :150℃ ターゲット電力 :5kW
By changing the film forming conditions in the same chamber, TiN is formed as the barrier metal 5 under the following conditions. As a result, the structure shown in FIG. 1A was obtained. Ar / N 2 flow rate: 40/70 SCCM Gas pressure: 0.5 Pa Wafer temperature: 150 ° C. Target power: 5 kW

【0023】次に枚様式CVD装置で、高融点金属層6
としてBlk−W6を成膜し、図1(b)の構造を得
る。成膜はSiH4 還元による核形成過程と、H2 還元
によるW成膜過程からなる。各過程の条件は次のとおり
とした。 核形成 ガス系 :WF6 /SiH4 =7/5SCCM ガス圧力 :530Pa ウェハー温度 :450℃ W成膜 ガス系:WF6 /H2 =95/550SCCM ガス圧力 :10kPa ウェハー温度 :450℃
Next, in the single-wafer CVD apparatus, the refractory metal layer 6 is formed.
Then, Blk-W6 is deposited to obtain the structure shown in FIG. The film formation includes a nucleation process by SiH 4 reduction and a W film formation process by H 2 reduction. The conditions of each process were as follows. Nucleation gas system: WF 6 / SiH 4 = 7/5 SCCM gas pressure: 530 Pa wafer temperature: 450 ° C. W film forming gas system: WF 6 / H 2 = 95/550 SCCM gas pressure: 10 kPa wafer temperature: 450 ° C.

【0024】この際、酸化防止層8であるAlSiと層
間絶縁膜3であるSiO2 の間には、界面反応によりA
2 3 9が形成されており、従来例のようにTiO2
は形成されない。よって、仮にWF6 が侵入しても、揮
発性の物質は生成されず、剥がれが生じない。
At this time, between the AlSi which is the anti-oxidation layer 8 and the SiO 2 which is the interlayer insulating film 3, an A
l 2 O 3 9 is formed, and TiO 2 is formed as in the conventional example.
Is not formed. Therefore, even if WF 6 enters, no volatile substance is generated and peeling does not occur.

【0025】この後、高融点金属6であるWをエッチバ
ックして、その上にAl配線を形成して、配線構造を得
る。
After that, the refractory metal 6, W, is etched back, and Al wiring is formed thereon to obtain a wiring structure.

【0026】本実施例では、Tiの酸化防止層としてA
lSiを用いたが、Tiよりも標準生成エネルギーが大
きいものであればよく、純Alもしくは他のAl合金を
用いるのでもよい。また、他の金属でもよい。Si自然
酸化膜を還元してオーミックコンタクトをとるために、
またTiO2 を形成しないために、標準生成エネルギー
が負で、Si、Alより大きな材料が好ましい。
In this embodiment, A is used as the Ti oxidation preventing layer.
Although 1Si was used, pure Al or another Al alloy may be used as long as the standard generation energy is larger than Ti. Also, other metals may be used. In order to reduce the Si natural oxide film and make ohmic contact,
Further, since TiO 2 is not formed, a material having a standard formation energy of negative and larger than Si and Al is preferable.

【0027】実施例2 この実施例においては、層間絶縁膜SiO2 の上層に、
酸化防止層として酸素を含まない絶縁層であるP−Si
Nを形成しておき、TiとSiO2 の反応によりTiO
2 が形成されることを防止する。
Example 2 In this example, as an upper layer of the interlayer insulating film SiO 2 ,
P-Si which is an insulating layer containing no oxygen as an antioxidant layer
N is formed in advance, and TiO is produced by the reaction between Ti and SiO 2.
Prevents the formation of 2 .

【0028】図2を参照して説明する。本実施例におい
ては、まず、下層配線1であるAl−1%Si配線を形
成する。この下層配線1(AlSi)の上層には、反射
防止膜TiON2が30nm積層されている。この上に
層間絶縁膜3として、プラズマCVD法で下記条件によ
りSiO2 を以下の条件で600nm堆積する。 使用ガス系 :テトラエトキシシラン(TEOS)/
2=350/350SCCM ガス圧力 :1.33kPa ウェハー温度 :390℃ RFバイアス :350W
Description will be made with reference to FIG. In this embodiment, first, the Al-1% Si wiring which is the lower wiring 1 is formed. An antireflection film TiON2 having a thickness of 30 nm is laminated on the lower layer wiring 1 (AlSi). As the interlayer insulating film 3, SiO 2 is deposited to 600 nm by plasma CVD under the following conditions under the following conditions. Gas system used: Tetraethoxysilane (TEOS) /
O 2 = 350/350 SCCM Gas pressure: 1.33 kPa Wafer temperature: 390 ° C. RF bias: 350 W

【0029】更に、プラズマCVD法で、酸化防止層1
0としてSiNを50nm堆積する。条件は下記のよう
にした。 ガス系 :SiH4 /NH3 /N2 =180/500/
720SCCM ガス圧力:40Pa ウェハー温度:350℃
Further, the antioxidant layer 1 is formed by the plasma CVD method.
0 is deposited to 50 nm of SiN. The conditions were as follows. Gas system: SiH 4 / NH 3 / N 2 = 180/500 /
720SCCM Gas pressure: 40Pa Wafer temperature: 350 ° C

【0030】引き続き、通常のリソグラフィ工程とドラ
イエッチング工程でコンタクトホールを形成する。これ
により図2(a)の構造が得られる。
Subsequently, a contact hole is formed by an ordinary lithography process and a dry etching process. As a result, the structure shown in FIG. 2A is obtained.

【0031】以下は、実施例1と同様に、接続用金属層
4であるTi、バリヤメタル層5であるTiNをスパッ
タ法で形成し、高融点金属6としてBlk−WをCVD
法で形成して、図2(b)の構造を得る。この場合に
も、金属層4であるTiと層間絶縁膜3であるSiO2
の間には酸化防止層10であるP−SiNが挟まれて存
在するため、TiO2 は形成されることはなく、仮にW
6 が侵入しても揮発性の物質は生成されず、剥がれが
生じない。
In the following, as in Example 1, Ti as the connecting metal layer 4 and TiN as the barrier metal layer 5 were formed by the sputtering method, and Blk-W was used as the refractory metal 6 by CVD.
2B to obtain the structure of FIG. Also in this case, Ti as the metal layer 4 and SiO 2 as the interlayer insulating film 3
Since P-SiN that is the antioxidant layer 10 is sandwiched between them, TiO 2 is not formed, and if W-
Even if F 6 enters, no volatile substance is generated and peeling does not occur.

【0032】この後、高融点金属6であるBlk−Wを
エッチバックして、その上にAl配線を形成すればよ
い。この場合も、酸化防止層としてはP−SiNに限ら
ない。酸素を含まない絶縁膜であれば、各種のもの、例
えばSiC、SiCNなどをも用いることができる。
After that, the high melting point metal 6, Blk-W, may be etched back to form an Al wiring thereon. Also in this case, the antioxidant layer is not limited to P-SiN. As long as the insulating film does not contain oxygen, various materials such as SiC and SiCN can be used.

【0033】[0033]

【発明の効果】上述の如く、本発明の配線形成方法によ
れば、高融点金属を形成する配線形成であっても、配線
形成プロセスにおいて、膜剥がれなどが生じず、よって
パーティクルの発生などの不都合を防止することができ
る。
As described above, according to the wiring forming method of the present invention, even if the wiring is formed of a refractory metal, film peeling or the like does not occur in the wiring forming process, and thus particles are generated. Inconvenience can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】 実施例1の配線形成方法の工程を示す図であ
る。
FIG. 1 is a diagram illustrating a step of a wiring forming method according to a first exemplary embodiment.

【図2】 実施例2の配線形成方法の工程を示す図であ
る。
2A to 2C are diagrams showing steps of a wiring forming method according to a second embodiment.

【図3】 従来技術を示す図である。FIG. 3 is a diagram showing a conventional technique.

【図4】 従来技術の問題点を示す図である。FIG. 4 is a diagram showing a problem of the conventional technique.

【符号の説明】[Explanation of symbols]

1 下層配線(AlSi) 2 反射防止膜(TiON) 3 層間絶縁膜(SiO2 ) 4 金属系材料層(Ti) 5 バリヤメタル(TiN) 6 高融点金属(Blk−W) 8 酸化防止層(Al) 10 酸化防止層(SiN)1 Lower Layer Wiring (AlSi) 2 Antireflection Film (TiON) 3 Interlayer Insulating Film (SiO 2 ) 4 Metallic Material Layer (Ti) 5 Barrier Metal (TiN) 6 Refractory Metal (Blk-W) 8 Antioxidation Layer (Al) 10 Antioxidant layer (SiN)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】電気的接続を形成するコンタクト部に接続
形成用金属系材料層を形成する工程と、該金属系材料層
の上層にバリヤメタルを形成する工程と、更ににその上
層にCVD法で高融点金属系材料を形成する配線形成方
法において、 下層金属系材料層の下に酸化防止層を形成することを特
徴とする配線形成方法。
1. A step of forming a metal material layer for forming a connection on a contact portion for forming an electrical connection, a step of forming a barrier metal on an upper layer of the metal material layer, and a CVD method on the upper layer thereof. A wiring forming method for forming a refractory metal-based material, comprising forming an antioxidant layer under a lower metal-based material layer.
【請求項2】上記酸化防止層として、下層金属系材料層
よりも標準生成エネルギーの大きな金属を用いることを
特徴とする請求項1に記載の配線形成方法。
2. The wiring forming method according to claim 1, wherein a metal whose standard generation energy is larger than that of the lower metal-based material layer is used as the oxidation preventing layer.
【請求項3】上記酸化防止層として、酸素を含まない絶
縁膜を用いることを特徴とする請求項1に記載の配線形
成方法。
3. The wiring forming method according to claim 1, wherein an insulating film containing no oxygen is used as the oxidation preventing layer.
JP23733793A 1993-08-30 1993-08-30 Formation of wiring Pending JPH0766157A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23733793A JPH0766157A (en) 1993-08-30 1993-08-30 Formation of wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23733793A JPH0766157A (en) 1993-08-30 1993-08-30 Formation of wiring

Publications (1)

Publication Number Publication Date
JPH0766157A true JPH0766157A (en) 1995-03-10

Family

ID=17013892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23733793A Pending JPH0766157A (en) 1993-08-30 1993-08-30 Formation of wiring

Country Status (1)

Country Link
JP (1) JPH0766157A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234830A (en) * 1988-04-11 1990-02-05 Fuji Photo Film Co Ltd Silver halide photographic emulsion and silver halide photographic sensitive material using the emulsion
US9218972B1 (en) 2014-07-07 2015-12-22 Kabushiki Kaisha Toshiba Pattern forming method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0234830A (en) * 1988-04-11 1990-02-05 Fuji Photo Film Co Ltd Silver halide photographic emulsion and silver halide photographic sensitive material using the emulsion
US9218972B1 (en) 2014-07-07 2015-12-22 Kabushiki Kaisha Toshiba Pattern forming method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
US20070126120A1 (en) Semiconductor device
JPH06342766A (en) Semiconductor device and manufacture thereof
JP3175721B2 (en) Method for manufacturing semiconductor device
KR19980025015A (en) Semiconductor Device and Manufacturing Method
US5591671A (en) Method for interconnecting layers in semiconductor device
JP2701751B2 (en) Method for manufacturing semiconductor device
US6043148A (en) Method of fabricating contact plug
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JPH1012729A (en) Manufacture of semiconductor device
US6103639A (en) Method of reducing pin holes in a nitride passivation layer
JPH09283624A (en) Manufacture of semiconductor device
JPH0766157A (en) Formation of wiring
JPH05102152A (en) Semiconductor device
US20050227467A1 (en) Semiconductor device and method of manufacture thereof
JP3087692B2 (en) Method for manufacturing semiconductor device
JP3109687B2 (en) Method for manufacturing conductive layer connection structure of semiconductor device
JPH1154507A (en) Manufacture of semiconductor device
JPH05121564A (en) Semiconductor device and manufacture thereof
JPH06232051A (en) Formation of ohmic contact
JP3249444B2 (en) Method for manufacturing semiconductor device
JPH04324636A (en) Semiconductor device and its manufacture
KR20000045351A (en) Method for forming metal wiring contact
JP3731497B2 (en) Semiconductor device and manufacturing method thereof
JPH09237768A (en) Semiconductor device and manufacture thereof