JP2626651B2 - Liquid crystal device - Google Patents

Liquid crystal device

Info

Publication number
JP2626651B2
JP2626651B2 JP17095096A JP17095096A JP2626651B2 JP 2626651 B2 JP2626651 B2 JP 2626651B2 JP 17095096 A JP17095096 A JP 17095096A JP 17095096 A JP17095096 A JP 17095096A JP 2626651 B2 JP2626651 B2 JP 2626651B2
Authority
JP
Japan
Prior art keywords
liquid crystal
thin film
gate
film transistor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17095096A
Other languages
Japanese (ja)
Other versions
JPH08320467A (en
Inventor
利之 三澤
伸治 両角
良雄 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP17095096A priority Critical patent/JP2626651B2/en
Publication of JPH08320467A publication Critical patent/JPH08320467A/en
Application granted granted Critical
Publication of JP2626651B2 publication Critical patent/JP2626651B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ
(以下、TFTと略記)を用いてスイッチアレイを形成
した液晶装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal device in which a switch array is formed using thin film transistors (hereinafter, abbreviated as TFTs).

【0002】[0002]

【従来の技術】図1(a)は従来のマトリクス型液晶表
示装置の構成を示しており、101〜103はゲート
線、104〜107はデータ線、108〜110等は画
素である。画素は、図1(b)のごとく、ゲート線11
1とデータ線112との交点に形成されたスイッチング
用TFT113、浮遊容量114及び液晶セル115よ
り成っている。116、117はそれぞれ液晶セルの駆
動電極及び共通電極である。
2. Description of the Related Art FIG. 1A shows a configuration of a conventional matrix type liquid crystal display device, wherein 101 to 103 are gate lines, 104 to 107 are data lines, and 108 to 110 are pixels. The pixel has a gate line 11 as shown in FIG.
It comprises a switching TFT 113, a floating capacitor 114, and a liquid crystal cell 115 formed at the intersection of 1 and the data line 112. Reference numerals 116 and 117 denote a drive electrode and a common electrode of the liquid crystal cell, respectively.

【0003】図1(b)のデータ線112に図1(c)
のVD のごときデータ信号に相当する電圧が印加され、
図1(b)のゲート線111に図1(c)のVG のごと
きゲート線駆動電圧が印加される。TFT113がN型
TFTである場合、VG がハイである期間にデータ線1
12の信号が液晶セル115に書き込まれ、115に書
き込まれた信号はVG がローである期間中保持される。
The data line 112 shown in FIG. 1B is connected to the data line 112 shown in FIG.
A voltage corresponding to a data signal such as VD is applied,
A gate line driving voltage such as VG in FIG. 1C is applied to the gate line 111 in FIG. When the TFT 113 is an N-type TFT, the data line 1 during the period when VG is high is high.
Twelve signals are written to the liquid crystal cell 115, and the signal written to 115 is held while VG is low.

【0004】図1(c)においてAはVD <0である負
フレームを、BはVD >0である正フレームを表わす。
In FIG. 1C, A represents a negative frame with VD <0, and B represents a positive frame with VD> 0.

【0005】従来、マトリクス型液晶表示装置のスイッ
チとして単結晶シリコン基板内に形成されたMOSトラ
ンジスタが用いられていた。単結晶シリコンMOSトラ
ンジスタの電圧ー電流特性(ゲート・ソース電圧VGSー
ドレイン・ソース電流IDS特性)は、図2の201に示
すようにON/OFF比が大きく、弱反転領域での電流
変化が急しゅんであり遮断領域でのリーク電流は小さ
い、従って、非導通時のTFTが図2の202の領域
で,動作するように、図3に示すごとく、ゲート線駆動
信号302とデータ線駆動信号301のバイアス関係が
定められていた。
Conventionally, a MOS transistor formed in a single crystal silicon substrate has been used as a switch of a matrix type liquid crystal display device. The voltage-current characteristic (gate-source voltage VGS-drain-source current IDS characteristic) of the single-crystal silicon MOS transistor has a large ON / OFF ratio as shown by 201 in FIG. 2 and the current change in the weak inversion region is sharp. The leakage current in the cut-off region is small. Therefore, as shown in FIG. 3, the gate line drive signal 302 and the data line drive signal 301 are changed so that the TFT in the non-conductive state operates in the region 202 in FIG. A bias relationship was defined.

【0006】[0006]

【発明が解決しようとする課題】しかし、単結晶シリコ
ンMOSトランジスタをスイッチに用いたマトリクス型
液晶表示装置と同様な方法でTFTをスイッチに用いた
マトリクス型液晶表示装置の駆動をおうとすると、次に
述べるような問題が生じる。シリコン薄膜によるTFT
の電圧ー電流特性の一例を図4に示す。
However, when trying to drive a matrix type liquid crystal display device using TFTs as switches in the same manner as a matrix type liquid crystal display device using single crystal silicon MOS transistors as switches, The problem described above arises. TFT with silicon thin film
FIG. 4 shows an example of the voltage-current characteristics of FIG.

【0007】IDSはドレイン・ソース電流、VGS はゲ
ート・ソース電庄である。401、402はそれぞれド
レイン・ソース電庄VDSをVDS=V1 、VDS=V2 とし
た電圧ー電流特性である。ただし、V2 >V1 。TFT
の電圧ー電流特性の特徴は、弱反転領域403で電流変
化が単結晶シリコンMOSトランジスタに比べ緩慢であ
ること、遮断領域におけるリーク電流レベルが大きいこ
と、及び遮断領域404においてPN接合部リーク電流
によるIDSの増加がみられることである。
IDS is a drain-source current, and VGS is a gate-source voltage. Reference numerals 401 and 402 denote voltage-current characteristics when the drain-source voltage VDS is VDS = V1 and VDS = V2, respectively. However, V2> V1. TFT
Are characterized by the fact that the current change is slower in the weak inversion region 403 than in the single-crystal silicon MOS transistor, the leakage current level in the cutoff region is large, and the PN junction leakage current in the cutoff region 404. There is an increase in IDS.

【0008】図3のごときバイアス関係で液晶セルの駆
動を行なうと、TFTのゲート・ソース間電圧VGSが図
4、405の範囲で変化する。このとき、非導通時のT
FTに流れるPN接合電流は相当大きくなり、これは画
面への表示ムラとして現れ表示性能を大きくそこなうも
のである。
When the liquid crystal cell is driven in a bias relationship as shown in FIG. 3, the gate-source voltage VGS of the TFT changes in the range of FIGS. At this time, T
The PN junction current flowing through the FT becomes considerably large, which appears as display unevenness on the screen and greatly degrades the display performance.

【0009】[0009]

【課題を解決するための手段】本発明の液晶装置は、互
いに交差する複数のゲート線及び複数のデータ線と、該
ゲート線と該データ線に各々接続される複数の薄膜トラ
ンジスタと、該複数の薄膜トランジスタに接続されてな
る複数の画素電極と、該画素電極と共通電極との間に介
在されてなる液晶とを有し、該薄膜トランジスタのゲー
ト電極には該ゲート線から走査信号が供給されてなり、
該画素電極には該薄膜トランジスタを介して該データ線
からデータ信号が供給されてなり、該薄膜トランジスタ
を介して供給される該データ信号によって該画素電極に
印加される電圧の該共通電極の電位に対する極性は、1
垂直走査期間毎に反転されてなる液晶装置において、該
走査信号の非選択期間におけるゲート−ソース間電圧の
変化範囲はリーク電流が極小となるような領域に設定さ
れてなり、且つ該走査信号の選択期間に該薄膜トランジ
スタの寄生容量に充電された電荷が、該走査信号の非選
択期間中に該画素電極側に移動することにより変化する
画素電極の電位を補償する電位差が、該データ信号の中
心電位と該共通電極電位との間に設定されてなることを
特徴とする。
A liquid crystal device according to the present invention comprises a plurality of gate lines and a plurality of data lines crossing each other, a plurality of thin film transistors respectively connected to the gate lines and the data lines; A plurality of pixel electrodes connected to the thin film transistor; and a liquid crystal interposed between the pixel electrode and the common electrode. A scanning signal is supplied to the gate electrode of the thin film transistor from the gate line. ,
A data signal is supplied to the pixel electrode from the data line through the thin film transistor, and a polarity of a voltage applied to the pixel electrode by the data signal supplied through the thin film transistor with respect to a potential of the common electrode is provided. Is 1
In a liquid crystal device which is inverted every vertical scanning period, the change range of the gate-source voltage during the non-selection period of the scanning signal is set to a region where the leak current is minimized, and The potential difference that compensates for the potential of the pixel electrode, which changes as the charge charged in the parasitic capacitance of the thin film transistor moves to the pixel electrode side during the non-selection period of the scanning signal during the selection period, is the center of the data signal. It is characterized by being set between a potential and the common electrode potential.

【0010】[0010]

【作用】データ線駆動信号の中心電圧と共通電極との間
に一定のバイアス電圧を印加することにより、液晶に印
加される電圧VLCの直流分を除去して、VLCの波形の非
対称性を補償し、直流駆動による液晶の劣化を防止する
ことができる。また、走査信号の非選択時の電圧レベル
は所定のゲート−ソース間電圧範囲となるべく電圧値が
設定されてなるから、薄膜トランジスタ固有のオフ時の
リーク電流を最小に制限することができる。
[Function] By applying a constant bias voltage between the center voltage of the data line drive signal and the common electrode, the DC component of the voltage VLC applied to the liquid crystal is removed, and the asymmetry of the VLC waveform is compensated. However, deterioration of the liquid crystal due to DC driving can be prevented. Also, the voltage level when the scanning signal is not selected
Is the voltage value as much as possible within the specified gate-source voltage range.
Because it is set, the thin-film transistor-specific off-state
Leakage current can be limited to a minimum.

【0011】[0011]

【発明の実施の形態】本発明は、ゲー卜線駆動信号VG
の零レべルとデータ線駆動信号VD 零レベルとの間にT
FTの電圧ー電流特性に合わせた適切なバイアス電圧V
B を設けることにより、上述の欠点を解決し良好な表示
性能を有するマ卜リクス型液晶表示装置の駆動方法を提
供するものであり、以下に詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention relates to a gate line drive signal VG.
Between the zero level of the data line and the zero level of the data line drive signal VD.
Appropriate bias voltage V according to the voltage-current characteristics of FT
By providing B, a method of driving a matrix-type liquid crystal display device which solves the above-mentioned drawbacks and has good display performance is provided, and will be described in detail below.

【0012】本発明の駆動方法の参考例を図5を用いて
説明する。図5に示すごとくゲート線駆動信号の零レベ
ルとデータ線駆動信号の零レベルの間にTFTの電圧−
電流特性に合わせた一定のバイアス電圧VBを設けるこ
とにより、非導通時のTFTがその動作範囲内において
極小のリーク電流を有するようにするものである。
A reference example of the driving method according to the present invention will be described with reference to FIG. As shown in FIG. 5, between the zero level of the gate line driving signal and the zero level of the data line driving signal, the voltage of the TFT-
By providing a constant bias voltage VB in accordance with the current characteristics, the non-conducting TFT has a minimal leakage current within its operating range.

【0013】図5において、501はゲート線、502
はデータ線、503はスイッチング用TFT、504は
液晶セル、505はデータ線駆動信号源、506はゲー
ト線駆動信号(走査信号)源である。
In FIG. 5, reference numeral 501 denotes a gate line;
Is a data line, 503 is a switching TFT, 504 is a liquid crystal cell, 505 is a data line drive signal source, and 506 is a gate line drive signal (scanning signal) source.

【0014】図6及び図7は本発明の参考例を示すもの
である。601、602はそれぞれ図4、401、40
2と同一の電圧−電流特性の曲線である。601、60
2の電圧−電流特性を有するTFTでマトリクス型液晶
表示装置のスイッチを形成する場合、非導通時のTFT
のリーク電流が極小となるような動作範囲は図6、60
3に示す範囲である。このように非導通時のTFTの動
作範囲、即ち非導通時のTFTのゲート・ソース間電圧
VGSの変化範囲を、リーク電流が極小となるような領域
に設定するために、本参考例では、図7の如くゲート線
駆動信号702の零レベルVG=0とデータ線駆動信号
701の零レベルVD=0との間にVBのバイアス電圧を
設ける。
FIGS. 6 and 7 show a reference example of the present invention. 601 and 602 correspond to FIGS.
2 is a curve of the same voltage-current characteristic as FIG. 601, 60
When a switch of a matrix type liquid crystal display device is formed by TFTs having a voltage-current characteristic of 2
The operating range in which the leakage current of FIG.
The range shown in FIG. In this manner, in order to set the operation range of the TFT in the non-conducting state, that is, the change range of the gate-source voltage VGS of the TFT in the non-conducting state, in a region where the leak current is minimized, As shown in FIG. 7, a bias voltage of VB is provided between the zero level VG = 0 of the gate line drive signal 702 and the zero level VD = 0 of the data line drive signal 701.

【0015】上記の駆動方法によると、図3のごとき駆
動方法に比較して非導通時のTFTのリーク電流の平均
値は50%〜90%低減される。本発明の駆動方法を実
現するための回路構成は、図5の例に示すごとくVB の
値を外部から調整可能とすることが望ましい。VB を外
部から方正可能とすることによりTFT特性の製造ロッ
卜間ばらつきに容易に対処できる。バイアス電圧VB の
値を外部から任意に設定することにより生ずるもう一つ
の効果は、スイッチング用TFTのゲート及びゲート線
に付加する寄生容量への充放電電流を減らして低消費電
力が達成されることである。TFT奇生容量、ゲート線
の寄生容量はそのほとんどがゲート線とゲート線の間ま
たはゲート線と液晶駆動電流の間に付いている。従っ
て、VB を負の値に設定することにより前記寄生容量を
充放電するための電流は低減され低消費電力化が達成さ
れる。
According to the above-described driving method, the average value of the leak current of the TFT when the TFT is not conductive is reduced by 50% to 90% as compared with the driving method as shown in FIG. It is desirable that the circuit configuration for realizing the driving method of the present invention can externally adjust the value of VB as shown in the example of FIG. By enabling VB to be adjusted externally, it is possible to easily cope with variations in TFT characteristics between manufacturing lots. Another effect of setting the bias voltage VB arbitrarily from the outside is that low power consumption is achieved by reducing the charge / discharge current to the parasitic capacitance added to the gate and gate line of the switching TFT. It is. Most of the TFT strange capacitance and the parasitic capacitance of the gate line are provided between the gate lines or between the gate line and the liquid crystal driving current. Therefore, by setting VB to a negative value, the current for charging and discharging the parasitic capacitance is reduced, and low power consumption is achieved.

【0016】図8、図9に本発明の実施例を示す。FIGS. 8 and 9 show an embodiment of the present invention.

【0017】図8において、801はゲート線、802
はデータ線、803はTFT、804は液晶セル、80
5はデータ線駆動信号源、806はゲート線駆動信号
源、807は第1のバイアス電源、808は第2のバイ
アス電源、CS はTFTの寄生容量である。図9におい
て、901はデータ線駆動信号波形、902はゲート線
駆動信号波形である。
In FIG. 8, reference numeral 801 denotes a gate line;
Is a data line, 803 is a TFT, 804 is a liquid crystal cell, 80
5 is a data line drive signal source, 806 is a gate line drive signal source, 807 is a first bias power supply, 808 is a second bias power supply, and CS is a parasitic capacitance of the TFT. 9, reference numeral 901 denotes a data line driving signal waveform, and 902 denotes a gate line driving signal waveform.

【0018】図10は、液晶セルがゲート線駆動信号V
G 及びデータ線駆動信号VD によって駆動されている様
子を示し、VDCは液晶セルに加わる電圧の変化の様子を
示す。図8に示すTFTの寄生容量CS の影響により、
ゲート線駆動信号VG の立ち下がりと同時にVLCは
FIG. 10 shows that the liquid crystal cell has a gate line driving signal V
G and the data line drive signal VD indicate a state of being driven, and VDC indicates a state of a change in the voltage applied to the liquid crystal cell. Due to the influence of the parasitic capacitance CS of the TFT shown in FIG.
At the same time as the fall of the gate line drive signal VG, VLC becomes

【0019】[0019]

【数1】 (Equation 1)

【0020】だけ負側に変化する。このため、負フレー
ムAにおいては、データが書き込まれた直後VLCの実効
値が大きくなるように変化し、正フレームBにおいては
データが書き込まれた直後VLCの実効値が小さくなるよ
うに変化する。従って、VLCの波形は図10に示すごと
く一定の直流分を含んだものとなり、液晶の寿命を著し
く短くするという問題を生ずる。
Only changes to the negative side. Therefore, in the negative frame A, the effective value of VLC changes so as to increase immediately after the data is written, and in the positive frame B, the effective value of VLC changes so as to decrease immediately after the data is written. Therefore, the waveform of VLC includes a constant DC component as shown in FIG. 10, which causes a problem that the life of the liquid crystal is significantly shortened.

【0021】本発明の実施例に於いては、データ線駆動
信号の零レベルと液晶セルの共通電極との間にも一定の
バイアス電圧VB2を設けることにより前述のVLCに含ま
れる直流分を除去してVLCの波形の上下非対称性を補償
し、直流駆動による液晶の劣化を防ぐというものであ
る。図8に示すごとく、ゲート線駆動信号源のバイアス
電圧VB1とデータ線駆動信号源のバイアス電位VB2はそ
れぞれ独立に外部から設定できるようにすることによっ
て、非導通時のTFTのリーク電流低減による表示ムラ
の除去及び液晶に加わる直流電圧の除去による表示装置
の高信頼性を同時に実現することができる。
In the embodiment of the present invention, a constant bias voltage VB2 is also provided between the zero level of the data line drive signal and the common electrode of the liquid crystal cell, thereby removing the DC component contained in the VLC. In this way, the vertical asymmetry of the VLC waveform is compensated to prevent the deterioration of the liquid crystal due to the DC drive. As shown in FIG. 8, the bias voltage VB1 of the gate line drive signal source and the bias potential VB2 of the data line drive signal source can be independently set from the outside, thereby reducing the leak current of the TFT when the TFT is off. High reliability of the display device can be simultaneously realized by removing the unevenness and removing the DC voltage applied to the liquid crystal.

【0022】[0022]

【発明の効果】以上の如く、本発明の液晶表示装置は、
データ信号の中心電位と共通電極電位の電位差は、異な
る垂直走査期間においてVLCが実質的に正負対称となる
方向にパイアスされてなることを特徴とするから、上述
のVLCに含まれる直流分を除去することができ、直流駆
動による液晶の劣化を防ぐとともに、液晶表示装置の表
示性能を大幅に向上させることが可能となるという効果
がある。 また、走査信号の非選択時の電圧レベルは、該
薄膜トランジスタのゲート−ソース間電圧範囲が所定の
電圧値に設定されてなるから、薄膜トランジスタ特有の
オフ時のリーク電流を最小に制限することができる。従
ってリークによるクロストークを防止することができ
る。
As described above, the liquid crystal display device of the present invention has the following features.
The potential difference between the center potential of the data signal and the potential of the common electrode is different.
VLC becomes substantially positive / negative symmetric during the vertical scanning period
Because it is characterized by being pierced in the direction,
DC component contained in the VLC can be removed.
To prevent the liquid crystal from deteriorating due to movement,
The effect that the display performance can be greatly improved
There is. The voltage level when the scanning signal is not selected is
The gate-source voltage range of the thin film transistor is
Since the voltage value is set,
The off-state leakage current can be limited to a minimum. Obedience
Can prevent crosstalk due to leaks
You.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)はマトリクス型液晶表示装置の構成を示
す図。(b)はその画素の構成を説明するための図。
(c)は駆動信号を示す図。
FIG. 1A illustrates a configuration of a matrix liquid crystal display device. FIG. 2B is a diagram illustrating the configuration of the pixel.
(C) is a diagram showing a drive signal.

【図2】従来のマトリクス型液晶表示装置に用いられて
いる単結晶シリコンMOSトランジスタの電圧−電流特
性を示した図。
FIG. 2 is a diagram showing voltage-current characteristics of a single crystal silicon MOS transistor used in a conventional matrix type liquid crystal display device.

【図3】ゲート線及びデータ線の駆動方法の従来例を示
す図。
FIG. 3 is a diagram showing a conventional example of a method for driving gate lines and data lines.

【図4】従来の駆動方法によるスイッチングTFTの駆
動を説明するための図。
FIG. 4 is a diagram illustrating driving of a switching TFT by a conventional driving method.

【図5】本発明の参考例を説明するための図。FIG. 5 is a diagram for explaining a reference example of the present invention.

【図6】本発明の参考例を説明するための図。FIG. 6 is a diagram illustrating a reference example of the present invention.

【図7】本発明の参考例を説明するための図。FIG. 7 is a diagram illustrating a reference example of the present invention.

【図8】本発明の実施例を説明するための図。FIG. 8 is a diagram illustrating an embodiment of the present invention.

【図9】本発明の実施例を説明するための図。FIG. 9 is a diagram for explaining an embodiment of the present invention.

【図10】本発明の実施例を説明するための図。FIG. 10 is a diagram illustrating an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101、102、103、111、404、501、8
01ゲート線 104、105、106、107、112、502、8
02データ線 108、109、110画素 113、503、803TFT 114浮遊容量 115、504、804液晶セル 116液晶セルの駆動電極 117共通電極 401ドレイン・ソース電圧VDSをVDS=V1とした電
圧−電流特性弱反転領域 402ドレイン・ソース電圧VDSをVDS=V2とした電
圧−電流特性弱反転領域 403遮断領域 505、805データ線駆動信号源 506、806ゲート線駆動信号源 807第1のバイアス電源 808第2のバイアス電源 CS TFTの寄生容量 901データ線駆動信号波形 902ゲート線駆動信号波形
101, 102, 103, 111, 404, 501, 8
01 gate line 104, 105, 106, 107, 112, 502, 8
02 Data lines 108, 109, 110 Pixels 113, 503, 803 TFT 114 Stray capacitance 115, 504, 804 Liquid crystal cell 116 Drive electrode of liquid crystal cell 117 Common electrode 401 Drain-source voltage is weak when VDS is VDS = V1 Inversion region 402 Drain-source voltage VDS is VDS = V2 Voltage-current characteristics Weak inversion region 403 Blocking region 505, 805 Data line drive signal source 506, 806 Gate line drive signal source 807 First bias power supply 808 Second Bias power supply CS Parasitic capacitance of TFT 901 Data line drive signal waveform 902 Gate line drive signal waveform

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに交差する複数のゲート線及び複数の
データ線と、該ゲート線と該データ線に各々接続される
複数の薄膜トランジスタと、該複数の薄膜トランジスタ
に接続されてなる複数の画素電極と、該画素電極と共通
電極との間に介在されてなる液晶とを有し、該薄膜トラ
ンジスタのゲート電極には該ゲート線から走査信号が供
給されてなり、該画素電極には該薄膜トランジスタを介
して該データ線からデータ信号が供給されてなり、該薄
膜トランジスタを介して供給される該データ信号によっ
て該画素電極に印加される電圧の該共通電極の電位に対
する極性は、1垂直走査期間毎に反転されてなる液晶装
置において、 該走査信号の非選択期間におけるゲート−ソース間電圧
の変化範囲はリーク電流が極小となるような領域に設定
されてなり、且つ 該走査信号の選択期間に該薄膜トランジスタの寄生容量
に充電された電荷が、該走査信号の非選択期間中に該画
素電極側に移動することにより変化する画素電極の電位
を補償する電位差が、該データ信号の中心電位と該共通
電極電位との間に設定されてなることを特徴とする液晶
装置。
A plurality of gate lines and a plurality of data lines crossing each other; a plurality of thin film transistors connected to the gate lines and the data lines; and a plurality of pixel electrodes connected to the plurality of thin film transistors. Having a liquid crystal interposed between the pixel electrode and the common electrode, a scanning signal is supplied to the gate electrode of the thin film transistor from the gate line, and the pixel electrode is provided through the thin film transistor through the thin film transistor. A data signal is supplied from the data line, and the polarity of the voltage applied to the pixel electrode by the data signal supplied through the thin film transistor with respect to the potential of the common electrode is inverted every vertical scanning period. In the liquid crystal device, the change range of the gate-source voltage during the non-selection period of the scanning signal is set to a region where the leak current is minimized. And compensating for the potential of the pixel electrode, which changes when the charge charged in the parasitic capacitance of the thin film transistor moves to the pixel electrode side during the non-selection period of the scanning signal during the scanning signal selection period. A liquid crystal device, wherein a potential difference is set between the central potential of the data signal and the common electrode potential.
JP17095096A 1996-07-01 1996-07-01 Liquid crystal device Expired - Lifetime JP2626651B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17095096A JP2626651B2 (en) 1996-07-01 1996-07-01 Liquid crystal device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17095096A JP2626651B2 (en) 1996-07-01 1996-07-01 Liquid crystal device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5002683A Division JPH0766257B2 (en) 1993-01-11 1993-01-11 Driving method for liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH08320467A JPH08320467A (en) 1996-12-03
JP2626651B2 true JP2626651B2 (en) 1997-07-02

Family

ID=15914390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17095096A Expired - Lifetime JP2626651B2 (en) 1996-07-01 1996-07-01 Liquid crystal device

Country Status (1)

Country Link
JP (1) JP2626651B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057039A (en) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 Liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
JPH08320467A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
US11997899B2 (en) Pixel circuit, pixel driving method, display panel and display device
KR100443219B1 (en) Active matrix device and display
US5517542A (en) Shift register with a transistor operating in a low duty cycle
US5790090A (en) Active matrix liquid crystal display with reduced drive pulse amplitudes
US20210090484A1 (en) Shift register unit, driving method, gate driving circuit and display device
US4909602A (en) Liquid crystal display and method of driving the same
US20050134541A1 (en) Liquid crystal display and driving method thereof
US5726678A (en) Signal disturbance reduction arrangement for a liquid crystal display
US7215308B2 (en) Display drive method, display element, and display
US7573451B2 (en) Sample hold circuit and image display device using the same
JPH06138841A (en) Active matrix flat display
JPH0126077B2 (en)
JP2626651B2 (en) Liquid crystal device
JPH05265042A (en) Active matrix type display device
JP2716040B2 (en) Liquid crystal device
KR20080061823A (en) Bias-aging method and the circuit structure for amoled
JPH01219827A (en) Active matrix type liquid crystal display device
JPH07120146B2 (en) Liquid crystal display
JP2004340981A (en) Liquid crystal display device
JPH05341738A (en) Liquid crystal display device and its driving method
JP4200709B2 (en) Display driving method, display element, and display device
JPH0846204A (en) Display device
JPH066331Y2 (en) Liquid crystal display
JPH0667152A (en) Display device
JPH05323364A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970218