KR20080061823A - Bias-aging method and the circuit structure for amoled - Google Patents
Bias-aging method and the circuit structure for amoled Download PDFInfo
- Publication number
- KR20080061823A KR20080061823A KR1020060136952A KR20060136952A KR20080061823A KR 20080061823 A KR20080061823 A KR 20080061823A KR 1020060136952 A KR1020060136952 A KR 1020060136952A KR 20060136952 A KR20060136952 A KR 20060136952A KR 20080061823 A KR20080061823 A KR 20080061823A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- gate
- switching transistor
- amoled
- display device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/70—Testing, e.g. accelerated lifetime tests
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/831—Aging
Abstract
Description
도 1은 PMOS 소자로 구현된 일반적인 AMOLED의 일 화소의 등가회로도이다.1 is an equivalent circuit diagram of one pixel of a typical AMOLED implemented as a PMOS device.
도 2는 상술한 트랜지스터의 게이트-소스간 전압(Vgs)에 따른 드레인-소스간 전류(Ids)를 도시한 그래프이다.FIG. 2 is a graph illustrating the drain-source current Ids according to the gate-source voltage Vgs of the above-described transistor.
도 3은 본 발명의 바람직한 실시예에 따른 AMOLED를 이용한 디스플레이장치의 오프-스트레스(Off-stress)형성방법을 설명하기 위한 파형도 및 한 화소의 등가회로도이다.3 is a waveform diagram and an equivalent circuit diagram of one pixel for explaining a method of forming off-stress of a display device using an AMOLED according to an exemplary embodiment of the present invention.
도 4은 본 발명의 바람직한 실시예에 따른 유기전계발광소자를 이용한 디스플레이장치에서 표시패널의 일부를 개략적으로 도시한 블럭도이다.4 is a block diagram schematically illustrating a part of a display panel in a display apparatus using an organic light emitting display device according to an exemplary embodiment of the present invention.
도 5a는 본 발명에 따른 AMOLED를 이용한 디스플레이장치에서의 화소에 대한 바이어스 에이징을 수행하기 위한 등가 회로구조를 도시한 등가회로도이다.5A is an equivalent circuit diagram illustrating an equivalent circuit structure for performing bias aging for pixels in a display device using an AMOLED according to the present invention.
도 5b는 도 5a의 동작신호의 파형을 도시한 파형도이다.5B is a waveform diagram illustrating waveforms of an operation signal of FIG. 5A.
도 6은 본 발명의 바람직한 실시예에 의하여, 변화되는 스위칭 트랜지스터의 전류-전압커브 그래프이다.6 is a current-voltage curve graph of a switching transistor changed according to a preferred embodiment of the present invention.
도 7은 본 발명의 기술적 사항이 다른 형태의 PMOS 소자에 적용될 수 있는 일 예를 도시한 등가회로도이다.7 is an equivalent circuit diagram illustrating an example in which technical matters of the present invention can be applied to other types of PMOS devices.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
GL1 내지 GLn : 게이트라인 DL1 내지 DLm : 데이터라인GL1 to GLn: gate line DL1 to DLm: data line
P1 내지 P8 : 화소영역 S-TFT : 스위칭 트랜지스터P1 to P8: Pixel area S-TFT: Switching transistor
D-TFT : 드라이빙 트랜지스터 Cst : 저장캐패시터D-TFT: Driving Transistor Cst: Storage Capacitor
N1 : N1노드 OLED : 발광다이오드N1: N1 node OLED: light emitting diode
VDD : 전원전압VDD: Power Supply Voltage
본 발명은 AMOLED를 이용한 디스플레이 장치에 관한 것으로서, 보다 상세하게는 AMOLED를 이용하는 회로에 포함되는 스위칭 소자와 유기전계발광소자에 대한 바이어스 에이징(Bias aging) 방법 및 그 회로구조에 관한 것이다.BACKGROUND OF THE
최근 정보화 사회로 시대가 급진전함에 따라, 대량의 정보를 처리하고 이를 표시하는 디스플레이(display)분야가 발전하고 있다.Recently, as the information society has progressed rapidly, a display field for processing and displaying a large amount of information has been developed.
근대까지 브라운관(cathode-ray tube ; CRT)이 표시장치의 주류를 이루고 발전을 거듭해 오고 있으나, 최근 들어 소형화, 경량화, 저소비 전력화 등의 시대상에 부응하기 위해 평판표시소자(flat panel display)의 필요성이 대두되었다. 이에 따라 색 재현성이 우수하고 박형인 박막 트랜지스터형 액정 표시 디스플레이장 치(Thin film transistor-liquid crystal display ; 이하 TFT-LCD라 한다)와, 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(Exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 유기전계 발광소자(OLED)를 이용한 유기전계발광 디스플레이 장치가 개발되었다.Until recently, cathode ray tube (CRT) has become the mainstream of display devices, and has been continuously developing, but recently, the necessity of flat panel display is required to meet the times of miniaturization, light weight and low power consumption. It has emerged. As a result, a thin film transistor-liquid crystal display device (hereinafter referred to as TFT-LCD) having excellent color reproducibility, an electron injection electrode and a hole injection electrode Injects electrons and holes from the anode into the light emitting layer, respectively, and emits light when the exciton of the injected electrons and holes falls from the excited state to the ground state. An organic light emitting display device using an electroluminescent device (OLED) has been developed.
상기 박막 트랜지스터형 액정 표시 디스플레이장치와 유기전계발광 디스플레이 장치는 그 동작을 위해 스위칭소자 또는 구동소자로서 박막트랜지스터를 이용하고 있는데, 상기 박막트랜지스터는 저가의 유리기판과 같은 대형 절연기판 상에 저온에서 형성하는 것이 가능하며 반도체층을 비정질 실리콘으로 형성한, 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si:H TFT)가 주류를 이루고 있었으나, 근래 들어 고해상도의 디스플레이를 구현이 가능하고 구동 LSI의 가격이 상대적으로 낮은 폴리(다결정)실리콘(Poly-Si) 박막 트랜지스터의 이용이 증가하고 있는 추세이다.The thin film transistor type liquid crystal display device and the organic light emitting display device use a thin film transistor as a switching element or a driving element for its operation, and the thin film transistor is formed at a low temperature on a large insulating substrate such as a low cost glass substrate. Amorphous Silicon Thin Film Transistors (a-Si: H TFTs), in which semiconductor layers are formed of amorphous silicon, have become mainstream, but in recent years, high-resolution displays can be realized. The use of poly-silicon thin-film transistors with relatively low prices is increasing.
상기와 같이 디스플레이 장치에 사용되는 박막트랜지스터와 유기전계발광소자(이하, 유기전계발광다이오드)는 오랜 시간 상온에서 구동할 경우, P-N접합 부분에서 이동전자에 의해 발생되는 누설전류(Ioff)로 인해 TFT-LCD와 OLED를 이용한 디스플레이 장치 패널의 화상면에 잔상이 발생되고, 지속적인 잔상은 화소 불량의 원인이 된다. As described above, the thin film transistor and the organic light emitting diode (hereinafter referred to as the organic light emitting diode) used in the display device are driven by the leakage current (I off ) generated by the moving electrons in the PN junction part when driven at room temperature for a long time. Afterimages occur on an image surface of a display device panel using TFT-LCDs and OLEDs, and continuous afterimages cause pixel defects.
도 1은 PMOS 소자로 구현된 일반적인 AMOLED의 일 화소의 등가회로도이다.1 is an equivalent circuit diagram of one pixel of a typical AMOLED implemented as a PMOS device.
도시한 바와 같이, 일반적인 AMOLED의 일 화소는 게이트라인 및 데이터라인의 교차지점에 구비되는 스위칭 트랜지스터(S-TFT)와, 드라이빙 트랜지스터(D-TFT)와, 하나의 저장캐패시터(Cst)와, 발광다이오드(OLED)로 구성된다.As shown, one pixel of a typical AMOLED includes a switching transistor (S-TFT), a driving transistor (D-TFT), a storage capacitor (Cst), and light emission provided at intersections of gate lines and data lines. It is composed of a diode (OLED).
이러한 AMOLED의 동작을 개략적으로 설명하면, 게이트라인을 통해 로우레벨(Low-level)의 게이트구동신호(Vg)가 인가되면, 이에 연결된 스위칭 트랜지스터(S-TFT)가 턴-온(Turn-On)되고, 이후 데이터라인으로 전압형태의 데이터신호가 입력되어 저장캐패시터(Cst)에 상기 데이터신호에 해당하는 전압이 충전되고, 또한 드라이빙 트랜지스터(D-TFT)를 통해 상기 데이터신호에 대응하는 전류가 발광다이오드(OLED)에 흐르게 되어, 영상을 표시한다.Referring to the operation of the AMOLED schematically, when the low-level gate driving signal Vg is applied through the gate line, the switching transistor S-TFT connected thereto is turned on. After that, a data signal in the form of a voltage is input to the data line, and a voltage corresponding to the data signal is charged in the storage capacitor Cst, and a current corresponding to the data signal is emitted through the driving transistor D-TFT. It flows through the diode OLED to display an image.
이후, 게이트라인을 통해 하이레벨(High-level)의 게이트구동신호(Vg)가 인가되면, 스위칭 트랜지스터(S-TFT)는 턴-오프(Turn-Off)되고, 저장캐패시터(Cst)에 상기 데이터신호에 해당하는 전압이 방전되어 발광다이오드(OLED)에 흐르는 전류를 1 프레임동안 유지하게 된다.Subsequently, when a high-level gate driving signal Vg is applied through the gate line, the switching transistor S-TFT is turned off and the data is stored in the storage capacitor Cst. The voltage corresponding to the signal is discharged to maintain the current flowing through the light emitting diode OLED for one frame.
그러나, 상술한 스위칭 트랜지스터(S-TFT)는 턴-오프시 발생하는 누설전류(leakage-current)로 인해, 소정량의 전류가 흐르게 되고, 이로 인해 드라이빙 트랜지스터(D-TFT)의 게이트 전극에 인가되는 전압이 바뀌게 되어, 결국 드라이빙 트랜지스터(D-TFT)의 게이트-소스간 전압(Vgs)이 변하게 된다.However, the above-described switching transistor S-TFT causes a predetermined amount of current to flow due to leakage-current generated during turn-off, and thus is applied to the gate electrode of the driving transistor D-TFT. As a result, the gate-source voltage Vgs of the driving transistor D-TFT changes.
따라서, 상기 게이트-소스간 전압(Vgs)에 의해 결정되는 발광다이오드(OLED)에 흐르는 전류량이 변하게 되고, 이는 표시패널의 각종 화질 불량의 주요원인이 된다.Accordingly, the amount of current flowing through the light emitting diode OLED, which is determined by the gate-source voltage Vgs, is changed, which is a major cause of various image quality defects of the display panel.
도 2는 상술한 트랜지스터의 게이트-소스간 전압(Vgs)에 따른 드레인-소스간 전류(Ids)를 도시한 그래프이다.FIG. 2 is a graph illustrating the drain-source current Ids according to the gate-source voltage Vgs of the above-described transistor.
도시한 바와 같이, 드레인-소스간 전류(Ids)는 게이트-소스간 전압(Vgs)에 따라 그 양이 결정되며, 특히 게이트-소스간 전압(Vgs)이 0 이하인 경우, 즉 박막트랜지스터가 턴-오프상태인 경우에 박막트랜지스터에 흐르는 누설전류의 크기(a)는 영상의 품질에 큰 영향을 끼칠 수 있는 크기이다.As shown, the amount of drain-source current Ids is determined according to the gate-source voltage Vgs, especially when the gate-source voltage Vgs is 0 or less, that is, the thin film transistor is turned-on. In the off state, the magnitude (a) of the leakage current flowing through the thin film transistor is large enough to affect the quality of the image.
따라서, 상기의 누설전류를 감소시키기 위해 폴리실리콘형 TFT-LCD에서는 셀 다수의 입력단에 오프 스트레스(Off stress)를 인가하여 PMOS소자의 누설전류 감소와 이동도 개선을 목적으로 하는 바이어스 에이징(Bias-Aging)공정이 수행되어 진다.Therefore, in order to reduce the leakage current, a bias aging for reducing leakage current and improving mobility of the PMOS device by applying off stress to a plurality of input terminals of a cell in a polysilicon TFT-LCD. Aging process is performed.
이러한 바이어스 에이징 공정은 종래에는 별도의 에이징 회로를 사용하여, 박막트랜지스터의 게이트전극 및 드레인전극에 각각 스트레스 조건에 해당하는 소정의 전압을 인가하는 방식으로 실행하였으나, 소스전극은 플로팅(floating)상태로서, 정확한 게이트-소스간 전압(Vgs) 및 드레인-소스간 전압(Vds)을 알 수 없어 원하는 결과를 얻을 수 없었다.In the conventional bias aging process, a separate aging circuit is used to apply a predetermined voltage corresponding to a stress condition to the gate electrode and the drain electrode of the thin film transistor, but the source electrode is in a floating state. The exact gate-source voltage (Vgs) and drain-source voltage (Vds) could not be known, and thus the desired result was not obtained.
본 발명은 상술한 바와 같이, AMOLED 소자가 적용된 표시패널에서 오프상태의 박막트랜지스터에 발생하는 누설전류로 인하여 야기되는 화질 불량을 개선하기 위한 바이어스 에이징 공정의 효율을 극대화하기 위해 안출된 것으로서, 표시패널 상에 별도의 추가회로의 구성이 필요 없으며, 보다 효과적인 PMOS소자에 대한 오프 스트레스를 인가할 수 있는 방법을 제시한다.As described above, the present invention has been made to maximize the efficiency of the bias aging process for improving image quality defects caused by leakage current generated in an off-state thin film transistor in a display panel to which an AMOLED device is applied. No additional circuit configuration is needed on the circuit, and a method for applying off stress to a PMOS device is proposed.
상기와 같은 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 의한 AMOLED를 이용한 디스플레이장치의 바이어스 에이징 방법은, 수개의 게이트라인 및 데이터라인이 서로 교차하여 정의하는 다수의 화소영역과; 게이트전극이 상기 게이트라인과 연결되고, 소스전극이 상기 데이터라인과 연결되며, 드레인전극이 전원전압단과 연결되는 스위칭 트랜지스터와; 게이트전극이 저장캐패시터를 사이에 두고, 상기 스위칭 트랜지스터의 드레인 전극과 연결되고, 소스전극인 상기 전원전압단과 연결되며, 드레인전극에 발광다이오드를 구비하는 드라이빙 트랜지스터를 포함하여 일 화소로 정의하는 AAMOLED를 이용한 디스플레이장치의 바이어스 에이징 방법에 있어서, 상기 스위칭 트랜지스터의 게이트전극으로 제1 신호를 인가하는 단계와; 상기 스위칭 트랜지스터의 소스전극에 상기 제1 신호에 대응하여 게이트-소스간 오프-스트레스를 형성하는 제2 신호를 인가하는 단계와; 상기 스위칭 트랜지스터의 드레인전극에 상기 제1 신호에 대응하여 드레인-소스간 오프-스트레스를 형성하는 제3 신호를 인가하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the bias aging method of the display device using the AMOLED according to a preferred embodiment of the present invention, a plurality of pixel areas defining a plurality of gate lines and data lines cross each other; A switching transistor having a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to a power supply voltage terminal; An AAMOLED is defined as one pixel including a driving transistor having a gate electrode interposed therebetween, a driving transistor connected to a drain electrode of the switching transistor, a source electrode connected to a source electrode, and a light emitting diode disposed on the drain electrode. A bias aging method of a display device, comprising: applying a first signal to a gate electrode of the switching transistor; Applying a second signal to a source electrode of the switching transistor to form a gate-source off-stress in response to the first signal; And applying a third signal to form a drain-source off-stress in response to the first signal to the drain electrode of the switching transistor.
상기 스위칭 및 드라이빙 트랜지스터는, PMOS 인 것을 특징으로 한다.The switching and driving transistor is characterized in that the PMOS.
상기 스위칭 트랜지스터의 게이트전극으로 제1 신호를 인가하는 단계는, 상 기 게이트라인을 통해 상기 제1 신호를 인가하는 단계와; 상기 스위칭 트랜지스터를 턴-온(Turn-On)하는 단계를 포함하는 것을 특징으로 한다.The applying of the first signal to the gate electrode of the switching transistor may include applying the first signal through the gate line; Turn-on the switching transistor (Turn-On) is characterized in that it comprises.
상기 제1 신호는, 레벨이 -15V인 전압신호인 것을 특징으로 한다.The first signal is a voltage signal having a level of -15V.
상기 제2 신호는, 레벨이 +10V인 전압신호인 것을 특징으로 한다.The second signal is a voltage signal having a level of + 10V.
상기 스위칭 트랜지스터의 드레인전극에 상기 제1 신호에 대응하여 드레인-소스간 오프-스트레스를 형성하는 제3 신호를 인가하는 단계; 상기 스위칭 트랜지스터를 턴-오프(Turn-Off)하는 단계와; 상기 데이터라인을 통해, 상기 제3 신호를 인가하는 단계를 포함하는 것을 특징으로 한다.Applying a third signal forming a drain-source off-stress in response to the first signal to a drain electrode of the switching transistor; Turning off the switching transistor; And applying the third signal through the data line.
상기 제3 신호는, 상기 제2 신호와 각각 동일한 주파수와 상이한 위상을 갖는 것을 특징으로 한다.The third signal has the same frequency and different phases as the second signal.
상기 제4 신호는, 레벨이 +20V인 전압신호인 것을 특징으로 한다.The fourth signal is a voltage signal having a level of + 20V.
상기와 같은 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 의한 AMOLED를 이용한 디스플레이장치는, 다수개의 게이트라인 및 데이터라인이 서로 교차하여 정의하는 다수의 화소영역과; 게이트전극이 상기 게이트라인과 연결되고, 소스전극이 상기 데이터라인과 연결되며, 드레인전극이 전원전압단과 연결되는 스위칭 트랜지스터와; 게이트전극이 저장캐패시터를 사이에 두고, 상기 스위칭 트랜지스터의 드레인 전극과 연결되고, 소스전극인 상기 전원전압단과 연결되며, 드레인전극에 발광다이오드를 구비하는 드라이빙 트랜지스터를 포함하여 일 화소로 정의하는 AMOLED를 이용한 디스플레이장치에 있어서, 상기 게이트라인과 연결되어 상기 스위칭 트랜지스터를 턴-온/오프하는 게이트드라이버와; 상기 데이터라인과 연 결되어 상기 발광다이오드에 흐르는 전류의 크기를 조절하는 데이터드라이버를 포함하는 것을 특징으로 한다.In order to achieve the above object, a display device using an AMOLED according to a preferred embodiment of the present invention, a plurality of pixel areas defining a plurality of gate lines and data lines cross each other; A switching transistor having a gate electrode connected to the gate line, a source electrode connected to the data line, and a drain electrode connected to a power supply voltage terminal; AMOLED is defined as one pixel including a driving transistor having a gate electrode interposed between the storage capacitor, a drain electrode of the switching transistor, a source electrode connected to a source electrode, and a light emitting diode disposed at the drain electrode. A display device comprising: a gate driver connected to the gate line to turn on / off the switching transistor; And a data driver connected to the data line to adjust a magnitude of a current flowing through the light emitting diode.
이하, 첨부된 도면을 참조하여 본 발명에 실시예에 따른 AMOLED를 이용한 디스플레이장치의 바이어스 에이징 방법에 대하여 설명하면 다음과 같다.Hereinafter, a bias aging method of a display apparatus using an AMOLED according to an embodiment of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명의 바람직한 실시예에 따른 AMOLED를 이용한 디스플레이장치의 오프-스트레스(Off-stress)형성방법을 설명하기 위한 파형도 및 한 화소의 등가회로도이다.3 is a waveform diagram and an equivalent circuit diagram of one pixel for explaining a method of forming off-stress of a display device using an AMOLED according to an exemplary embodiment of the present invention.
도시한 바와 같이, 먼저 게이트드라이버(미도시)를 이용하여, 로우(Low)신호의 게이트구동신호(Vgn)를 게이트라인(GLn)을 통해 스위칭 트랜지스터(S-TFT)의 게이트전극 인가하여, 턴-온(Turn-On)시키고, 데이터라인(DLm)을 통해 상기 스위칭 트랜지스터(S-TFT)의 드레인전극에 소정전압의 데이터신호(Vdata)를 인가한다. 이때, 상기 게이트구동신호(Vgn)의 전압레벨은 상기 소정전압의 데이터신호와 게이트-소스(Vgs)간 오프-스트레스를 형성할 수 있는 레벨의 전압신호를 인가하여야 한다.As shown, first, by using a gate driver (not shown), the gate driving signal Vgn of the low signal is applied to the gate electrode of the switching transistor S-TFT through the gate line GLn, thereby turning the gate electrode. Turn-On and apply a data signal Vdata of a predetermined voltage to the drain electrode of the switching transistor S-TFT through the data line DLm. At this time, the voltage level of the gate driving signal Vgn should apply a voltage signal having a level capable of forming off-stress between the data signal of the predetermined voltage and the gate-source Vgs.
이후, 하이(High)신호의 게이트구동신호(Vgn)를 상기 스위칭 트랜지스터(S-TFT)에 인가하여, 턴-오프(Turn-Off)시키고, 데이터라인(DLm)을 통해 상기 드레인전극에 인가된 전압의 역상 전압을 인가하여, 드레인-소스간(Vds)간 오프-스트레스(Off-Stress) 조건을 형성한다. Thereafter, a gate driving signal Vgn of a high signal is applied to the switching transistor S-TFT, turned off, and applied to the drain electrode through a data line DLm. The reverse phase voltage of the voltage is applied to form an off-stress condition between the drain and the source Vds.
이러한 구동은 게이트 및 데이터드라이버(20,30)의 제어로 실현하며, 물론 종래와 동일하게 게이트 및 데이터드라이버(20, 30) 실장전에 바이어스 에이징 공정장비를 사용하여도 무방하다.Such driving is realized by the control of the gate and
도 4은 본 발명의 바람직한 실시예에 따른 유기전계발광소자를 이용한 디스플레이장치에서 표시패널의 일부를 개략적으로 도시한 블럭도이다.4 is a block diagram schematically illustrating a part of a display panel in a display apparatus using an organic light emitting display device according to an exemplary embodiment of the present invention.
도시한 바와 같이, 표시패널(10)은 일반적인 유기전계발광소자 표시장치는 유리기판상에 서로 교차되도록 배열된 다수의 게이트라인(GL1 내지 GL4) 및 이를 구동하는 게이트드라이버(20)와, 다수의 데이터라인(DL1 내지 DL4) 및 이를 구동하는 데이터드라이버(30)와, 상기 게이트라인(GL1 내지 GL4) 및 데이터라인(DL1 내지 DL4)이 교차하여 정의되는 매트릭스 형태의 영역내에 개별적으로 형성된 화소부(P)로 구성된다.As shown in the drawing, the
일반적으로, 바이어스 에이징 공정을 수행하기 위해서는 상기 게이트 및 데이터드라이버(20, 30)를 실장하기 전, 에이징 공정장비를 접속하여, 상기 게이트라인(GL) 및 데이터라인(DL)을 통해 소정전압의 오프-스트레스(Off stress)를 인가하는 방식을 사용하였으나, 본 발명에서는 게이트 및 데이터드라이버(20, 30)를 실장한 뒤, 이를 구동하여 오프-스트레스(Off stress)를 인가하는 것이 가장 큰 특징이다.In general, in order to perform the bias aging process, before the gate and the
이하, 보다 구체적인 도면을 통해 본 발명의 바람직한 실시예에 의한 AMOLED를 이용한 디스플레이장치의 바이어스 에이징 방법을 설명하면 다음과 같다.Hereinafter, the bias aging method of the display device using the AMOLED according to a preferred embodiment of the present invention through the specific drawings as follows.
도 5a는 본 발명에 따른 AMOLED를 이용한 디스플레이장치에서의 화소에 대한 바이어스 에이징을 수행하기 위한 등가 회로구조를 도시한 등가회로도이고, 도 5b는 도 5a의 동작신호의 파형을 도시한 파형도이다.FIG. 5A is an equivalent circuit diagram illustrating an equivalent circuit structure for performing bias aging for pixels in a display device using an AMOLED according to the present invention, and FIG. 5B is a waveform diagram illustrating waveforms of an operation signal of FIG. 5A.
이하의 설명에서는, 편의상 제1 내지 제4 클럭신호(CLK1 내지 CLK4)에 동기하여 인에이블되는 4개의 게이트라인(GL1 내지 GL4) 및 데이터라인(DL1 내지 DL4)에 연결된 화소의 동작으로 전체 화소의 바이어스 에이징 방법을 설명하도록 한다.In the following description, for the sake of convenience, operations of the pixels connected to the four gate lines GL1 to GL4 and the data lines DL1 to DL4 enabled in synchronization with the first to fourth clock signals CLK1 to CLK4 are performed. Describe the bias aging method.
먼저 각 화소(P1 내지 P8)는, 게이트전극이 게이트라인(GL1 내지 GLn)에 연결되어 있고, 소스전극이 데이터라인(DL1 내지 DLm)에 연결되어 있으며, 드레인전극이 N1노드(N1)와 연결되는 스위칭트랜지스터(S-TFT)와, 게이트전극이 상기 N1노드(N1)에 연결되고, 소스전극이 전원전압(VDD)단과 연결되며, 드레인전극이 다이오드(OLED)와 연결되는 드라이빙 트랜지스터(D-TFT)와, 상기 스위칭트랜지스터(S-TFT) 및 드라이빙 트랜지스터(D-TFT)의 소스전극 사이에 구비되는 저장캐패시터(Cst)로 구성된다.First, each pixel P1 to P8 has a gate electrode connected to the gate lines GL1 to GLn, a source electrode connected to the data lines DL1 to DLm, and a drain electrode connected to the N1 node N1. A driving transistor (D-) having a switching transistor (S-TFT), a gate electrode connected to the N1 node (N1), a source electrode connected to a power supply voltage (VDD) terminal, and a drain electrode connected to a diode (OLED). TFT and a storage capacitor Cst provided between the switching transistor S-TFT and the source electrode of the driving transistor D-TFT.
먼저, 게이트드라이버(도 3의 20)에 로우(Low)전압의 제1 클럭 내지 제4 클럭신호(CLK1 내지 CLK4)을 순차적으로 인가하여, 게이트드라이버(도 3의 20)는 이에 동기하여 게이트구동신호(Vg1 내지 Vg4)를 게이트라인(GL1 내지 GL4)통해 각 화소(P1 내지 P4)에 인가한다.First, the first to fourth clock signals CLK1 to CLK4 having a low voltage are sequentially applied to the
이러한 동작은 일반적인 4 클럭(CLK4)구동 게이트드라이버와 유사하며, 다만 공급되는 게이트구동신호의 전압레벨이 오프-스트레스(Off-Stress)를 위한 특정레벨의 전압인 것이 차이점이다.This operation is similar to the general four clock CLK4 driving gate driver, except that the voltage level of the supplied gate driving signal is a specific level of voltage for off-stress.
이때, 상기 게이트구동신호(Vg1 내지 Vg4)의 전압레벨은 하이(high)신호 일 경우 +20V이고, 로우(Low)신호 일 경우, -15V 인 것이 바람직하다.In this case, the voltage level of the gate driving signals Vg1 to Vg4 is + 20V when the high signal is high, and -15V when the low signal is low.
또한, 데이터드라이버(도 3의 30)은 상기 게이트구동신호(Vg1 내지 Vg4)에 동기하여 데이터신호(odd/even Vdata)를 데이터라인(DL1 내지 DLm)을 통해 각 화소화소(P1 내지 P8)에 인가한다.In addition, the data driver 30 of FIG. 3 transmits the data signal odd / even Vdata to each pixel pixel P1 to P8 through the data lines DL1 to DLm in synchronization with the gate driving signals Vg1 to Vg4. Is authorized.
이러한 동작 또한 일반적인 데이터드라이버와 유사하며, 다만 공급되는 데이터신호의 전압레벨이 계조에 대응하는 전압레벨이 아닌, 오프-스트레스(Off-Stress)를 위한 특정레벨의 전압이며, 이는 하이(high)신호일 경우 +10V이고, 로우(Low)신호 일 경우, -10V 인 것이 바람직하고, 상기 데이터신호는 해당하는 데이터라인(DL1 내지 DLm)에 따라, 기수(odd) 및 우수번째(even)로 구분되고, 이 기/우수 데이터신호(odd/even Vdata)는 각각 동일한 주파수와 상이한 위상을 갖는다.This operation is also similar to a general data driver, except that the voltage level of the supplied data signal is not a voltage level corresponding to gray scale, but a voltage of a specific level for off-stress, which is a high signal. In the case of + 10V, and in the case of a low signal, it is preferably -10V. The data signal is divided into odd and even according to corresponding data lines DL1 to DLm. These odd / even data signals each have the same frequency and different phases.
각 화소에 인가되는 신호파형의 형태를 보다 상세하게 설명하면, 먼저 제1 클럭신호(CLK1)에 동기하여, 제1 게이트라인(GL1)과 연결되어 있는 제1 및 제2 화소(P1, P2)의 스위칭 트랜지스터(S-TFT)의 게이트전극에 -15V인 로우(Low)신호가 인가되고, 이 스위칭 트랜지스터(S-TFT)는 턴-온(Turn-On)되게 된다. 이후, 데이터라인(DL1 내지 DLm)을 통해, +10V/-10V인 기/우수번째 데이터신호(odd/even Vdata)가 입력되면, 제1 화소(P1)의 스위칭 트랜지스터(S-TFT)의 소스 및 드레인 전극에는 +10V 전압이 인가되고, 제2 화소(P2)의 스위칭 트랜지스터(S-TFT)의 소스 및 드레인 전극에는 -10V의 전압 인가된다.Referring to the form of the signal waveform applied to each pixel in more detail, first and second pixels P1 and P2 connected to the first gate line GL1 in synchronization with the first clock signal CLK1. A low signal of -15V is applied to the gate electrode of the switching transistor S-TFT, and the switching transistor S-TFT is turned on. Subsequently, when an odd / even Vdata of + 10V / -10V is input through the data lines DL1 to DLm, the source of the switching transistor S-TFT of the first pixel P1 is input. A voltage of +10 V is applied to the drain electrode, and a voltage of -10 V is applied to the source and drain electrodes of the switching transistor S-TFT of the second pixel P2.
이후, 제2 클럭신호(CLK2)에 동기하여, 제2 게이트라인(GL1)과 연결되어 있는 제3 및 제4 화소(P3, P4)의 스위칭 트랜지스터(S-TFT)의 게이트전극에 -15V인 로우(Low)신호가 인가되고, 이 스위칭 트랜지스터(S-TFT)는 턴-온(Turn-On)되게 된다. Subsequently, in synchronization with the second clock signal CLK2, the gate electrode of the switching transistor S-TFT of the third and fourth pixels P3 and P4 connected to the second gate line GL1 may be -15V. A low signal is applied and the switching transistor S-TFT is turned on.
이와 동시에, 상기 제1 게이트라인(GL1)과 연결되어 있는 제1 및 제2 화소(P1, P2)의 스위칭 트랜지스터(S-TFT)의 게이트전극에는, +20V인 하이(Low)신호가 인가되고, 이 스위칭 트랜지스터(S-TFT)는 턴-오프(Turn-Off)되게 된다.At the same time, a + 20V high signal is applied to the gate electrodes of the switching transistors S-TFT of the first and second pixels P1 and P2 connected to the first gate line GL1. The switching transistor S-TFT is turned off.
이후, 데이터라인(DL1 내지 DLm)을 통해, -10V/+10V인 기/우수번째 데이터신호(odd/even Vdata)가 입력되면, 제3 화소(P3)의 스위칭 트랜지스터(S-TFT)의 소스 및 드레인 전극에는 -10V 전압이 인가되고, 제4 화소(P4)의 스위칭 트랜지스터(S-TFT)의 소스 및 드레인 전극에는 +10V 전압이 인가된다.Subsequently, when an odd / even Vdata of -10V / + 10V is input through the data lines DL1 to DLm, the source of the switching transistor S-TFT of the third pixel P3 is input. And a -10V voltage is applied to the drain electrode, and a + 10V voltage is applied to the source and drain electrodes of the switching transistor S-TFT of the fourth pixel P4.
또한, 제1 화소(P1)의 스위칭 트랜지스터(S-TFT)의 드레인 전극에는 기 인가된 +10V 전압이 저장캐패시터(Cst)에 저장되어 있는 상태이고, 소스전극에는 -10V 전압이 인가된다. 또한, 제2 화소(P2)의 스위칭 트랜지스터(S-TFT)의 드레인 전극에는 기 인가된 -10V 전압이 저장캐패시터(Cst)에 저장되어 있는 상태이고, 소스전극에는 +10V 전압이 인가된다.In addition, a + 10V voltage applied to the drain electrode of the switching transistor S-TFT of the first pixel P1 is stored in the storage capacitor Cst, and a -10V voltage is applied to the source electrode. In addition, a pre-applied -10V voltage is stored in the storage capacitor Cst to the drain electrode of the switching transistor S-TFT of the second pixel P2, and a + 10V voltage is applied to the source electrode.
이에 따라, 제1 및 제2 화소(P1 내지 P2)의 스위칭 트랜지스터(S-TFT)는 상술한 게이트-소스간(Vgs) 스트레스조건(Vgs=10V) 및 드레인-소스간(Vds) 스트레스조건(Vds=-20V)을 만족하게 되어, 오프-스트레스(Off-Stress)를 형성한다.Accordingly, the switching transistors S-TFT of the first and second pixels P1 through P2 may have the aforementioned gate-source (Vgs) stress conditions (Vgs = 10V) and drain-source (Vds) stress conditions ( Vds = -20V) is satisfied to form off-stress.
이후, 제3 클럭신호(CLK3)에 동기하여, 제3 및 제4 화소(P3, P4)의 스위칭 트랜지스터(S-TFT)가 이전 클럭(CLK2)의 제1 및 제2 화소와 동일한 방식으로 오프-스트레스(Off-Stress)를 형성하고, 이후 클럭(CLK4)의 경우도, 상기의 방식과 동일 한 형태로 오프-스트레스(Off-Stress)를 형성하게 된다.Thereafter, in synchronization with the third clock signal CLK3, the switching transistors S-TFT of the third and fourth pixels P3 and P4 are turned off in the same manner as the first and second pixels of the previous clock CLK2. -The off-stress is formed, and in the case of the clock CLK4, the off-stress is formed in the same manner as described above.
따라서, 별도의 바이어스-에이징 공정장비 없이, 기존의 게이트 및 데이터드라이버를 제어하여, 보다 정확한 형태의 오프-스트레스(Off-Stress)를 형성할 수 있다.Accordingly, the gate and data drivers may be controlled without the need for a separate bias-aging process, thereby forming a more accurate off-stress.
여기서 상술한 등가회로도는 P-타입 트랜지스터를 사용하고 있으나, 이는 N-타입의 트랜지스터를 사용할 때와 그 등가회로 구조가 크게 다르지 않으며, 단지 한번의 공정에서 바이어스 에이징 효과를 얻을 수 있는 소자의 종류에 관계가 있을 뿐이다. Although the equivalent circuit diagram described above uses a P-type transistor, the equivalent circuit structure is not very different from that of using an N-type transistor, and it is applied to a kind of device capable of obtaining a bias aging effect in only one process. There is only a relationship.
도 6은 본 발명의 바람직한 실시예에 의하여, 변화되는 스위칭 트랜지스터의 전류-전압커브 그래프로서, 도시한 바와 같이, 종래의 게이트-소스(Vgs)간 전압차가 0 일 경우 소정크기의 누설전류를 가지는, 제1 커브 특성의 스위칭 트랜지스터(S-TFT)의 전류-전압커브가 게이트-소스(Vgs)간 전압차가 0 일 경우, 거의 존재하지 않게 된다.FIG. 6 is a current-voltage curve graph of a switching transistor that is changed according to a preferred embodiment of the present invention. As shown in FIG. 6, when the voltage difference between the gate and source Vgs is 0, a leakage current having a predetermined magnitude is shown. When the voltage difference between the gate and the source Vgs is 0, the current-voltage curve of the switching transistor S-TFT having the first curve characteristic is hardly present.
도 7은 본 발명의 기술적 사항이 다른 형태의 PMOS 소자에 적용될 수 있는 일 예를 도시한 등가회로도이다.7 is an equivalent circuit diagram illustrating an example in which technical matters of the present invention can be applied to other types of PMOS devices.
도시한 바와 같이, 액정표시장치(a)의 경우, 본 발명의 실시예에서 예를 든 AMOLED의 화소와 마찬가지로 전압구동형태이므로, 게이트-소스(Vgs)간 오프-스트레스 (Off-Stress)를 고려하여 제1 박막트랜지스터(T1)를 턴-온하고, 이에 따른 드레인-소스간 오프-스트레스 (Off-Stress)를 인가할 수 있으며, 본 발명의 기술적 사항이 적용 될 수 있다.As shown in the figure, since the liquid crystal display device (a) has a voltage driving type similar to the pixel of the AMOLED in the embodiment of the present invention, the off-stress between the gate and the source Vgs is considered. As a result, the first thin film transistor T1 may be turned on, and a drain-source-off-stress may be applied, and the technical matters of the present invention may be applied.
또한, 전류 프로그래밍 방식 AMOLED을 이용한 디스플레이장치(b)의 경우에도 적용될 수 있다. 도면을 참조하면, 일반적인 전류 프로그래밍 방식은 제1 및 제2 스위칭 트랜지스터(S1-TFT, S2-TFT)와, 샘플링 트랜지스터(SP-TFT)와, 드라이빙 트랜지스터(D-TFT) 하나의 화소를 이루는 구조이다.In addition, the present invention can be applied to the case of the display device (b) using the current programming AMOLED. Referring to the drawings, a general current programming scheme includes a structure in which one pixel includes first and second switching transistors S1-TFT and S2-TFT, a sampling transistor SP-TFT, and a driving transistor D-TFT. to be.
이러한 전류 프로그래밍 방식에서도 상기 제1 및 제2 스위칭 트랜지스터(S1-TFT, S2-TFT)의 게이트-소스(Vgs)간 오프-스트레스 (Off-Stress)를 고려하여 각각을 턴-온하고, 이에 따른 드레인-소스간 오프-스트레스 (Off-Stress)를 인가할 수 있다.In this current programming method, each of the first and second switching transistors S1 -TFT and S2 -TFT turns on each other in consideration of off-stress between gates and sources Vgs, thereby Drain-source off-stress may be applied.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 설명한 전위 레벨은 예시이며, 인가 전위의 크기에 따라 바이어스 에이징 효과의 크기와 공정시간에 변화하므로 필요와 응용에 따라 다양한 전위의 조합이 적용 가능하다. 즉, 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, the potential level described is an example, and the combination of various potentials can be applied according to the needs and applications since the variation in the size and process time of the bias aging effect depends on the magnitude of the applied potential. Do. That is, those skilled in the art will understand that various modifications and changes can be made without departing from the spirit and scope of the invention as set forth in the claims below.
상기와 같이 설명한 본 발명에 따른 AMOLED의 바이어스 에이징 방법은, 일반적으로 표시패널에 실장되는 게이트 및 데이터드라이버를 그대로 적용하여, 소자에 오프-스트레스(Off-Stress)의 인가가 가능하기 때문에 별도의 소자 에이징 공정장비를 사용하지 않는다.In the bias aging method of the AMOLED according to the present invention as described above, the application of the off-stress to the device by applying a gate and a data driver mounted on the display panel as it is, as a separate device Do not use aging process equipment.
또한, 바이어스 에이징 하고자 하는 소자의 소스전극에도 설계자의 의도에 따라 결정되는 정확한 오프-스트레스를 오프-스트레스(Off-Stress)를 형성하여 유기전계발광소자를 이용한 디스플레이장치의 소자 특성을 안정화 시키는데 더욱 효과적인 장점이 있다.In addition, the off-stress of the accurate off-stress determined by the designer's intention is also formed on the source electrode of the device to be bias aged, which is more effective in stabilizing device characteristics of the display device using the organic light emitting display device. There is an advantage.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060136952A KR20080061823A (en) | 2006-12-28 | 2006-12-28 | Bias-aging method and the circuit structure for amoled |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060136952A KR20080061823A (en) | 2006-12-28 | 2006-12-28 | Bias-aging method and the circuit structure for amoled |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080061823A true KR20080061823A (en) | 2008-07-03 |
Family
ID=39814026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060136952A KR20080061823A (en) | 2006-12-28 | 2006-12-28 | Bias-aging method and the circuit structure for amoled |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080061823A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130018008A (en) * | 2011-08-12 | 2013-02-20 | 엘지디스플레이 주식회사 | Method of manufacturing of transistor |
US9331300B2 (en) | 2012-08-09 | 2016-05-03 | Samsung Display Co., Ltd. | Thin film transistor and organic light emitting diode display including the same |
US10706755B2 (en) | 2018-08-07 | 2020-07-07 | Samsung Display Co., Ltd. | Organic light emitting diode display and repairing method thereof |
CN114464122A (en) * | 2022-01-21 | 2022-05-10 | 京东方科技集团股份有限公司 | Display device driving method, GOA circuit driving method and display device |
-
2006
- 2006-12-28 KR KR1020060136952A patent/KR20080061823A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130018008A (en) * | 2011-08-12 | 2013-02-20 | 엘지디스플레이 주식회사 | Method of manufacturing of transistor |
US9331300B2 (en) | 2012-08-09 | 2016-05-03 | Samsung Display Co., Ltd. | Thin film transistor and organic light emitting diode display including the same |
US10706755B2 (en) | 2018-08-07 | 2020-07-07 | Samsung Display Co., Ltd. | Organic light emitting diode display and repairing method thereof |
CN114464122A (en) * | 2022-01-21 | 2022-05-10 | 京东方科技集团股份有限公司 | Display device driving method, GOA circuit driving method and display device |
CN114464122B (en) * | 2022-01-21 | 2024-02-06 | 京东方科技集团股份有限公司 | Driving method of display device, driving method of GOA circuit and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210407390A1 (en) | Pixel driving circuit and driving method thereof and display device | |
US9041634B2 (en) | Pixel structure of organic light emitting diode and driving method thereof | |
US20190259785A1 (en) | Pixel circuit of active-matrix light-emitting diode comprising oxide semiconductor transistor and silicon semiconductor transistor and display panel having the same | |
US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
CN100593184C (en) | Display apparatus and driving method for display apparatus | |
US8917224B2 (en) | Pixel unit circuit and OLED display apparatus | |
US8531361B2 (en) | Organic light emitting diode display and method of driving the same | |
CN102651194B (en) | Voltage driving pixel circuit, driving method thereof and display panel | |
US9548024B2 (en) | Pixel driving circuit, driving method thereof and display apparatus | |
US9514676B2 (en) | Pixel circuit and driving method thereof and display apparatus | |
US7511708B2 (en) | Display device and driving method thereof | |
US20180286313A1 (en) | Pixel circuit, driving method thereof, array substrate, display device | |
KR101285537B1 (en) | Organic light emitting diode display and driving method thereof | |
CN101976545A (en) | Pixel drive circuit of OLED (Organic Light Emitting Diode) display and drive method thereof | |
CN104732927A (en) | Pixel circuit, drive method thereof and display device | |
US10726790B2 (en) | OLED pixel circuit and method for driving the same, display apparatus | |
US20080001855A1 (en) | Active matrix display compensation | |
CN111048044B (en) | Voltage programming type AMOLED pixel driving circuit and driving method thereof | |
US9728133B2 (en) | Pixel unit driving circuit, pixel unit driving method, pixel unit and display apparatus | |
WO2019047701A1 (en) | Pixel circuit, driving method therefor, and display device | |
US10140922B2 (en) | Pixel driving circuit and driving method thereof and display device | |
US20050140599A1 (en) | Electro-luminescence display device and driving apparatus thereof | |
KR101549900B1 (en) | Pixel circuit of organic light emitting display | |
EP3522144A1 (en) | Pixel driver circuit, drive method therefor, and display device | |
KR20080061823A (en) | Bias-aging method and the circuit structure for amoled |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |