JP2004340981A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2004340981A
JP2004340981A JP2003102416A JP2003102416A JP2004340981A JP 2004340981 A JP2004340981 A JP 2004340981A JP 2003102416 A JP2003102416 A JP 2003102416A JP 2003102416 A JP2003102416 A JP 2003102416A JP 2004340981 A JP2004340981 A JP 2004340981A
Authority
JP
Japan
Prior art keywords
source
region
drain region
liquid crystal
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003102416A
Other languages
Japanese (ja)
Inventor
Migaku Ezaki
琢 江崎
Masayuki Iida
正幸 飯田
Tadahiro Hagita
忠弘 萩田
Satoru Nakayama
悟 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003102416A priority Critical patent/JP2004340981A/en
Priority to TW93106738A priority patent/TW200427097A/en
Priority to PCT/JP2004/003351 priority patent/WO2004082029A1/en
Publication of JP2004340981A publication Critical patent/JP2004340981A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which a leakage current is reduced and a flicker phenomenon is suppressed. <P>SOLUTION: The liquid crystal display device is equipped with a TFT substrate having pixel electrodes and thin film transistor elements formed thereon, a counter substrate and a liquid crystal. The channel width of the drain region 3 side to be connected to the pixel electrodes is formed so as to be narrower than that of the source region 2 side to be connected to a data line. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関する。詳しくは、ＴＦＴ基板と、対向基板と、ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置に係るものである。
【０００２】
【従来の技術】
従来、液晶画素に対応して複数の画素駆動素子を配置するとともに、垂直走査方向に配置された各画素駆動素子に接続される複数のデータラインと、水平走査方向に配置された各画素駆動素子に接続される複数のスキャンラインとを有し、スキャンラインに順次垂直同期信号を供給するとともに、データラインにビデオ信号を供給することにより、画素駆動素子を駆動して液晶画素を制御する液晶駆動回路が知られている。
【０００３】
以下、図面を用いて従来の液晶駆動回路について説明する。
図６は、従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３…と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３…とを備えており、各スキャンラインとデータラインの交点には、例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２…が形成され、更に各能動素子に対応した、画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２…が形成されている。なお、各ＴＦＴは液晶画素に対応してマトリクス状に配置されており、各ＴＦＴのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【０００４】
また、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３…を介して共通のビデオライン１０１に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路１０２に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路１０３から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路１０４に接続されている。
【０００５】
上記の様に構成された回路では、垂直走査回路を駆動すると、スキャンラインが線順次で励起され、行毎にＴＦＴが選択される。この際、水平走査回路を駆動してスイッチングトランジスタを線順次で動作させると、ビデオラインに供給された映像信号が順次各データラインにサンプリングされる。サンプリングされた映像信号は行毎に選択されたＴＦＴを介して順次対応する液晶セルに書き込まれ、映像信号のサンプリングデータは点順次で個々の液晶セルに書き込まれることになる。
【０００６】
さて、近年は液晶表示装置の高輝度化が求められ、高輝度化に対応するために液晶表示装置に入射される光量が大きくなっているのであるが、画素をスイッチングするＴＦＴは半導体であるシリコンで構成されており、このＴＦＴに光が当たると光キャリアが発生し、ＴＦＴがオフの状態であってもリーク電流が流れてしまう。このリーク電流が画素電位保持期間中に流れてしまうと、画素電位が適正な値からずれてしまい画質劣化として視認されるという不具合があった。
【０００７】
また、液晶駆動回路では、液晶に直流電圧を印加すると液晶の比抵抗値等に劣化をもたらすために、各画素に供給するビデオ信号は対向電極に印加される共通電位Ｖｃｏｍを中心とした交流駆動であり、同じ透過率を達成する画素であっても図７で示す様にハイレベル（以下、Ｈレベルと言う）側とローレベル（以下、Ｌレベルと言う）側の２種類の電圧で駆動がなされるのであるが、ＭＯＳトランジスタであるＴＦＴのＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ドレイン−ソース間電流）特性は図８で示す様に、ＴＦＴの各端子の電圧の違いによりリーク電流に違いが生じる。即ち、Ｈレベル側で書き込まれた信号を保持する際には図８中符号Ａで示すＶＧＳがかかっているのに対してＬレベル側で書き込まれた信号を保持する際には図８中符号Ｂで示すＶＧＳがかかっているために、Ｈレベル側で書き込まれた信号を保持する際にはＬレベル側で書き込まれた信号を保持する際と比較してリーク電流が大きくなってしまう。
この様な特性により、任意の行に着目した場合に、図９で示す様に、Ｖｃｏｍに対してＨレベル側で書き込まれた信号を保持している図９中符号Ｃで示す期間では大きなリーク電流により画素電位が大きく変化するのに対して、Ｌレベル側で書き込まれた信号を保持している図９中符号Ｄで示す期間では小さなリーク電流により画素電位の変化が小さく、フレーム毎に画素電位の変化が生じ、フレーム毎の画素電位の変化によって画面のちらつきであるフリッカが視認されるという不具合もあった。
【０００８】
上記の様なリーク電流による問題を解消するために、ＴＦＴに光が入射し難くなる様に遮光パターンを改良したり、図１０で示す様に、ゲート電極１０５にスレッショールド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域１０６とデータラインに接続されたソース領域１０７との間に高抵抗層のデータライン側ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１０８を設けるとともに、チャネル領域と液晶セルの画素電極に接続されたドレイン領域１０９との間に高抵抗層の画素電極側ＬＤＤ領域１１０を設けたりする等の対策がなされたものの、リーク電流を完全に無くすことはできず、より高輝度化のためには未だ問題が残っている。
【０００９】
そこで従来は、同量の光がＴＦＴに入射したとしても光キャリアを生じる領域を小さくすることによってリーク電流の低減を図るべくＴＦＴのチャネル幅を狭くするという方法が提案されている。
【００１０】
なお、従来の液晶表示装置におけるＴＦＴは、チャネル領域の幅、データライン側ＬＤＤ領域の幅及び画素電極側ＬＤＤ領域の幅は等しく形成されている（例えば、特許文献１参照。）。
【００１１】
【特許文献１】
特開２００１−２０９０６７号公報 （第２−６頁、第１図）
【００１２】
【発明が解決しようとする課題】
しかしながら、ＴＦＴのチャネル幅を狭くしたのでは、ＴＦＴがオンの状態での抵抗値があがってしまい、ビデオ信号の書き込みを所定の時間内に行うことができず書き込み不良が生じてしまうという問題があり、ＴＦＴのチャネル幅はビデオ信号の書き込みを考慮してある一定値以下には狭くすることができない。
【００１３】
更に、ＴＦＴのチャネル幅を狭くしたとしても、Ｈレベル側で書き込まれた信号を保持する際にはＬレベル側で書き込まれた信号を保持する際と比較してリーク電流が大きくなるという点については解消することができず、フリッカについては根本的な改善策とはなっていない。
【００１４】
本発明は以上の点に鑑みて創案されたものであって、リーク電流の低減を図るとともに、フリッカ現象の抑制を図ることが可能である液晶表示装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】
上記の問題を解決するために、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域及びビデオ信号線に接続された第２のソース／ドレイン領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さい。
【００１６】
ここで、第１のソース／ドレイン領域側のチャネル幅が第２のソース／ドレイン領域側のチャネル幅より小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００１７】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域、ビデオ信号線に接続された第２のソース／ドレイン領域、前記第１のソース／ドレイン領域とチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース／ドレイン領域とチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さい。
【００１８】
ここで、第１の高抵抗領域の幅が第２の高抵抗領域の幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００１９】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さい。
【００２０】
ここで、２以上の薄膜トランジスタ素子のうち、最も画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００２１】
また、本発明に係る液晶表示装置では、マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子と、前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及びビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さい。
【００２２】
ここで、第１の高抵抗領域の幅が第２の高抵抗領域の幅よりも小さいことによって、書き込み不足による不具合を生じることなく光リーク電流を低減することができる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明し、本発明の理解に供する。
【００２４】
図１は本発明を適用した液晶表示装置の一例におけるＴＦＴを説明するための模式図であり、ここで示すＴＦＴ１は上記した従来のＴＦＴと同様に、データラインに接続されるソース領域２、液晶セルの画素電極に接続されるドレイン領域３及びゲート電極４を有し、ゲート電極にスレッショールド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域５とソース領域との間にソース領域と同一導電型でソース領域よりも高抵抗であるデータライン側ＬＤＤ領域６が形成され、チャネル領域とドレイン領域との間にドレイン領域と同一導電型でドレイン領域よりも高抵抗である画素電極側ＬＤＤ領域７が形成されている。
【００２５】
ここで、データライン側ＬＤＤ領域及びチャネル領域の中央部よりもソース領域側は上記した様な電荷保持容量との関係で書き込み不足を起こさない限界の幅ａ（以下、限界幅と言う）よりも大きい幅ｂとなり、画素電極側ＬＤＤ領域及びチャネル領域の中央部よりもドレイン領域側は限界幅よりも小さい幅ｃとなるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様にデータライン側ＬＤＤ、画素電極側ＬＤＤ及びチャネル領域が形成されている。
【００２６】
なお、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、チャネル領域の中央部１ヶ所のみでチャネル幅を変化させているが、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さくなる様に形成されていれば充分であり、チャネル領域の複数の個所でチャネル幅を変化させても構わないし、ソース領域側からドレイン領域側にかけて徐々にチャネル幅が小さくなる様に連続的に変化させても構わない。
【００２７】
更に、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、ＬＤＤ領域ではその幅を変化させていないが、上記したチャネル領域におけるチャネル幅と同様に、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さくなる様に形成されていれば良く、ＬＤＤ領域においてその幅を変化させても構わないのは勿論である。
【００２８】
また、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の全領域が限界幅よりも小さく形成されているが、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されるのは、ＬＤＤ領域及びチャネル領域における空乏層で主として発生する光キャリアに起因するリーク電流の低減を図るためであり、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の全領域においてその幅が限界幅よりも小さく形成される必要は無く、少なくとも空乏層が形成される領域において限界幅よりも小さく形成されていれば充分である。
【００２９】
また、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴではリーク電流の低減を図るために、チャネル領域とソース領域との間にデータライン側ＬＤＤ領域が形成され、チャネル領域とドレイン領域との間に画素電極側ＬＤＤ領域が形成されているが、チャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されることによってリーク電流を充分に低減することができるのであれば、ＬＤＤ領域は必ずしも形成される必要は無い。ただし、より一層リーク電流の低減を図るためにはＬＤＤ領域が形成された方が好ましい。
【００３０】
更に、上記した本発明を適用した液晶表示装置の一例におけるＴＦＴでは、限界幅をａ、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅をｂ、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅をｃとすると、（ｂ＋ｃ）／２≧ａとなるようにデータライン側ＬＤＤ領域、画素電極側ＬＤＤ領域及びチャネル領域が形成されているが、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅を限界幅より小さくしたとしても書き込み特性が劣化することの無い程度にデータライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が形成されれば充分であり、必ずしも（ｂ＋ｃ）／２≧ａの条件を満たす必要は無い。
【００３１】
上記した本発明を適用した液晶表示装置の一例では、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されるとともに、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きく形成されたことによって書き込み特性を劣化させることなくリーク電流の低減を図ることができる。
即ち、画素電位を変化させるリーク電流の原因となる光キャリアが主に発生する空乏層の形成領域である画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅を小さくすることによってリーク電流の低減を図ることができるものである。
なお、チャネル領域のドレイン領域側のみの幅が小さく形成された場合をチャネル幅全体が小さく形成された場合と比較すると、ＴＦＴがオンの状態における抵抗値が大きくなり難く、書き込み不足に対しての問題をも回避することができるものである。更に、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が限界幅よりも大きく形成されるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様に形成されたことによって、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅が限界幅よりも小さく形成されたとしても書き込み特性が劣化することは無い。
【００３２】
また、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅よりも大きく形成されたことによって、フリッカの改善を図ることもできる。
即ち、フリッカは、図２（ａ）で示す様なＨレベル側で書き込まれた信号を保持している際における画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層８が、図２（ｂ）で示す様なＬレベル側で書き込まれた信号を保持している際における画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層と比較してその広がりが大きいために、画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側に形成される空乏層で発生し、画素電極に到達する光キャリアについてもＨレベル側で書き込まれた信号を保持している際の方がＬレベル側で書き込まれた信号を保持している際と比較してその数が多くなるというメカニズムで生じる。なお、データライン側ＬＤＤ領域及びチャネル領域のソース領域側はかかるバイアスが低い上に、これらの領域で発生した光キャリアは画素電極に到達すべくチャネル領域を走行している際に、その一部が再結合してしまい保持電位に及ぼす影響は極めて少ない。
【００３３】
以上の様なメカニズムによりフリッカが生じるのであるが、本発明を適用した液晶表示装置の一例では、データライン側ＬＤＤ領域及びチャネル領域のソース領域側の幅が画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側の幅よりも大きく形成されたことによって、データライン側ＬＤＤ領域及びチャネル領域のソース領域側において形成される空乏層で発生する光キャリアが増大するとともに画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側において形成される空乏層で発生する光キャリアが減少し、画素電極の電位を変化させるリーク電流の主体を画素電極側ＬＤＤ領域及びチャネル領域のドレイン領域側で発生する光キャリアからデータライン側ＬＤＤ領域及びチャネル領域のソース領域側で発生する光キャリアへと移行させることを通じて、図３で示す様に、Ｈレベル側で書き込まれた信号を保持している際とＬレベル側で書き込まれた信号を保持している際の電圧変化量の差を小さくすることができ、フリッカの低減を図ることができる。
【００３４】
図４は、本発明を適用した液晶表示装置の他の一例を説明するための液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３…と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３…とを備えており、各スキャンラインとデータラインの交点には、直列に接続された薄膜トランジスタ素子ＴＦＴ１，ＴＦＴ２，ＴＦＴ３…から成るスイッチング素子ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２…が形成され、更に各スイッチング素子に対応した、画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２…が形成されている。なお、各スイッチング素子は液晶画素に対応してマトリクス状に配置されており、各スイッチング素子のゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【００３５】
また、上記した従来のアクティブマトリクス型液晶表示装置の液晶駆動回路と同様に、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３…を介して共通のビデオライン９に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路１０に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路１１から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路１２に接続されている。
【００３６】
さて、本発明を適用した液晶表示装置の他の一例におけるスイッチング素子１３は、図５で示す様に、２以上の薄膜トランジスタ素子を直列接続するとともに各薄膜トランジスタ素子のゲート電極を電気的に接続したマルチゲート構造を採り、２以上の薄膜トランジスタ素子のうち最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域とデータラインに接続されるソース領域との間にソース領域と同一導電型でソース領域よりも高抵抗であるデータライン側ＬＤＤ領域が形成され、２以上の薄膜トランジスタ素子のうち最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域と液晶セルの画素電極に接続されるドレイン領域との間にドレイン領域と同一導電型でドレイン領域よりも高抵抗である画素電極側ＬＤＤ領域が形成されている。
【００３７】
また、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側は限界幅よりも大きい幅ｂとなり、最も画素電極側に配置された薄膜トランジスタ素子のチャネル領域の中央部よりドレイン領域側は限界幅よりも小さい幅ｃとなるとともに、（ｂ＋ｃ）／２≧ａの条件を満たす様にデータライン側ＬＤＤ領域、画素電極側ＬＤＤ領域及びチャネル領域が形成されている。
【００３８】
なお、上記した本発明を適用した液晶表示装置の他の一例におけるスイッチング素子では、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部１ヶ所のみでチャネル幅を変化させているが、データライン側ＬＤＤ領域及び最も画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅が限界幅よりも大きくなり、画素電極側ＬＤＤ領域及び最も画素電極側に位置する薄膜トランジスタ素子のチャネル幅が限界幅よりも小さくなる様に形成されていれば充分であり、データライン側ＬＤＤ領域から画素電極側ＬＤＤ領域の間のいかなる部分で領域幅（データライン側ＬＤＤ領域幅、チャネル幅、ソース／ドレイン領域幅及び画素電極側ＬＤＤ領域幅）を変化させても構わないし、データライン側ＬＤＤ領域側から画素電極側にかけて徐々に領域幅が小さくなる様に変化させても構わない。
【００３９】
また、少なくとも空乏層が形成される領域において限界幅よりも小さく形成されていれば充分である点、リーク電流を充分に低減することができるのであれば、ＬＤＤ領域は必ずしも形成される必要は無いが、より一層リーク電流の低減を図るためにはＬＤＤ領域が形成された方が好ましい点及び書き込み特性が劣化することが無ければ、必ずしも（ｂ＋ｃ）／２≧ａの条件を満たす必要は無い点は上記した本発明を適用した液晶表示装置の一例と同様である。
【００４０】
上記した本発明を適用した液晶表示装置の他の一例では、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりドレイン領域側の幅が限界幅よりも小さく形成されるとともに、最も画素電極側に配置された薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側の幅が限界幅よりも大きく形成されたことによって、上記した本発明を適用した液晶表示装置の一例と同様に、書き込み特性を劣化させることなくリーク電流の低減を図ることができる。
【００４１】
更に、本発明を適用した液晶表示装置の他の一例では、マルチゲート構造を採るスイッチング素子を有しており、リーク電流は複数の薄膜トランジスタ素子のうち、オフ電流値の最も低い薄膜トランジスタ素子に依存するためにリーク電流を抑制することができる。
【００４２】
また、最も画素電極側に位置する薄膜トランジスタ素子のチャネル領域の中央部よりソース領域側の幅が中央部よりドレイン領域側の幅よりも大きく形成されたことによって、上記した本発明を適用した液晶表示装置の一例と同様に、フリッカの改善を図ることもできる。
【００４３】
【発明の効果】
以上述べてきた如く、本発明の液晶表示装置によれば、書き込み不足による不具合を生じることなく光リーク電流の低減を図ることができ、液晶表示装置の高輝度化を達成する事ができる。
また、交流駆動時におけるＴＦＴの光リーク特性のアンバランスを解消することができ、液晶表示装置のフリッカ特性を向上することができる。
【図面の簡単な説明】
【図１】本発明を適用した液晶表示装置の一例におけるＴＦＴを説明するための模式図である。
【図２】空乏層の形成領域を説明するための模式的な断面図である。
【図３】電圧変化量の差を説明するための模式的な図である。
【図４】本発明を適用した液晶表示装置の他の一例の液晶駆動回路の構成を説明するための図である。
【図５】本発明を適用した液晶表示装置の他の一例におけるスイッチング素子を説明するための模式図である。
【図６】従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図である。
【図７】ビデオ信号の交流駆動を説明するための模式的な図である。
【図８】ＴＦＴのＶＧＳ−ＩＤＳ特性を説明するための模式的な図である。
【図９】従来の電圧変化量の差を説明するための模式的な図である。
【図１０】従来の液晶表示装置の一例におけるＴＦＴを説明するための模式図である。
【符号の説明】
１ ＴＦＴ
２ ソース領域
３ ドレイン領域
４ ゲート電極
５ チャネル領域
６ データライン側ＬＤＤ領域
７ 画素電極側ＬＤＤ領域
８ 空乏層
９ ビデオライン
１０ 水平走査回路
１１ レベル変換回路
１２ 垂直走査回路
１３ スイッチング素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device. More specifically, the present invention relates to a liquid crystal display device including a TFT substrate, a counter substrate, and a liquid crystal held in a gap between the TFT substrate and the counter substrate.
[0002]
[Prior art]
Conventionally, a plurality of pixel driving elements are arranged corresponding to liquid crystal pixels, a plurality of data lines connected to each pixel driving element arranged in a vertical scanning direction, and each pixel driving element arranged in a horizontal scanning direction. And a plurality of scan lines connected to the pixel line, and sequentially supplies a vertical synchronizing signal to the scan lines and a video signal to the data lines, thereby driving a pixel driving element to control a liquid crystal pixel. Circuits are known.
[0003]
Hereinafter, a conventional liquid crystal drive circuit will be described with reference to the drawings.
FIG. 6 is a diagram for explaining the configuration of a liquid crystal driving circuit of a conventional active matrix type liquid crystal display device. The liquid crystal driving circuit shown here includes a plurality of scan lines X arranged in parallel in the X-axis direction. 1 , X 2 , X 3 .. And a plurality of data lines Y arranged in parallel in the Y-axis direction. 1 , Y 2 , Y 3 Are provided at the intersection of each scan line and the data line, for example, an active element T such as a thin film transistor (TFT). 11 , T 12 , T 21 , T 22 Are formed, and a liquid crystal cell L composed of a liquid crystal sandwiched between a pixel electrode and a facing opposing electrode corresponding to each active element. 11 , L 12 , L 21 , L 22 Are formed. Each TFT is arranged in a matrix corresponding to a liquid crystal pixel, a gate electrode of each TFT is connected to a scan line, a source electrode is connected to a data line, and a drain electrode is connected to a corresponding liquid crystal. It is connected to the pixel electrode of the cell.
[0004]
Also, each data line is connected to a corresponding horizontal switch S 1 , S 2 , S 3 Are connected to a common video line 101 through which video signals are supplied. Further, a gate electrode of a switching transistor constituting each horizontal switch is connected to a horizontal scanning circuit 102. This horizontal scanning circuit boosts a signal input from the outside and sends a signal to the horizontal scanning circuit and the vertical scanning circuit. The horizontal switch drive pulse signal is sequentially applied to the gate electrode of the switching transistor in synchronization with the horizontal clock signal input from the output level conversion circuit 103. Each scan line is connected to the vertical scanning circuit 104.
[0005]
In the circuit configured as described above, when the vertical scanning circuit is driven, scan lines are excited line-sequentially, and a TFT is selected for each row. At this time, when the horizontal scanning circuit is driven to operate the switching transistors line-sequentially, the video signals supplied to the video lines are sequentially sampled into each data line. The sampled video signal is sequentially written to the corresponding liquid crystal cell via the TFT selected for each row, and the sampling data of the video signal is written to each liquid crystal cell in dot sequence.
[0006]
In recent years, there has been a demand for higher brightness of liquid crystal display devices, and the amount of light incident on the liquid crystal display device has been increasing in order to cope with the higher brightness. However, TFTs for switching pixels are made of silicon which is a semiconductor. When light is applied to the TFT, photo carriers are generated, and a leak current flows even when the TFT is off. If this leak current flows during the pixel potential holding period, the pixel potential deviates from an appropriate value and is visually recognized as image quality degradation.
[0007]
In addition, in the liquid crystal drive circuit, when a DC voltage is applied to the liquid crystal, the specific resistance of the liquid crystal is degraded, so that a video signal supplied to each pixel is driven by an AC drive centered on a common potential Vcom applied to the opposite electrode. Even if a pixel achieves the same transmittance, it is driven by two types of voltages, that is, a high level (hereinafter, referred to as H level) side and a low level (hereinafter, referred to as L level) side, as shown in FIG. The VGS (gate-source voltage) -IDS (drain-source current) characteristic of a TFT that is a MOS transistor is, as shown in FIG. 8, a leakage current due to a difference in the voltage of each terminal of the TFT. Makes a difference. That is, when the signal written on the H level is held, the VGS indicated by the symbol A in FIG. 8 is applied, whereas when the signal written on the L level is held, the symbol in FIG. Since the VGS indicated by B is applied, when a signal written on the H level is held, a leak current becomes larger than when a signal written on the L level is held.
Due to such characteristics, when attention is paid to an arbitrary row, as shown in FIG. 9, a large leak occurs in a period indicated by a symbol C in FIG. 9 in which a signal written on the H level side with respect to Vcom is held. While the pixel potential changes greatly due to the current, the change in the pixel potential is small due to a small leak current during the period indicated by reference symbol D in FIG. There is also a problem that a potential change occurs and flickers, which are flickers on the screen, are visually recognized due to a change in the pixel potential for each frame.
[0008]
In order to solve the problem caused by the leak current as described above, the light-shielding pattern is improved so that light does not easily enter the TFT, or a voltage higher than the threshold voltage is applied to the gate electrode 105 as shown in FIG. A data line side LDD (Lightly Doped Drain) region 108 of a high resistance layer is provided between a channel region 106 where an inversion layer is generated when the voltage is applied and a source region 107 connected to the data line. Although a countermeasure such as providing a pixel electrode side LDD region 110 of a high resistance layer between the drain region 109 connected to the pixel electrode and the like has been taken, a leak current cannot be completely eliminated, and higher luminance can be achieved. There is still a problem for the future.
[0009]
Therefore, conventionally, there has been proposed a method of reducing a channel width of a TFT in order to reduce a leak current by reducing a region where photo carriers are generated even when the same amount of light is incident on the TFT.
[0010]
Note that the TFT in the conventional liquid crystal display device has the same width of the channel region, the width of the LDD region on the data line side, and the width of the LDD region on the pixel electrode side (for example, see Patent Document 1).
[0011]
[Patent Document 1]
JP 2001-209067 A (Pages 2-6, FIG. 1)
[0012]
[Problems to be solved by the invention]
However, if the channel width of the TFT is reduced, the resistance value when the TFT is turned on increases, and the writing of a video signal cannot be performed within a predetermined time, which causes a problem that a writing failure occurs. In addition, the channel width of the TFT cannot be reduced to a certain value or less in consideration of writing of a video signal.
[0013]
Furthermore, even when the channel width of the TFT is narrowed, the leakage current is larger when holding the signal written on the H level side than when holding the signal written on the L level side. Cannot be eliminated, and flicker is not a fundamental improvement measure.
[0014]
The present invention has been made in view of the above points, and has as its object to provide a liquid crystal display device capable of reducing a leak current and suppressing a flicker phenomenon. .
[0015]
[Means for Solving the Problems]
In order to solve the above problem, in the liquid crystal display device according to the present invention, the pixel electrodes arranged in a matrix and the first source / drain regions connected to the pixel electrodes and the video signal lines are connected. A TFT substrate on which a thin film transistor element having a second source / drain region is formed, a counter substrate facing the TFT substrate via a predetermined gap, and held in a gap between the TFT substrate and the counter substrate; In the liquid crystal display device, the channel width on the first source / drain region side is smaller than the channel width on the second source / drain region side.
[0016]
Here, when the channel width on the first source / drain region side is smaller than the channel width on the second source / drain region side, light leakage current can be reduced without causing a problem due to insufficient writing.
[0017]
Further, in the liquid crystal display device according to the present invention, pixel electrodes arranged in a matrix, a first source / drain region connected to the pixel electrodes, and a second source / drain region connected to a video signal line A first high voltage having the same conductivity type as the first source / drain region formed between the first source / drain region and the channel region and having a higher resistance than the first source / drain region; A second region having the same conductivity type as the resistance region and the second source / drain region formed between the second source / drain region and the channel region and having a higher resistance than the second source / drain region; A TFT substrate on which a thin film transistor element having a high-resistance region is formed, a counter substrate facing the TFT substrate via a predetermined gap, and a gap between the TFT substrate and the counter substrate. In the liquid crystal display device and a retained liquid crystal, the width of the first high resistance region is smaller than the width of the second high resistance region.
[0018]
Here, since the width of the first high-resistance region is smaller than the width of the second high-resistance region, light leakage current can be reduced without causing a problem due to insufficient writing.
[0019]
Further, in the liquid crystal display device according to the present invention, a TFT substrate having a pixel electrode arranged in a matrix, a switching element in which two or more thin film transistors for driving the pixel electrode are connected in series, In a liquid crystal display device including a counter substrate disposed to face a predetermined gap and a liquid crystal held in a gap between the TFT substrate and the counter substrate, the liquid crystal display device includes the most pixel electrode among the two or more thin film transistors. The channel width of the thin film transistor element located on the side is smaller than the channel width of the thin film transistor element located on the side most opposite to the pixel electrode.
[0020]
Here, of the two or more thin film transistors, the channel width of the thin film transistor located closest to the pixel electrode is smaller than the channel width of the thin film transistor located closest to the pixel electrode. The light leakage current can be reduced without any occurrence.
[0021]
Also, in the liquid crystal display device according to the present invention, a pixel electrode arranged in a matrix, a switching element in which two or more thin film transistors for driving the pixel electrode are connected in series, and a third electrode connected to the pixel electrode The first source / drain region formed between the first source / drain region and the channel region of the thin film transistor element closest to the pixel electrode among the two or more thin film transistors has the same conductivity type as the first source / drain region. A first high resistance region having a resistance higher than that of the first source / drain region, a second source / drain region connected to the video signal line, and the most opposite side of the two or more thin film transistor elements to the pixel electrode; The second source / drain region formed between the second source / drain region and the channel region of the thin film transistor element located at the same conductivity type; A TFT substrate having a second high-resistance region having a higher resistance than the source / drain regions, a counter substrate facing the TFT substrate via a predetermined gap, and a gap between the TFT substrate and the counter substrate. Wherein the width of the first high resistance region is smaller than the width of the second high resistance region.
[0022]
Here, since the width of the first high-resistance region is smaller than the width of the second high-resistance region, light leakage current can be reduced without causing a problem due to insufficient writing.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings to provide an understanding of the present invention.
[0024]
FIG. 1 is a schematic diagram for explaining a TFT in an example of a liquid crystal display device to which the present invention is applied. The TFT 1 shown here has a source region 2 connected to a data line, a liquid crystal display, and a liquid crystal display. A source region between a source region and a channel region having a drain region and a gate electrode connected to a pixel electrode of the cell and having an inversion layer when a voltage higher than a threshold voltage is applied to the gate electrode; A data line side LDD region 6 having the same conductivity type as that of the drain region and having a higher resistance than the source region is formed, and a pixel electrode side having the same conductivity type as the drain region and having a higher resistance than the drain region between the channel region and the drain region. LDD region 7 is formed.
[0025]
Here, the source region side of the LDD region on the data line side and the center region of the channel region is smaller than the limit width a (hereinafter, referred to as a limit width) that does not cause insufficient writing due to the above-described charge storage capacitance. The width b is large, the width c is smaller than the limit width on the drain region side than the center portion of the pixel electrode side LDD region and the channel region, and the data line side LDD is set so as to satisfy the condition of (b + c) / 2 ≧ a. , A pixel electrode side LDD and a channel region are formed.
[0026]
In the above-described TFT in one example of the liquid crystal display device to which the present invention is applied, the channel width is changed only at one central portion of the channel region, but the width of the data line side LDD region and the width of the channel region on the source region side are changed. Is larger than the limit width, and the width of the LDD region on the pixel electrode side and the width of the channel region on the drain region side is smaller than the limit width. It is sufficient that the channel width is reduced at a plurality of locations in the channel region. It may be changed, or may be changed continuously so that the channel width gradually decreases from the source region side to the drain region side.
[0027]
Further, in the TFT in one example of the liquid crystal display device to which the present invention is applied, the width is not changed in the LDD region. However, similarly to the channel width in the channel region, the data line side LDD region and the channel region have the same width. The width on the source region side may be larger than the limit width, and the width on the pixel electrode side LDD region and the width on the drain region side of the channel region may be smaller than the limit width. Needless to say, this may be done.
[0028]
Further, in the TFT in one example of the liquid crystal display device to which the present invention is applied, the pixel electrode side LDD region and the entire region on the drain region side of the channel region are formed smaller than the limit width. The reason why the width of the channel region on the drain region side is formed smaller than the limit width is to reduce leakage current caused by photocarriers mainly generated in the depletion layer in the LDD region and the channel region. It is not necessary that the width of the LDD region and the channel region on the drain region side be formed smaller than the limit width, and it is sufficient if the width is formed smaller than the limit width at least in the region where the depletion layer is formed. .
[0029]
In the TFT in one example of the liquid crystal display device to which the present invention is applied, a data line side LDD region is formed between a channel region and a source region in order to reduce a leakage current. The LDD region is formed between the pixel region and the pixel region. If the leakage current can be sufficiently reduced by forming the width of the channel region on the drain region side smaller than the limit width, the LDD region is formed. Need not necessarily be formed. However, in order to further reduce the leak current, it is preferable to form the LDD region.
[0030]
Further, in the TFT in one example of the liquid crystal display device to which the present invention is applied, the limit width is a, the width of the data line side LDD region and the channel region on the source region side is b, and the drain width of the pixel electrode side LDD region and the channel region is b. Assuming that the width on the region side is c, the data line side LDD region, the pixel electrode side LDD region, and the channel region are formed such that (b + c) / 2 ≧ a. Even if the width on the drain region side is made smaller than the limit width, it is sufficient that the width on the data line side LDD region and the source region side of the channel region be formed so as not to degrade the writing characteristics, and it is necessarily (b + c). It is not necessary to satisfy the condition of / 2 ≧ a.
[0031]
In one example of the liquid crystal display device to which the present invention is applied, the width of the pixel electrode side LDD region and the channel region on the drain region side is formed smaller than the limit width, and the data line side LDD region and the source region of the channel region are formed. Since the width on the side is formed larger than the limit width, it is possible to reduce the leak current without deteriorating the writing characteristics.
That is, the leakage current is reduced by reducing the width of the LDD region on the pixel electrode side and the channel region on the drain region side, which are regions where a depletion layer is formed, in which photocarriers that mainly cause the leakage current that changes the pixel potential are formed. Can be achieved.
In addition, when the width of the channel region only on the drain region side is formed smaller than when the entire channel width is formed smaller, the resistance value in the ON state of the TFT is less likely to increase, and the insufficient write operation is performed. Problems can be avoided. Further, the width of the data line side LDD region and the width of the channel region on the source region side are formed larger than the limit width and are formed so as to satisfy the condition of (b + c) / 2 ≧ a. Even if the width of the region and the channel region on the drain region side is smaller than the limit width, the writing characteristics do not deteriorate.
[0032]
In addition, since the width of the data line side LDD region and the channel region on the source region side is formed larger than the width of the pixel electrode side LDD region and the channel region on the drain region side, flicker can be improved.
That is, the depletion layer 8 formed on the pixel electrode side LDD region and the drain region side of the channel region when holding the signal written on the H level side as shown in FIG. When a signal written on the L level side as shown in FIG. 2B is held, its spread is larger than that of the depletion layer formed on the drain region side of the pixel electrode side LDD region and the channel region. Therefore, photocarriers generated in the depletion layer formed on the LDD region on the pixel electrode side and the drain region side of the channel region and reaching the pixel electrode are also used when the signal written on the H level side is held. Is caused by a mechanism that the number of signals is increased as compared with the case where signals written on the L level side are held. Note that the bias is low on the data line side LDD region and the source region side of the channel region, and the photocarriers generated in these regions are partially removed when traveling through the channel region to reach the pixel electrode. Are recombined and have very little effect on the holding potential.
[0033]
Although flicker occurs due to the above mechanism, in one example of the liquid crystal display device to which the present invention is applied, the width of the data line side LDD region and the width of the source region side of the channel region are set to the pixel electrode side LDD region and the drain of the channel region. By being formed larger than the width on the region side, photocarriers generated in the depletion layer formed on the data line side LDD region and the source region side of the channel region are increased, and the drain on the pixel electrode side LDD region and the channel region are formed. Photo carriers generated in the depletion layer formed on the region side are reduced, and the main part of the leak current that changes the potential of the pixel electrode is shifted from the photo carrier generated on the pixel electrode side LDD region and the drain region side of the channel region to the data line side. To optical carriers generated on the source region side of the LDD region and the channel region As shown in FIG. 3, the difference in voltage change between when the signal written on the H level is held and when the signal written on the L level is held is reduced as shown in FIG. And flicker can be reduced.
[0034]
FIG. 4 is a diagram for explaining a configuration of a liquid crystal driving circuit for explaining another example of the liquid crystal display device to which the present invention is applied. The liquid crystal driving circuit shown here is arranged in parallel to the X-axis direction. Scan lines X 1 , X 2 , X 3 .. And a plurality of data lines Y arranged in parallel in the Y-axis direction. 1 , Y 2 , Y 3 , And at the intersection of each scan line and data line, a thin film transistor element TFT connected in series 1 , TFT 2 , TFT 3 Switching element SW consisting of ... 11 , SW 12 , SW 21 , SW 22 Are formed, and a liquid crystal cell L composed of a liquid crystal sandwiched between a pixel electrode and a facing opposing electrode corresponding to each switching element. 11 , L 12 , L 21 , L 22 Are formed. Each switching element is arranged in a matrix corresponding to the liquid crystal pixel, the gate electrode of each switching element is connected to the scan line, the source electrode is connected to the data line, and the drain electrode is Connected to the pixel electrode of the liquid crystal cell.
[0035]
Further, similarly to the liquid crystal drive circuit of the conventional active matrix type liquid crystal display device described above, each data line is connected to the corresponding horizontal switch S. 1 , S 2 , S 3 Are connected to a common video line 9 through which video signals are supplied. Further, a gate electrode of a switching transistor constituting each horizontal switch is connected to a horizontal scanning circuit 10. This horizontal scanning circuit boosts a signal input from the outside and sends a signal to the horizontal scanning circuit and the vertical scanning circuit. The horizontal switch drive pulse signal is sequentially applied to the gate electrode of the switching transistor in synchronization with the horizontal clock signal input from the output level conversion circuit 11. Each scan line is connected to the vertical scanning circuit 12.
[0036]
As shown in FIG. 5, a switching element 13 in another example of the liquid crystal display device to which the present invention is applied has a multi-layer structure in which two or more thin film transistors are connected in series and the gate electrodes of each thin film transistor are electrically connected. It has a gate structure, and has the same conductivity type as the source region and between the source region connected to the data line and the source region connected to the data line between the channel region and the source region of the thin film transistor device most opposite to the pixel electrode among the two or more thin film transistors. A data line side LDD region having high resistance is formed, and a drain region is provided between a channel region of the thin film transistor element closest to the pixel electrode side of the two or more thin film transistors and a drain region connected to the pixel electrode of the liquid crystal cell. Pixel electrode side LDD region having the same conductivity type as that of There has been formed.
[0037]
In addition, the width b is larger than the limit width on the source region side from the center of the channel region of the thin film transistor element closest to the pixel electrode side, and the drain region is closer than the center of the channel region of the thin film transistor element closest to the pixel electrode side. The side has a width c smaller than the limit width, and the data line side LDD region, the pixel electrode side LDD region, and the channel region are formed so as to satisfy the condition of (b + c) / 2 ≧ a.
[0038]
In the switching element of another example of the liquid crystal display device to which the present invention is applied, the channel width is changed only at one central portion of the channel region of the thin film transistor element closest to the pixel electrode. The channel width of the line side LDD region and the channel width of the thin film transistor element located most opposite to the pixel electrode is larger than the limit width, and the channel width of the pixel electrode side LDD region and the channel width of the thin film transistor element located closest to the pixel electrode are larger than the limit width. It is sufficient if the width is reduced so that the region width (data line side LDD region width, channel width, source / drain region width, and pixel width) can be set at any part between the data line side LDD region and the pixel electrode side LDD region. The width of the LDD region on the electrode side may be changed, and the width of the LDD region on the data line side may be changed. It may be gradually changed so as region width is reduced toward the electrode side.
[0039]
In addition, it is sufficient if at least the region where the depletion layer is formed is formed smaller than the limit width, and if the leak current can be sufficiently reduced, the LDD region does not necessarily need to be formed. However, in order to further reduce the leak current, it is preferable to form the LDD region, and if the write characteristics do not deteriorate, it is not always necessary to satisfy the condition of (b + c) / 2 ≧ a. Is similar to the above-described example of the liquid crystal display device to which the present invention is applied.
[0040]
In another example of the liquid crystal display device to which the above-described present invention is applied, the width on the drain region side from the center of the channel region of the thin film transistor element closest to the pixel electrode side is formed smaller than the limit width, and Since the width on the source region side is larger than the limit width from the center of the channel region of the thin film transistor element disposed on the electrode side, the writing characteristics are similar to the above-described example of the liquid crystal display device to which the present invention is applied. Can be reduced without deteriorating the leakage current.
[0041]
Further, another example of the liquid crystal display device to which the present invention is applied includes a switching element having a multi-gate structure, and a leakage current depends on a thin film transistor element having the lowest off-current value among a plurality of thin film transistors. Therefore, the leak current can be suppressed.
[0042]
In addition, the width of the channel region of the thin film transistor element located closest to the pixel electrode side is larger than the width of the channel region on the source region side than the center region of the channel region. As in the case of the apparatus, flicker can be reduced.
[0043]
【The invention's effect】
As described above, according to the liquid crystal display device of the present invention, it is possible to reduce the light leak current without causing a problem due to insufficient writing, and to achieve a high luminance of the liquid crystal display device.
In addition, it is possible to eliminate imbalance in light leakage characteristics of the TFT during AC driving, and to improve flicker characteristics of the liquid crystal display device.
[Brief description of the drawings]
FIG. 1 is a schematic diagram for explaining a TFT in an example of a liquid crystal display device to which the present invention is applied.
FIG. 2 is a schematic cross-sectional view for explaining a formation region of a depletion layer.
FIG. 3 is a schematic diagram for explaining a difference between voltage change amounts.
FIG. 4 is a diagram illustrating a configuration of a liquid crystal drive circuit of another example of the liquid crystal display device to which the present invention is applied.
FIG. 5 is a schematic diagram for explaining a switching element in another example of the liquid crystal display device to which the present invention is applied.
FIG. 6 is a diagram illustrating a configuration of a liquid crystal drive circuit of a conventional active matrix liquid crystal display device.
FIG. 7 is a schematic diagram for explaining AC driving of a video signal.
FIG. 8 is a schematic diagram for explaining VGS-IDS characteristics of a TFT.
FIG. 9 is a schematic diagram for explaining a difference in a conventional voltage change amount.
FIG. 10 is a schematic diagram for explaining a TFT in an example of a conventional liquid crystal display device.
[Explanation of symbols]
1 TFT
2 Source area
3 Drain region
4 Gate electrode
5 Channel area
6 Data line side LDD area
7 Pixel electrode side LDD area
8 Depletion layer
9 video lines
10. Horizontal scanning circuit
11 Level conversion circuit
12 Vertical scanning circuit
13 Switching element

Claims (8)

マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域及びビデオ信号線に接続された第２のソース／ドレイン領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さいことを特徴とする液晶表示装置。A TFT substrate on which a thin film transistor element having pixel electrodes arranged in a matrix, a first source / drain region connected to the pixel electrodes, and a second source / drain region connected to a video signal line is formed; A liquid crystal display device comprising: a counter substrate disposed to face the TFT substrate via a predetermined gap; and a liquid crystal held in a gap between the TFT substrate and the counter substrate.
A liquid crystal display device wherein a channel width on the first source / drain region side is smaller than a channel width on the second source / drain region side. 前記第１のソース／ドレイン領域とチャネル領域との間に前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域が形成されると共に、
前記第２のソース／ドレイン領域とチャネル領域との間に前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域が形成されたことを特徴とする請求項１に記載の液晶表示装置。A first high-resistance region having the same conductivity type as the first source / drain region and having a higher resistance than the first source / drain region is formed between the first source / drain region and the channel region. As well as
A second high-resistance region having the same conductivity type as the second source / drain region and having a higher resistance than the second source / drain region is formed between the second source / drain region and the channel region. The liquid crystal display device according to claim 1, wherein: マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース／ドレイン領域、ビデオ信号線に接続された第２のソース／ドレイン領域、前記第１のソース／ドレイン領域とチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース／ドレイン領域とチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さいことを特徴とする液晶表示装置。Pixel electrodes arranged in a matrix, a first source / drain region connected to the pixel electrode, a second source / drain region connected to a video signal line, the first source / drain region and a channel A first high-resistance region and a second source / drain region having the same conductivity type as the first source / drain region formed between the first and second source / drain regions and having a higher resistance than the first source / drain region; A thin-film transistor element having a second high-resistance region having the same conductivity type as the second source / drain region formed between the second source / drain region and having a higher resistance than the second source / drain region. A liquid crystal display device comprising: a TFT substrate, a counter substrate facing the TFT substrate via a predetermined gap, and a liquid crystal held in a gap between the TFT substrate and the counter substrate. In,
A liquid crystal display device, wherein the width of the first high-resistance region is smaller than the width of the second high-resistance region. 前記第１のソース／ドレイン領域側のチャネル幅が前記第２のソース／ドレイン領域側のチャネル幅よりも小さいことを特徴とする請求項３に記載の液晶表示装置。4. The liquid crystal display device according to claim 3, wherein a channel width on the first source / drain region side is smaller than a channel width on the second source / drain region side. マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことを特徴とする液晶表示装置。A pixel electrode arranged in a matrix, a TFT substrate having a switching element in which two or more thin film transistors for driving the pixel electrode are connected in series, and an opposing face-to-face arrangement with the TFT substrate via a predetermined gap A liquid crystal display device comprising: a substrate; and a liquid crystal held in a gap between the TFT substrate and the counter substrate.
A liquid crystal display device, wherein, of the two or more thin film transistors, a channel width of a thin film transistor located closest to the pixel electrode is smaller than a channel width of a thin film transistor located closest to the pixel electrode. . 前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域が形成されるとともに、
ビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域が形成されたことを特徴とする請求項５に記載の液晶表示装置。The same as the first source / drain region between a first source / drain region connected to the pixel electrode and a channel region of the thin film transistor element closest to the pixel electrode among the two or more thin film transistors; A first high-resistance region having a conductivity type and a higher resistance than the first source / drain region is formed;
The second source / drain region between a second source / drain region connected to a video signal line and a channel region of a thin film transistor element which is the most opposite of the two or more thin film transistor elements to the pixel electrode; 6. The liquid crystal display device according to claim 5, wherein a second high resistance region having the same conductivity type as that of the second source / drain region and having a higher resistance than the second source / drain region is formed. マトリクス状に配置された画素電極と、該画素電極を駆動する２以上の薄膜トランジスタ素子が直列に接続されたスイッチング素子と、前記画素電極に接続された第１のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第１のソース／ドレイン領域と同一導電型で前記第１のソース／ドレイン領域よりも高抵抗である第１の高抵抗領域及びビデオ信号線に接続された第２のソース／ドレイン領域と前記２以上の薄膜トランジスタ素子のうち最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル領域との間に形成された前記第２のソース／ドレイン領域と同一導電型で前記第２のソース／ドレイン領域よりも高抵抗である第２の高抵抗領域を有するＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板及び対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１の高抵抗領域の幅が前記第２の高抵抗領域の幅よりも小さいことを特徴とする液晶表示装置。A pixel electrode arranged in a matrix, a switching element in which two or more thin film transistors for driving the pixel electrode are connected in series, a first source / drain region connected to the pixel electrode, The same conductivity type as that of the first source / drain region formed between the thin film transistor device and the channel region of the thin film transistor device located closest to the pixel electrode, and having a higher resistance than the first source / drain region. Between a certain first high resistance region and a second source / drain region connected to a video signal line and a channel region of a thin film transistor element most located on the opposite side to the pixel electrode among the two or more thin film transistors The same conductivity type as the formed second source / drain region and higher resistance than the second source / drain region A liquid crystal comprising: a TFT substrate having a certain second high-resistance region; a counter substrate facing the TFT substrate via a predetermined gap; and a liquid crystal held in a gap between the TFT substrate and the counter substrate. In the display device,
A liquid crystal display device, wherein the width of the first high-resistance region is smaller than the width of the second high-resistance region. 前記２以上の薄膜トランジスタ素子のうち、最も前記画素電極側に位置する薄膜トランジスタ素子のチャネル幅が、最も前記画素電極と反対側に位置する薄膜トランジスタ素子のチャネル幅よりも小さいことを特徴とする請求項７に記載の液晶表示装置。8. The thin film transistor element located closest to the pixel electrode among the two or more thin film transistors has a channel width smaller than the channel width of the thin film transistor element located closest to the pixel electrode. 3. The liquid crystal display device according to 1.
JP2003102416A 2003-03-14 2003-04-07 Liquid crystal display device Pending JP2004340981A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003102416A JP2004340981A (en) 2003-03-14 2003-04-07 Liquid crystal display device
TW93106738A TW200427097A (en) 2003-03-14 2004-03-12 Liquid crystal display apparatus
PCT/JP2004/003351 WO2004082029A1 (en) 2003-03-14 2004-03-12 Liquid crystal display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003070939 2003-03-14
JP2003102416A JP2004340981A (en) 2003-03-14 2003-04-07 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2004340981A true JP2004340981A (en) 2004-12-02

Family

ID=32992983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003102416A Pending JP2004340981A (en) 2003-03-14 2003-04-07 Liquid crystal display device

Country Status (3)

Country Link
JP (1) JP2004340981A (en)
TW (1) TW200427097A (en)
WO (1) WO2004082029A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005766A (en) * 2005-06-22 2007-01-11 Samsung Sdi Co Ltd Light emitting display device and thin film transistor
KR100728966B1 (en) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 Pmos transister
JP2010079038A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Electro-optical apparatus, electronic device, and transistor
JP2010109200A (en) * 2008-10-30 2010-05-13 Hitachi Displays Ltd Display device
US8168982B2 (en) 2006-07-24 2012-05-01 Seiko Epson Corporation Substrate for electro-optical device with light shielding section having various widths, electro-optical device, and electronic apparatus
US11908871B2 (en) 2020-05-14 2024-02-20 Samsung Display Co., Ltd. Flexible display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147411A (en) * 1993-11-24 1995-06-06 Sony Corp Semiconductor device for display element substrate use
JP3610415B2 (en) * 1994-07-01 2005-01-12 カシオ計算機株式会社 Switching circuit and display device having this circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005766A (en) * 2005-06-22 2007-01-11 Samsung Sdi Co Ltd Light emitting display device and thin film transistor
US9196747B2 (en) 2005-06-22 2015-11-24 Samsung Display Co., Ltd. Light emitting display and thin film transistor (TFT)
KR100728966B1 (en) * 2005-12-28 2007-06-15 주식회사 하이닉스반도체 Pmos transister
US8168982B2 (en) 2006-07-24 2012-05-01 Seiko Epson Corporation Substrate for electro-optical device with light shielding section having various widths, electro-optical device, and electronic apparatus
JP2010079038A (en) * 2008-09-26 2010-04-08 Seiko Epson Corp Electro-optical apparatus, electronic device, and transistor
US8300170B2 (en) 2008-09-26 2012-10-30 Seiko Epson Corporation Electro-optical device, electronic apparatus, and transistor
JP2010109200A (en) * 2008-10-30 2010-05-13 Hitachi Displays Ltd Display device
US11908871B2 (en) 2020-05-14 2024-02-20 Samsung Display Co., Ltd. Flexible display device

Also Published As

Publication number Publication date
TW200427097A (en) 2004-12-01
WO2004082029A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
KR100443219B1 (en) Active matrix device and display
US8144102B2 (en) Memory element and display device
US6778162B2 (en) Display apparatus having digital memory cell in pixel and method of driving the same
US7714826B2 (en) Liquid crystal display and driving method thereof
JP2008225142A (en) Electrooptical device, driving circuit, and electronic equipment
US10380959B2 (en) Pixel unit driving circuit, driving method and display apparatus for pixel unit using alternately switching elements having inverted polarities
JP2005338830A (en) Thin film transistor liquid crystal display and its driving method
US20100321601A1 (en) Thin film transistor liquid crystal display
JP4839551B2 (en) Organic EL display device
US20190237037A1 (en) Display substrate, driving method thereof, display panel
JP2004341134A (en) Picture display device
US20080204435A1 (en) Display device, driving method of display device, and electronic apparatus
JP5093730B2 (en) Liquid crystal display
KR20020052137A (en) Liquid crystal display
US8902147B2 (en) Gate signal line driving circuit and display device
KR100406454B1 (en) Display device and method of driving the same
US20130147783A1 (en) Pixel circuit and display device
JP3617896B2 (en) Liquid crystal display device and driving method
JP2001194685A (en) Liquid crystal display device
JP2004340981A (en) Liquid crystal display device
JP2004264652A (en) Active matrix substrate, liquid crystal device, driving method of liquid crystal device, projection type display device
JP2005128101A (en) Liquid crystal display device
KR102283919B1 (en) Liquid crystal display
JP4518717B2 (en) Liquid crystal display
JP3243583B2 (en) Active matrix type liquid crystal display