JP2622189B2 - Liquid crystal display signal processing circuit - Google Patents
Liquid crystal display signal processing circuitInfo
- Publication number
- JP2622189B2 JP2622189B2 JP2310387A JP31038790A JP2622189B2 JP 2622189 B2 JP2622189 B2 JP 2622189B2 JP 2310387 A JP2310387 A JP 2310387A JP 31038790 A JP31038790 A JP 31038790A JP 2622189 B2 JP2622189 B2 JP 2622189B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- halftone
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、液晶表示素子に供給される表示信号を処
理する回路に関する。Description: TECHNICAL FIELD The present invention relates to a circuit for processing a display signal supplied to a liquid crystal display device.
[従来の技術] 従来、液晶表示素子に中間調モノトーンを長時間表示
する場合、1種類の中間調レベル信号が中間調の表示領
域全域に亘って供給されている。2. Description of the Related Art Conventionally, when displaying a halftone monotone on a liquid crystal display element for a long time, one kind of halftone level signal is supplied over the entire display region of the halftone.
[発明が解決しようとする課題] このような従来の回路においては、1種類の中間調レ
ベル信号が一定のレベルで長時間印加されているので、
液晶表示素子に直流成分が印加されてしまい、液晶表示
素子の寿命を短くするという問題があった。[Problem to be Solved by the Invention] In such a conventional circuit, since one kind of halftone level signal is applied at a constant level for a long time,
There is a problem that a DC component is applied to the liquid crystal display element and the life of the liquid crystal display element is shortened.
そこで、この発明は、液晶表示素子に中間調モノトー
ンを長時間表示する場合にも直流成分が印加されること
がなく、寿命を短くすることがないようにすることを目
的とする。Accordingly, an object of the present invention is to prevent a DC component from being applied even when a halftone monotone is displayed on a liquid crystal display element for a long time, thereby preventing the life from being shortened.
[課題を解決するための手段] 上述の課題を解決するため、本発明の液晶表示信号処
理回路は、液晶表示素子に供給される表示信号の処理回
路において、2種類の中間調レベル信号を発生する信号
発生回路と、上記2種類の中間調レベル信号を1ドット
毎に交互に切り換えるスイッチ回路と、上記スイッチ回
路の出力信号と表示領域を示す表示タイミング信号との
論理積をとるアンド回路とを備え、液晶表示素子の所定
領域に中間調モノトーン表示を行うようにしてなるもの
である。[Means for Solving the Problems] In order to solve the above problems, a liquid crystal display signal processing circuit of the present invention generates two types of halftone level signals in a display signal processing circuit supplied to a liquid crystal display element. A signal generation circuit, a switch circuit for alternately switching the two types of halftone level signals for each dot, and an AND circuit for performing a logical product of an output signal of the switch circuit and a display timing signal indicating a display area. The liquid crystal display device is provided with a halftone monotone display in a predetermined area.
[作 用] 上述構成においては、信号発生回路1〜4で2種類の
中間調レベル信号が得られ、この2種類の中間調レベル
信号がスイッチ回路5で1ドット毎に交互に切り換えら
れ、スイッチ回路5の出力信号が中間調モノトーン信号
として液晶表示素子に供給される。[Operation] In the above-described configuration, two types of halftone level signals are obtained by the signal generation circuits 1 to 4, and the two types of halftone level signals are alternately switched for each dot by the switch circuit 5. The output signal of the circuit 5 is supplied to the liquid crystal display device as a halftone monotone signal.
従って、2種類の中間調レベルが液晶表示素子の1ド
ット毎に交互に表示されるので、液晶表示素子の1ドッ
トが十分に細かければ、見かけ上は2種類の中間調レベ
ルの中間のレベルのモノトーン画面として見えるように
なる。Therefore, since two types of halftone levels are alternately displayed for each dot of the liquid crystal display element, if one dot of the liquid crystal display element is sufficiently fine, it is apparently an intermediate level between the two types of halftone levels. Will be seen as a monotone screen.
2種類の中間調レベル信号が液晶表示素子の1ドット
毎に交互に供給されるので、液晶表示素子に中間調モノ
トーンを長時間表示する場合にも、直流成分が印加され
ることがなく、液晶表示素子が劣化して寿命が短くなる
のを防止し得る。Since two types of halftone level signals are alternately supplied for each dot of the liquid crystal display element, no DC component is applied even when halftone monotone is displayed on the liquid crystal display element for a long time. It is possible to prevent the display element from deteriorating and shortening the life.
[実 施 例] 以下、第1図を参照しながら、この発明の一実施例に
ついて説明する。Embodiment An embodiment of the present invention will be described below with reference to FIG.
同図において、1はソフトウエアを含むCPUであり、
2はそのデータバスである。In the figure, 1 is a CPU including software,
2 is the data bus.
CPU1からはデータバス2を介してラッチ回路3および
4にソフトウエアによって設定された2種類の中間調レ
ベル信号S1,S2が順次供給される。The CPU 1 sequentially supplies two types of halftone level signals S1 and S2 set by software to the latch circuits 3 and 4 via the data bus 2.
ラッチ回路3には、中間調レベル信号S1が供給される
タイミングでもってCPU1よりラッチパルスPLA1が供給
される。これによりラッチ回路3には信号S1が取り込ま
れて保持される。The latch pulse PLA1 is supplied from the CPU 1 to the latch circuit 3 at the timing when the halftone level signal S1 is supplied. As a result, the latch circuit 3 receives and holds the signal S1.
また、ラッチ回路4には、中間調レベル信号S2が供給
されるタイミングでもってCPU1よりラッチパルスPLA2
が供給される。これにより、ラッチ回路4には信号S2が
取り込まれて保持される。Further, the latch circuit 4 supplies the latch pulse PLA2 from the CPU 1 at the timing when the halftone level signal S2 is supplied.
Is supplied. As a result, the signal S2 is captured and held in the latch circuit 4.
ラッチ回路3および4より出力される信号S1およびS2
は、それぞれスイッチ回路5のH側およびL側の固定端
子に供給される。このスイッチ回路5の切り換えは端子
6より供給されるドットクロックDCKによって制御さ
れ、1ドット期間交代でH側およびL側に接続される。
そのため、スイッチ回路5からは、1ドット期間交代で
信号S1およびS2が出力される(第2図Aに図示)。Signals S1 and S2 output from latch circuits 3 and 4
Are supplied to the fixed terminals on the H and L sides of the switch circuit 5, respectively. The switching of the switch circuit 5 is controlled by a dot clock DCK supplied from a terminal 6, and is connected to the H side and the L side alternately for one dot period.
Therefore, the signals S1 and S2 are output from the switch circuit 5 alternately for one dot period (shown in FIG. 2A).
このスイッチ回路5の出力信号はアンド回路8に供給
される。このアンド回路8には端子7より表示タイミン
グ信号SDTが供給される。この表示タイミング信号は液
晶表示素子制御回路(図示せず)から出力されるもので
あり、中間調モノトーン表示をする領域TMDに対応して
ハイレベル「H」となる信号である(第2図Bに図
示)。そのため、アンド回路8からは領域TMDに対応し
て、信号S1およびS2が1ドット期間交代で出力される
(同図Cに図示)。The output signal of the switch circuit 5 is supplied to an AND circuit 8. The display timing signal SDT is supplied to the AND circuit 8 from the terminal 7. This display timing signal is output from a liquid crystal display element control circuit (not shown), and is a signal which is at a high level "H" in correspondence with the area TMD for performing a halftone monotone display (FIG. 2B). Illustrated). Therefore, the signals S1 and S2 are output alternately for one dot period from the AND circuit 8 corresponding to the area TMD (illustrated in FIG. C).
そして、アンド回路8より出力される信号が中間調モ
ノトーン信号SMTとして端子9に導出され、液晶表示素
子(図示せず)に供給される。Then, a signal output from the AND circuit 8 is led out to the terminal 9 as a halftone monotone signal SMT and supplied to a liquid crystal display element (not shown).
このように本例においては、中間調モノトーン表示を
する領域TMDに対応して2種類の中間調レベル信号S1お
よびS2が1ドット期間交代で液晶表示素子に供給され
る。そのため、液晶表示素子の1ドットが十分に細かれ
ければ、視聴者には2種類の中間調レベルの中間のレベ
ルのモノトーン画面として見えることになる。As described above, in this example, two types of halftone level signals S1 and S2 are supplied to the liquid crystal display element alternately for one dot period corresponding to the area TMD for displaying the halftone monotone. Therefore, if one dot of the liquid crystal display element is sufficiently fine, the viewer will see a monotone screen at an intermediate level between the two types of halftone levels.
本例によれば、2種類の中間調レベル信号S1およびS2
が1ドット交代で液晶表示素子に供給されることにより
中間調モノトーン表示がされるので、液晶表示素子に中
間調モノトーンを長時間表示する場合にも直流成分が印
加されることがなく、液晶表示素子の寿命を短くするこ
とを防止できる。従って、中間調モノトーン表示を長時
間しても差し支えなくなる。According to this example, two types of halftone level signals S1 and S2
Is supplied to the liquid crystal display element alternately by one dot, so that a halftone monotone display is performed. Therefore, even when the halftone monotone is displayed on the liquid crystal display element for a long time, no DC component is applied, and the liquid crystal display element is not displayed. It is possible to prevent the life of the element from being shortened. Therefore, even if the halftone monotone display is performed for a long time, there is no problem.
なお、この発明は、例えばNTSC−HD(ハイビジョン)
コンバータによって得られるような表示期間の異なる映
像信号において、映像信号のない部分に挿入する中間調
モノトーン信号を得るのに使用して好適である。In addition, this invention is, for example, NTSC-HD (high definition)
It is suitable for use in obtaining a halftone monotone signal to be inserted into a portion having no video signal in a video signal having a different display period as obtained by a converter.
[発明の効果] 以上説明したように、本発明の液晶表示信号処理回路
によれば、2種類の中間調レベル信号が1ドット毎交代
で液晶表示素子の所定領域に供給されることで、中間調
モノトーン表示がされるので、液晶表示素子の所定領域
に中間調モノトーン表示を長時間行っても、直流成分が
印加されることがなく、液晶表示素子の寿命を短くする
ことを防止できる。[Effects of the Invention] As described above, according to the liquid crystal display signal processing circuit of the present invention, two types of halftone level signals are supplied alternately for each dot to a predetermined area of the liquid crystal display element. Since the monotone display is performed, even if the halftone monotone display is performed in a predetermined area of the liquid crystal display element for a long time, no DC component is applied, and the life of the liquid crystal display element can be prevented from being shortened.
つまり、液晶表示素子の寿命を短くするなどの弊害を
生じることなく、中間調モノトーン表示を長時間行うこ
とができる。例えば、表示期間の異なる映像信号を表示
するものにおいて、映像信号のない領域に中間調モノト
ーン表示を行う場合に、この中間調モノトーン表示を行
う領域の液晶表示素子の寿命が短くなるのを防止するこ
とができる。That is, halftone monotone display can be performed for a long time without adverse effects such as shortening the life of the liquid crystal display element. For example, in the case of displaying video signals having different display periods, when halftone monotone display is performed in a region where there is no video signal, the life of the liquid crystal display element in the region where the halftone monotone display is performed is prevented from being shortened. be able to.
第1図はこの発明の一実施例を示すブロック図、第2図
はその各部波形を示す図である。 1……CPU 2……データバス 3,4……ラッチ回路 5……スイッチ回路 8……アンド回路FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a diagram showing waveforms of respective parts thereof. 1 CPU 2 Data bus 3 4 Latch circuit 5 Switch circuit 8 AND circuit
Claims (1)
回路において、 2種類の中間調レベル信号を発生する信号発生回路と、 上記2種類の中間調レベル信号を1ドット毎に交互に切
り換えるスイッチ回路と、 上記スイッチ回路の出力信号と表示領域を示す表示タイ
ミング信号との論理積をとるアンド回路とを備え、 液晶表示素子の所定領域に中間調モノトーン表示を行う
ことを特徴とする液晶表示信号処理回路。1. A circuit for processing a display signal supplied to a liquid crystal display element, comprising: a signal generating circuit for generating two types of halftone level signals; and alternately switching between the two types of halftone level signals for each dot. A liquid crystal display comprising: a switch circuit; and an AND circuit for performing a logical product of an output signal of the switch circuit and a display timing signal indicating a display area, and performing halftone monotone display in a predetermined area of the liquid crystal display element. Signal processing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2310387A JP2622189B2 (en) | 1990-11-15 | 1990-11-15 | Liquid crystal display signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2310387A JP2622189B2 (en) | 1990-11-15 | 1990-11-15 | Liquid crystal display signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04180018A JPH04180018A (en) | 1992-06-26 |
JP2622189B2 true JP2622189B2 (en) | 1997-06-18 |
Family
ID=18004648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2310387A Expired - Fee Related JP2622189B2 (en) | 1990-11-15 | 1990-11-15 | Liquid crystal display signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2622189B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210314A (en) * | 1988-06-29 | 1990-01-16 | Hitachi Ltd | Display controller |
JPH02113294A (en) * | 1988-10-24 | 1990-04-25 | Toshiba Corp | Liquid crystal display device |
-
1990
- 1990-11-15 JP JP2310387A patent/JP2622189B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04180018A (en) | 1992-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531426B2 (en) | Multi-scan LCD device | |
JPS63298287A (en) | Liquid crystal display device | |
US20010048417A1 (en) | Liquid crystal display device | |
JPS6371889A (en) | Drive circuit for display device | |
JP2622189B2 (en) | Liquid crystal display signal processing circuit | |
JPH08304773A (en) | Matrix type liquid crystal display device | |
JPH08160922A (en) | Liquid crystal display device | |
JP2874190B2 (en) | Liquid crystal display device | |
CN110299119B (en) | Liquid crystal control circuit, electronic clock, and liquid crystal control method | |
JP2983792B2 (en) | Display device drive circuit | |
JP2573573B2 (en) | Plasma display | |
JP3057346B2 (en) | Driving method of liquid crystal display element | |
JP3402184B2 (en) | Sampling clock generator | |
JP3263415B2 (en) | Liquid crystal display | |
JP3431820B2 (en) | Display device | |
JPS62157010A (en) | Liquid crystal panel driving device | |
KR100206322B1 (en) | Luminance control method and circuit for lcd projection tv | |
JPS61256382A (en) | Liquid crystal display unit | |
JPS6218113B2 (en) | ||
JPH083107Y2 (en) | Magnetic recording / reproducing device with liquid crystal display | |
JPH11282433A (en) | Liquid crystal display device | |
JP2001034225A (en) | Planer display device | |
JPH05224627A (en) | Liquid crystal driving method | |
JPH0261698A (en) | Driving method for liquid crystal display device | |
JPH0273394A (en) | Display positioning system in dot matrix type display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |