JP2622082B2 - 光受信器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光受信器に係り、特に光
検出素子アレイに入射する複数の光信号を論理合成した
信号を得る光受信器に関する。

【０００２】

【従来の技術】近年、半導体技術と計算機アーキテクチ
ャの進展により、多数のプロセッサによって並列的に処
理を進め、総合処理能力を飛躍的に向上させる超並列計
算機が実用化されつつある。超並列計算機では、搭載さ
れるプロセッサの数が増大するにつれて、プロセッサ間
でデータをやりとりするためのバスは一層高速・大容量
であることが要求される。

【０００３】プロセッサ間のバスを電気配線により実現
する従来の方法では、超並列計算機で必要とされるよう
な高速性と大容量性の要求を満たすことが難しく、また
配線数が膨大なものとなって結線が困難となったり、長
い電気配線での信号ロスを補償するための中継バッファ
の設置が必要となるなどの問題がある。

【０００４】電気配線によりプロセッサ間のバスを実現
した場合のこれら種々の困難を解決するものとして、電
気配線に代えて、多数のプロセッサ・エレメントを搭載
したボード間配線の簡素化ができ、高速通信が可能な利
点を持つ光インターコネクションを用いた光バスが有望
視されている。図１３は、このような光バス方式の一例
を示す概念図であり、複数のプロセッサボード１００〜
１０ｎ上に、複数の発光／受光素子をマトリックス状に
配列した面状発光／受光デバイス１１０〜１１ｎを設
け、ボード１００〜１０ｎ間の自由空間を伝搬する光信
号を反射鏡１２１〜１２４によりリング状に循環させ
て、全てのボード１００〜１０ｎ間のバス接続を行うも
のである。個々の発光／受光素子は、例えば基板中央に
発光・透過機能を持つ発光・透過素子を配置し、その周
囲に環状の受光素子を配置したものである。なお、ここ
でいう透過素子は、増幅・スイッチ・レンズ等の透過光
学素子である。

【０００５】図１３において、最上段のボード１００の
下面から出射された光信号はボード１０１上の上面で一
部受信され、残りの透過した信号はボード１０１で発生
する別のパスを通る光信号と並列的に、ボード１０１の
下面から下段のボードへ向けて出射される。以下同様に
して最下段のボード１０ｎの下面から出射された光信号
は、反射鏡１２１〜１２４により順次反射されてボード
１００の上面に入射する。このように光が周回する光バ
ス方式は、超並列計算機のみならず大容量交換機のよう
な大容量の高速データを扱うシステムにも適用できると
いう利点から、大いに注目されている。

【０００６】特開平５−１５２６０８号「光素子および
光バス、およびこれらを用いた光学式プロセッサ間結合
網」においては、図１３に示したリング状光バス構成に
おいて、一つの基板上にプロセッサ・エレメントが４個
搭載された場合の例を表す図１４に示すように、各プロ
セッサボード上では面状発光／受光デバイス１１０〜１
１３とプロセッサ・エレメントＰＥｉｊが接続された構
成をとる例が示されている。

【０００７】図１４において、各ボード上の発光／受光
デバイス１１０〜１１３の斜線で示す発光素子から垂直
に出射した光信号は、次段以降のボード上の発光／受光
デバイスの受光素子に入射する。デバイス上のマトリッ
クス状に配列された各々の光素子は、光学的に互いに独
立したパスで上下方向に結合されている。各ボード上の
発光／受光デバイス１１０〜１１３の同一行の受光素子
の出力は、同一プロセッサ・エレメント（ＰＥ）に入力
され、他のボード上の列番号が同一のどのプロセッサ・
エレメントから発生された光信号も必ず受け取ることが
できるようになっている。すなわち、例えば発光／受光
デバイス１１０の００，１０，２０，３０の位置にある
受光素子の出力はプロセッサ・エレメントＰＥ００に論
理合成して入力される。従って、プロセッサ・エレメン
トＰＥｉ０から送信される信号は必ずプロセッサ・エレ
メントＰＥ００で受信できる。一方、このプロセッサ・
エレメントＰＥ００の伝送信号出力によって斜線で示す
００の位置にある発光素子が駆動され、ＰＥｉ０に向け
て送信される。

【０００８】かくて、任意のｉに対してＰＥｉ０同士は
互いに信号を送受できることが分かる。同様にして、任
意のｉに対してプロセッサ・エレメントＰＥｉ１同士、
ＰＥｉ２同士、ＰＥｉ３同士は互いに信号を送受可能で
ある。このようにして、光バス結合によって全てではな
いが、かなりの数のプロセッサ・エレメント同士が結合
されたことになる。

【０００９】一方、同一のプロセッサボード上に搭載さ
れているプロセッサ・エレメントは互いに電気的に結合
されていて、任意のｊに対してＰＥ０ｊ同士，…，Ｐ３
ｊ同士は互いに信号の送受が可能である。

【００１０】以上から容易に分かるように、互いに別の
プロセッサボード上にある任意のプロセッサ・エレメン
ト間の通信は、光バスの光通信一回、またはそれに加え
てボード上での電気的通信を一回行えば、実現すること
ができる。

【００１１】以上の説明では、プロセッサ・エレメント
が各々４個プロセッサボード上に搭載されている例を示
したが、一般にｍ個搭載された場合に拡張しても、多く
は電気または光の通信一回で、最大でも各々一回の合計
二回の通信で、任意のプロセッサ・エレメント間で通信
できることは明らかである。

【００１２】以上のように、複数の振幅変調した光信号
の論理合成信号を検出できる光受信器があれば、全ての
プロセッサ・エレメント間を任意に結合できるクロスバ
結合網の機能の一部を有する光バスを実現できることに
なり、超並列計算機に利用できることが特開平５−１５
２６０８号に開示されている。

【００１３】ところで、上述の例に示したように発光／
受光デバイスにクロスバ結合網の機能の一部を担わせる
ためには、独立した複数の振幅変調光信号を複数の受光
素子つまり光検出素子アレイによって受信し、同一の出
力端子から出力できること、すなわち複数の光入力信号
を論理合成した信号（論理合成信号）を出力できること
が不可欠である。この場合、複数の受光素子の出力を直
接論理合成した信号を取り出す代わりに、発光／受光デ
バイスの受光素子である光検出素子アレイの各出力を個
別に取り出してプロセッサ・エレメントなどに導き、論
理ゲート素子を用いて論理合成を行う方法では、引き出
し線などの配線が膨大なものとなってしまう。

【００１４】

【発明が解決するための手段】上述したように、光検出
素子アレイの各出力を個別に取り出して論理ゲート素子
に入力し、光検出素子アレイに入射する複数の振幅変調
光信号を論理合成した論理合成信号を得る従来の方式で
は、引き出し線などの配線が膨大なものとなってしまう
という問題があった。

【００１５】本発明は、光検出素子アレイからの引き出
し線などの配線を増加させることなく、光検出素子アレ
イに入射する光信号を論理合成した信号を得ることがで
きる光受信器を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る光受信器は、基板と、この基板上に設
けられ、複数の光検出素子を所定間隔で少なくとも一方
向に配列してなる光検出素子アレイと、この光検出素子
アレイの複数の光検出素子の各一端を共通接続する誘導
性の共通接続配線と、光検出素子アレイの両端部の光検
出素子の各一端にそれぞれ接続された第１および第２の
終端抵抗と、共通接続配線の少なくとも一方の端部から
光検出素子アレイに入射する複数の光信号を検出した電
気信号を論理合成した信号に変換する手段とを具備し、
光検出素子アレイと共通接続配線により一定の特性イン
ピーダンスを有するＬＣ回路網を構成し、さらに第１お
よび第２の終端抵抗の抵抗値を該ＬＣ回路網の特性イン
ピーダンスと等しくしたことを特徴とする。

【００１７】

【作用】フォトダイオードのような光検出素子は、電気
的には入射する光の強度に比例した電流を出力する高イ
ンピーダンスの定電流源とキャパシタンスとの並列回路
で等価的に表される。このため、光検出素子の各出力端
を単純に結線して同一負荷により発生する電圧から論理
合成信号を取り出す、いわゆるワイアド・オア回路構成
とすると、光検出素子アレイからの引き出し線数は各光
検出素子の出力を個別に取り出した場合に比較して大幅
に減少するが、反面、インピーダンス整合のとれない多
数の反射点が存在するという問題が発生する。光信号が
数１０Ｍｂ／ｓ以下の伝送速度の低速信号の場合には、
このようなワイアド・オア回路構成でも特に問題はない
が、光信号が１００Ｍｂ／ｓ以上の伝送速度の高速信号
の場合には、上記反射点での反射波が干渉し合い、論理
合成信号の波形歪が増大する。

【００１８】これに対し、本発明の光受信器では光検出
素子アレイの各出力を単純に負荷に接続するのでなく、
基板上に光検出素子を形成した時に生成されるキャパシ
タンスと光検出素子の各一端を接続する誘導性の共通接
続配線のインダクタンスとによりＬＣ回路網を構成し、
その特性インピーダンスを回路網上のどの節点（光検出
素子の共通接続点）でも等しくなるようにする。さら
に、光検出素子アレイ両端部の光検出素子の各一端に終
端抵抗をそれぞれ接続し、それらの終端抵抗の抵抗値を
ＬＣ回路網の特性インピーダンスと等しくする。ここ
で、光検出素子のキャパシタンスとは、光検出素子自体
の固有容量（接合容量など）のみでなく、これに実効的
に加算される電極や配線などによる浮遊容量なども含む
ものとする。

【００１９】このような構成とすることにより、光検出
素子アレイの各光検出素子から出力された光電流は、素
子出力端で等分配されてＬＣ回路網の左右に出力され、
節点等で反射を生じることなく、終端抵抗まで伝搬され
て吸収される。従って、共通接続配線の少なくとも一方
の端部から、光検出素子アレイに入射する複数の光信号
を論理合成した信号を取り出すようにすれば、反射に起
因する波形歪のない良好な論理合成信号が得られること
になる。

【００２０】なお、本発明による光受信器は論理回路的
にはワイアド・オア回路であるから、出力する論理合成
信号は扱う光信号が正論理の場合は論理和（ＯＲ）信
号、光信号が負論理の場合は論理積（ＮＡＮＤ）信号と
なる。

【００２１】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明の一実施例に係る光受信器の平面
図と断面図である。図１において、半導体基板１０は例
えば半絶縁性のＩｎＰ基板であり、この上に、ｎ型導電
層１１、ＩｎＧａＡｓからなるｉ層１２およびｐ型導電
層１３を積層してなるｐｉｎフォトダイオード１４−ｉ
ｊ（ｉ＝１，２，…，ｎ、ｊ＝１，２，…，ｍ）がマト
リックスアレイ状に形成されている。フォトダイオード
１４−ｉｊの相互間は、基板１１上に形成された絶縁層
１５により絶縁されている。そして、ｐ型導電層１３上
にアノード電極１６が形成されると共に、絶縁層１５上
に行方向（図の左右方向）に並んだアノード電極１６間
を共通接続する誘導性の共通接続配線１７が形成されて
いる。ｎ型導電層１１は、基板１０上に行方向に沿って
配列形成されたバイアス印加用の共通カソード電極１８
にそれぞれ接続されている。

【００２２】フォトダイオードアレイの行方向両端のフ
ォトダイオード１４−１１，１４−１ｎ、１４−２１，
１４−２ｎ、…１４−ｍ１，１４−ｍｎの各一端（アノ
ード側）は、誘導性の外部接続配線１９，２０をそれぞ
れ介して第１および第２の終端抵抗２１，２２の一端に
接続されている。ここで、外部接続配線１９，２０は例
えば線幅が共通接続配線１７と等しく、長さが共通接続
配線１７の半分であり、従ってそのインダクタンスの値
は共通接続配線１７の半分となっている。終端抵抗２
１，２２の他端は、接地端２３，２４にそれぞれ接続さ
れている。共通カソード電極１８と接地端２３との間に
は、フォトダイオード１４−ｉｊに対する逆バイアス電
圧Ｖｂが印加される。

【００２３】一方、外部接続配線２０の他端と接地端２
４は、波形整形回路２５の入力端に接続されている。波
形整形回路２５は例えばアンプと識別器により構成さ
れ、行方向に並んだフォトダイオードアレイに入射する
ｎ個の振幅変調光信号２６−ｉｊを論理合成した信号を
所定の論理振幅を持つ矩形波に整形するものであり、論
理合成信号を２値化処理するためのものである。なお、
波形整形回路２５は単にリミッタアンプであったり、論
理合成信号を増幅するものであってもよい。

【００２４】次に、本実施例の光受信器の動作を説明す
る。図２は図１の行方向に並んだフォトダイオードアレ
イの電気的接続関係を示す図であり、図３はその等価回
路図である。図２および図３に示されるように、フォト
ダイオード１４−１〜１４−１ｎのキャパシタンスＣ
（以下、フォトダイオード容量という）と共通接続配線
１７のインダクタンスＬおよび外部接続配線１９，２０
のインダクタンスＬ／２により構成されており、共通接
続配線１７を半分ずつに振り分けて考えると、Ｃの左右
にＬ／２が接続された回路を基本とする繰り返しＬＣ回
路網を構成していることが分かる。Ｒは終端抵抗２１，
２２の抵抗値を表す。前述のように、フォトダイオード
は等価的に定電流源とキャパシタンスとの並列回路で表
されるが、高周波的には容量素子と等価であり、そのキ
ャパシタンス（以下、これをフォトダイオード容量とい
う）Ｃは、次式のように接合容量Ｃｊと電極などで形成
される浮遊容量Ｃｐとの和で与えられる。

【００２５】 Ｃ＝Ｃｊ＋Ｃｐ （１） ここで、接合容量Ｃｊは印加電圧（バイアス電圧）をＶ
ｂ、Ｖｂ＝０のときのｐｎ接合容量をＣｓ、ｐｎ接合の
電位差をφとして、次式で表される。

【００２６】 Ｃｊ＝Ｃｓ／（１−Ｖｂ／φ）^1/2 （２） 図３においてＣ＝Ｃｊ＋Ｃｐが成り立つ時には、フォト
ダイオードに逆バイアス電圧Ｖｂを印加した図２の回路
と図３のＬＣ回路網は電気的に等価である。図３に示す
繰り返しＬＣ回路網おいて、伝搬信号の遮断周波数ｆｃ
は次式で与えられる。

【００２７】 ｆｃ＝１／π（ＬＣ）^1/2 （３） この遮断周波数ｆｃより低い周波数領域では、ＬＣ回路
網の特性インピーダンスＺは次式で近似できる。

【００２８】 Ｚ＝（Ｌ／Ｃ）^1/2 （４） 従って、図３に示すＬＣ回路網の特性インピーダンスＺ
がどの接続線の中でも予め定められた一定のインピーダ
ンス（例えば５０Ω）となり、かつ両端の終端抵抗２
１，２２の値ＲをＬＣ回路網の特性インピーダンスＺと
等しくすれば、フォトダイオードアレイの各フォトダイ
オード１４−ｉｊから出力された光電流は、各節点から
ＬＣ回路網の両側に半分ずつ分配され、反射を生じるこ
となく終端抵抗２１，２２まで伝搬されて吸収される。
これにより、フォトダイオードアレイに入射する複数の
振幅変調光信号２６を論理合成した信号は反射による波
形歪を伴うことなく、原信号の正しい合成波形として、
波形整形回路２５に入力される。従って、波形整形回路
２５における論理合成信号出力の識別誤りを低減するこ
とが可能となる。

【００２９】ここで、波形整形回路２５の入力インピー
ダンスは、Ｚに比べて十分に大きい場合を述べたが、小
さい場合には入力インピーダンスと終端抵抗２２の合成
インピーダンスがＺに等しくなるよう終端抵抗２２の値
を選ぶ必要があることは言うまでもない。

【００３０】次に、具体的な設計例を以下に示す。今、
図３においてＬ＝０．１ｎＨ、Ｃ＝０．４ｐＦとする
と、遮断周波数はｆｃはほぼ５０ＧＨｚとなり、特性イ
ンピーダンスＺは１０Ｇｂ／ｓ以下では十分な精度で一
定の５０Ωという値を持つ。また、図１における基板１
０の比誘電率を９とすると、５ＧＨｚの信号の基板１０
内での波長は２０ｍｍであるので、フォトダイオードの
ような容量素子が数ｍｍ以下の間隔で配列されているＬ
Ｃ回路網の電気的特性の解析には、集中定数化した取扱
いが十分な精度で適用できる。従って、式（１）のＣｐ
には接続配線の浮遊容量を含めることができる。ＬＣ回
路網の両端をＲ＝Ｚなる値の終端抵抗２１，２２で終端
すればインピーダンス整合がとれ、ＬＣ回路網上の任意
の容量素子（フォトダイオード）の節点から見たとき、
実質的に節点の左右に同一のインピーダンスの負荷が接
続されているのと等価に見えることになる。

【００３１】図１においては、インダクタンスＬが所望
の値となるように、フォトダイオード１４−ｉｊの行方
向の間隔（共通接続配線１７の単位長）と共通接続配線
１７および外部接続配線１９，２０の線幅が予めシミュ
レーションにより、または実験的に決められた値に設定
されている。これらのうちフォトダイオード１４−ｉｊ
の行方向の間隔については、５０μｍ〜３ｍｍの間で設
定される。共通接続配１７と外部接続配線１９，２０の
線幅に関しては、通常のフォトリソグラフィプロセスで
形成できる１μｍ以上の幅に設定される。

【００３２】一方、行方向の両端のフォトダイオード１
４−１１，１４−１ｎ、１４−２１，１４−２ｎ、…１
４−ｍ１，１４−ｍｎと終端抵抗２１，２２の間の距
離、つまり外部接続配線１９，２０の長さは、信号伝送
速度が１０Ｇｐ／ｓ程度以下の場合は、正確にフォトダ
イオード１４−ｉｊの行方向の間隔の１／２である必要
は必ずしもなく、フォトダイオード１４−ｉｊの行方向
の間隔の１〜０倍の間で選んでも問題はない。言い換え
れば、外部接続配線１９，２０のインダクタンスは望ま
しくはＬ／２であるが、０〜Ｌの間にあればよい。

【００３３】一般に、フォトダイオードは式（１）
（２）に示したように、逆バイアス電圧Ｖｂを印加する
ことで接合容量を小さくして使用する。これに対し、本
実施例の光受信器では、フォトダイオード容量の調整範
囲の中心付近で特性インピーダンスＺを計算して設計
し、ＬＣ回路網の加工誤差やフォトダイオードの特性の
素子間ばらつきがあった時、この逆バイアス電圧Ｖｂを
調整してインピーダンス整合が最良にとれるように、す
なわち図３において特性インピーダンスＺが所望の値と
なるようにフォトダイオード容量Ｃの値を調整する。

【００３４】なお、上記実施例では波形整形回路２５を
ＬＣ回路網の一端側にのみ接続したが、両端側に接続し
てもよい。その場合、各々の出力を独立に使ってもよい
が、波形整形回路が増幅器タイプの時には、両側の波形
整形回路から出力される論理合成信号を足し合わせて光
受信器の出力とすることにより、出力の論理合成信号の
振幅をより大きくとることができる。また、図１では終
端抵抗２１，２２を基板１０上に膜抵抗として直接形成
したが、インピーダンスＺの導波路を介して基板１０の
外部に引き出して外付け抵抗として設けてもよいし、波
形整形回路などの外部回路と同一集積回路上に形成して
もよい。

【００３５】本発明の光受信器においては、式（３）に
示した遮断周波数ｆｃを使用周波数より十分高い値にす
ることは容易であるが、式（４）に示した特性インピー
ダンスＺをいかに所望の値（例えば５０Ω）に設定する
かが重要である。このためには、図３におけるフォトダ
イオード容量ＣとインダクタンスＬの値を適切に設定す
ることが必要である。そこで、次にこれらＬとＣを適切
な値にするための種々の実施例について説明する。図４
は、図１のフォトダイオード１４−ｉｊと共通接続配線
１７、外部接続配線１９（２０）および共通カソード電
極１８の部分を拡大して示す平面図である。

【００３６】これに対して、図５の実施例はフォトダイ
オード１４−ｉｊのアノード電極１６の幅を大きくする
ことにより、ｎ型導電層１１とアノード電極１６間およ
びアノード電極１６と共通接続配線１７および外部接続
配線１９（２０）との間のキャパシタンスを大きくした
例である。また、図６の実施例は共通カソード電極１８
のフォトダイオード１４−ｉｊに対向する部分をフォト
ダイオード１４−ｉｊ側に突出させてアノード電極１６
と共通カソード電極１８間のキャパシタンスを大きくし
た例である。

【００３７】図５、図６の実施例のように構成すること
によって、フォトダイオード１４−ｉｊの接合容量Ｃｊ
が十分に大きくない場合でも、浮遊容量Ｃｐの増大によ
り図３におけるフォトダイオード容量Ｃを所望の値にす
ることができる。

【００３８】図７の実施例は、図５と同様の手法により
フォトダイオード１４−ｉｊの浮遊容量Ｃｐを大きくす
ることに加えて、フォトダイオード１４−ｉｊと並列に
ダイオード３０を設けることによって、Ｃｊを見掛け上
大きくすると同時に、隣接した共通カソード電極１８を
介してダイオード３１に印加するバイアス電圧Ｖｂ′を
調整することにより、フォトダイオード容量Ｃの調整範
囲を広くするようにした例である。ダイオード３０は、
光に感応して容量が変化しないように、図示しない遮光
膜によって遮光されているものとする。

【００３９】なお、図７の実施例の手法は単に容量調整
範囲を広げることのみならず、製造ばらつきの許容範囲
を大きくする効果もあり、これによって製造歩留まりの
向上などの利点が期待できる。

【００４０】図８の実施例は、フォトダイオード１４−
ｉｊにおけるｎ型導電層１１の面積を大きくして、ｎ型
導電層１１と配線１７，１９（２０）との間にもキャパ
シタンスを持たせた例である。このようにしても、浮遊
容量Ｃｐを大きくしてフォトダイオード容量Ｃを増大さ
せることができる。なお、図８の実施例をさらに拡張し
て、ｎ型導電層１１を個別に共通カソード電極１８に引
き出さず、ｎ型導電層１１を基板１０上に連続的に形成
して浮遊容量Ｃｐを増大させてもよい。この場合、等価
回路は厳密な意味では図３とは異なってくるが、集中定
数化した近似モデルでは図３と同等と見なすことができ
る。

【００４１】図９の実施例は、フォトダイオード１４−
ｉｊのアノード電極１６の上にＳｉＯ₂ 膜やＳｉＮ膜な
どの絶縁膜３１を形成し、さらにその上に接地層３２を
形成して、アノード電極１６と絶縁膜３１および接地層
３２により、ＭＩＭ容量を形成した例である。このよう
にしても、浮遊容量Ｃｐを大きくしてフォトダイオード
容量Ｃを増大させることができる。

【００４２】なお、図５〜図９の実施例で説明した浮遊
容量Ｃｐを増大させる手法は、任意の組み合わせで２つ
乃至５つを適宜組み合わせて実施することができること
はいうまでもない。

【００４３】上述した浮遊容量Ｃｐを増大させる手法を
用いると、式（４）よりＬＣ回路網の特性インピーダン
スＺが低下する。これに対し、特性インピーダンスＺを
上昇させるには、誘導性の共通接続配線１７のインダク
タンスＬおよび外部接続配線１９，２０のインダクタン
スＬ／２を大きくすればよい。その実施例を図１０〜図
１２に示す。

【００４４】図１０の実施例は、共通接続配線１７およ
び外部接続配線１９，２０の線幅を一部細くすることに
より、インダクタンスＬ、Ｌ／２を大きくした例であ
る。線幅を細くすることにより、配線の直流抵抗の増加
が懸念される場合には、浮遊容量Ｃｐを増大させない範
囲で配線の膜厚を増やせばよい。

【００４５】図１１の実施例は、共通接続配線１７およ
び外部接続配線１９，２０を蛇行させることにより、イ
ンダクタンスＬ、Ｌ／２を大きくした例である。さら
に、図１２の実施例は共通接続配線１７および外部接続
配線１９，２０をスパイラル状に形成して、所謂スパイ
ラルインダクタを構成することにより、インダクタンス
Ｌ、Ｌ／２を大きくした例である。

【００４６】本発明は、上述した実施例に限定されるも
のでなく、以下のように種々変形して実施することがで
きる。例えば、上記実施例ではフォトダイオード１４−
ｉｊとして、基板１０側から光を入射させる背面入力型
フォトダイオードを示したが、基板と反対側から光を入
射させる前面入力型フォトダイオードであってもよい。
また、フォトダイオードのｐｎ接合を図と逆の関係とし
てもよい。

【００４７】また、基板１０の材料についてもＩｎＰに
限定されるものではなく、光信号の波長に応じてＧａＡ
ｓ、ＧａＰ、Ｇａ、Ｓｉなど適宜使用することができ、
それに応じてフォトダイオードのｐｎ接合を構成する材
料をＩｎＧａＰと異なる材料を使用することも可能であ
る。

【００４８】さらに、図１ではフォトダイオードアレイ
としてマトリックスアレイ、すなわち２次元アレイを示
したが、複数のフォトダイオードを一列に配列した１次
元アレイとした場合でも、本発明を適用できることはい
うまでもない。また、フォトダイオード単体のアレイに
限らず、例えば他の機能を持つ周囲に環状に配置された
複合素子アレイの場合にも本発明を適用できる。

【００４９】また、光検出素子としてはフォトトランジ
スタを用いてもよく、一般にはフォトダイオード、フォ
トトランジスタなどの電流出力型光検出素子であれば原
理的に使用することができる。

【００５０】

【発明の効果】以上説明したように、本発明の光受信器
によれば外部引き出し線などの配線数を増やすことな
く、複数の高速光信号入力に対して波形歪のない良好な
論理合成信号を得ることができる。

【００５１】従って、本発明による光受信器は、例えば
超並列計算機などのバス接続において、クロスバ網に近
い機能を付加した高機能光バスを実現することが可能と
なり、システムの大幅な性能向上を図ることができる。
さらに、本発明の光受信器は配線数が少なく、比較的単
純でコンパクトな構成であるため、この光バスに光イン
タコネクションの持つ空間多重性などの優れた特性を兼
ね備えさせることができると共に、光バスの低コスト化
にも寄与する。

【図面の簡単な説明】

【図１】本発明の一実施例に係る光受信器の構成を示す
平面図および断面図

【図２】同実施例の電気的回路構成を示す図

【図３】図２の等価回路であるＬＣ回路網を示す図

【図４】図１の要部拡大平面図

【図５】本発明の他の実施例における要部拡大平面図

【図６】本発明の他の実施例における要部拡大平面図

【図７】本発明の他の実施例における要部拡大平面図

【図８】本発明の他の実施例における要部断面図

【図９】本発明の他の実施例における要部断面図

【図１０】本発明の他の実施例における要部拡大平面図

【図１１】本発明の他の実施例における要部拡大平面図

【図１２】本発明の他の実施例における要部拡大平面図

【図１３】リング状光バスの構成図

【図１４】図１３における各プロセッサボード上の発光
／受光デバイスにおける発光素子および受光素子の配列
を示す図

【符号の説明】

１０…基板 １１…ｎ型導電
層 １２…ｉ層 １３…ｐ型導電
層 １４−ｉｊ…フォトダイオード １５…絶縁層 １６…アノード電極 １７…共通接続
配線 １８…共通カソード電極 １９，２０…外
部接続配線 ２１，２２…終端抵抗 ２３，２４…接
地端 ２５…波形整形回路 ２６−ｉｊ…振
幅変調光信号 ３０…ダイオード ３１…絶縁膜 ３２…接地層 １００〜１０ｎ…プロセッサボード １１０〜１１ｎ…発光／受光デバイス １２１〜１２４…反射鏡

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/26

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】基板と、 この基板上に設けられ、複数の光検出素子を所定間隔で
   少なくとも一方向に配列してなる光検出素子アレイと、 この光検出素子アレイの複数の光検出素子の各一端を共
   通接続する誘導性の共通接続配線と、 前記光検出素子アレイの両端部の光検出素子の各一端に
   それぞれ接続された第１および第２の終端抵抗と、 前記共通接続配線の少なくとも一方の端部から前記光検
   出素子アレイに入射する複数の光信号を検出した電気信
   号を論理合成した信号に変換する手段とを具備し、 前記光検出素子アレイと前記共通接続配線により予め定
   められた一定の特性インピーダンスを有するＬＣ回路網
   を構成し、前記第１および第２の終端抵抗の抵抗値を該
   ＬＣ回路網の特性インピーダンスと等しくしたことを特
   徴とする光受信器。