JPH05343730A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH05343730A JPH05343730A JP4149756A JP14975692A JPH05343730A JP H05343730 A JPH05343730 A JP H05343730A JP 4149756 A JP4149756 A JP 4149756A JP 14975692 A JP14975692 A JP 14975692A JP H05343730 A JPH05343730 A JP H05343730A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- light receiving
- region
- semiconductor layer
- opposite conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 受光素子アレイに関し，受光素子アレイの隣
接素子間の高周波クロストークの低減を目的とする。 【構成】 一導電型の半導体基板１上に一導電型の半導
体層２が被着され，該半導体層中にその表面より各々分
離した複数個の第１の逆導電型領域３を形成した複数個
のpn接合型受光領域を有する受光素子であって，該受光
領域間の該半導体層の表面より各々の受光領域の周辺を
囲む形状の第２の逆導電型領域４を形成し, 該第２の逆
導電型領域が接地電位に接続されてなるように構成す
る。
接素子間の高周波クロストークの低減を目的とする。 【構成】 一導電型の半導体基板１上に一導電型の半導
体層２が被着され，該半導体層中にその表面より各々分
離した複数個の第１の逆導電型領域３を形成した複数個
のpn接合型受光領域を有する受光素子であって，該受光
領域間の該半導体層の表面より各々の受光領域の周辺を
囲む形状の第２の逆導電型領域４を形成し, 該第２の逆
導電型領域が接地電位に接続されてなるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は高速並列光伝送用の半導
体受光素子に関する。高速並列光伝送用の半導体受光素
子として用いられる受光素子アレイは, 等間隔で並列さ
れた光ファイバアレイとの結合効率を高めるように等間
隔で配置された構造となる。各素子間の間隔は一般に 2
50μｍ程度であり，素子間の電気的なクロストークを抑
止すること, および受光素子に安定したバイアス状態を
実現して低雑音化を図らなければならない。このこと
は，チャネル当たり数100 メガビット／秒のシステムに
使用される場合に対して特に重要である。
体受光素子に関する。高速並列光伝送用の半導体受光素
子として用いられる受光素子アレイは, 等間隔で並列さ
れた光ファイバアレイとの結合効率を高めるように等間
隔で配置された構造となる。各素子間の間隔は一般に 2
50μｍ程度であり，素子間の電気的なクロストークを抑
止すること, および受光素子に安定したバイアス状態を
実現して低雑音化を図らなければならない。このこと
は，チャネル当たり数100 メガビット／秒のシステムに
使用される場合に対して特に重要である。
【０００２】
【従来の技術】従来の同軸ケーブルやツイスト線による
装置間接続は，電磁結合によるケーブル間のクロストー
クの発生や伝送損失のために，高速信号の伝送が困難に
なっていている。特に大型コンピュータの演算装置や記
憶装置等のデータ処理装置間では高速信号の並列伝送が
必要であり，従来技術ではシステムの伝送容量を増大さ
せることが困難であった。そこで，光ファイバを多数本
整列させた光ファイバアレイを伝送路として用いること
により，並列伝送システムの伝送容量は飛躍的に増大す
る。このような新システムを実現するためには，光ファ
イバアレイと組み合わせる発光，受光素子が必要であ
り，インタフェイスの小型化のためモノリシック積層さ
れた複数個の発光，受光素子アレイが使用されている。
装置間接続は，電磁結合によるケーブル間のクロストー
クの発生や伝送損失のために，高速信号の伝送が困難に
なっていている。特に大型コンピュータの演算装置や記
憶装置等のデータ処理装置間では高速信号の並列伝送が
必要であり，従来技術ではシステムの伝送容量を増大さ
せることが困難であった。そこで，光ファイバを多数本
整列させた光ファイバアレイを伝送路として用いること
により，並列伝送システムの伝送容量は飛躍的に増大す
る。このような新システムを実現するためには，光ファ
イバアレイと組み合わせる発光，受光素子が必要であ
り，インタフェイスの小型化のためモノリシック積層さ
れた複数個の発光，受光素子アレイが使用されている。
【０００３】
【発明が解決しようとする課題】受光素子アレイにおけ
るクロストークは，光吸収層で生成されたキャリアが隣
接素子に流れ込むことによる低周波クロストークと，高
濃度基板を共通電位部として使用することによる高周波
成分のまわり込みによる高周波クロストークが考えられ
る。
るクロストークは，光吸収層で生成されたキャリアが隣
接素子に流れ込むことによる低周波クロストークと，高
濃度基板を共通電位部として使用することによる高周波
成分のまわり込みによる高周波クロストークが考えられ
る。
【０００４】本発明は受光素子アレイの隣接素子間の高
周波クロストークの低減を目的とする。
周波クロストークの低減を目的とする。
【０００５】
【課題を解決するための手段】上記課題の解決は，１）
一導電型の半導体基板１上に一導電型の半導体層２が被
着され，該半導体層中に各々分離した複数個の第１の逆
導電型領域３を形成した複数個のpn接合型受光領域を有
する受光素子であって，該受光領域間の該半導体層の表
面より各々の受光領域の周辺を囲む形状の第２の逆導電
型領域４を形成し, 該第２の逆導電型領域が接地電位に
接続されてなる半導体受光素子，あるいは２）前記第２
の逆導電型領域４が前記半導体基板１と前記半導体層２
との界面または界面より深く形成されている前記１）記
載の半導体受光素子，あるいは３）前記受光領域間にそ
の表面より該半導体基板１に到達する溝を形成し，該溝
の側面および底面に前記第２の逆導電型領域４が形成さ
れている前記１）記載の半導体受光素子，あるいは４）
前記第１の逆導電型領域３と前記第２の逆導電型領域４
の間隔が各々の空乏層の長さの和より広い前記１）記載
の半導体受光素子により達成される。
一導電型の半導体基板１上に一導電型の半導体層２が被
着され，該半導体層中に各々分離した複数個の第１の逆
導電型領域３を形成した複数個のpn接合型受光領域を有
する受光素子であって，該受光領域間の該半導体層の表
面より各々の受光領域の周辺を囲む形状の第２の逆導電
型領域４を形成し, 該第２の逆導電型領域が接地電位に
接続されてなる半導体受光素子，あるいは２）前記第２
の逆導電型領域４が前記半導体基板１と前記半導体層２
との界面または界面より深く形成されている前記１）記
載の半導体受光素子，あるいは３）前記受光領域間にそ
の表面より該半導体基板１に到達する溝を形成し，該溝
の側面および底面に前記第２の逆導電型領域４が形成さ
れている前記１）記載の半導体受光素子，あるいは４）
前記第１の逆導電型領域３と前記第２の逆導電型領域４
の間隔が各々の空乏層の長さの和より広い前記１）記載
の半導体受光素子により達成される。
【０００６】
【作用】図１は本発明の原理説明図である。本発明は隣
接受光素子間に高周波のバイパス回路を設けることによ
り，高周波クロストークを低減している。以下に本発明
の受光素子アレイの構造と等価回路を説明する。
接受光素子間に高周波のバイパス回路を設けることによ
り，高周波クロストークを低減している。以下に本発明
の受光素子アレイの構造と等価回路を説明する。
【０００７】本発明の受光素子アレイは次のように構成
されている。高濃度の半導体基板１上に同じ導電型の低
濃度の半導体層２が堆積され，半導体層２に反対導電型
領域３，４が形成されている。反対導電型領域３と半導
体層２からなるpn接合は受光領域であり，反対導電型領
域４と半導体層２からなるpn接合は分離領域である。
されている。高濃度の半導体基板１上に同じ導電型の低
濃度の半導体層２が堆積され，半導体層２に反対導電型
領域３，４が形成されている。反対導電型領域３と半導
体層２からなるpn接合は受光領域であり，反対導電型領
域４と半導体層２からなるpn接合は分離領域である。
【０００８】受光領域のpn接合は逆方向にバイアスさ
れ, 反対導電型領域３は信号を増幅する前置増幅器８に
接続される。基板裏面の電極７は，バイアス電源 V
R （ただし，上記pn接合が逆バイアスとなる極性とす
る），およびデカップリングコンデンサ CB を経て接地
される。また，反対導電型領域４は接地される。
れ, 反対導電型領域３は信号を増幅する前置増幅器８に
接続される。基板裏面の電極７は，バイアス電源 V
R （ただし，上記pn接合が逆バイアスとなる極性とす
る），およびデカップリングコンデンサ CB を経て接地
される。また，反対導電型領域４は接地される。
【０００９】図２は本発明の受光素子アレイの等価回路
図である。反対導電型領域４と半導体層１により構成さ
れるpn接合の容量は Cb で表され, 受光領域は電流源 I
p と接合容量 Cj からなり, 隣接した受光領域の中間か
らGND へ接続しており, 高周波に対してバイパスコンデ
ンサとして働く。
図である。反対導電型領域４と半導体層１により構成さ
れるpn接合の容量は Cb で表され, 受光領域は電流源 I
p と接合容量 Cj からなり, 隣接した受光領域の中間か
らGND へ接続しており, 高周波に対してバイパスコンデ
ンサとして働く。
【００１０】従って, 電流源 Ip から生じた高周波成分
は隣接する受光部に影響を与えることなく, GND へバイ
パスされ, クロストークが抑止される。通常は, 高周波
のバイパスは半導体チップの外部に接続される CB のみ
であり，隣接部の影響を受けやすい。ここで， Cb は高
容量であることが望ましく, 従って反対導電型領域４と
半導体層２からなるpn接合は半導体層２中ではなく高濃
度の半導体基板１中に形成されることがより有利であ
る。
は隣接する受光部に影響を与えることなく, GND へバイ
パスされ, クロストークが抑止される。通常は, 高周波
のバイパスは半導体チップの外部に接続される CB のみ
であり，隣接部の影響を受けやすい。ここで， Cb は高
容量であることが望ましく, 従って反対導電型領域４と
半導体層２からなるpn接合は半導体層２中ではなく高濃
度の半導体基板１中に形成されることがより有利であ
る。
【００１１】
【実施例】図３(A),(B) は本発明の実施例の説明図であ
る。この例は，InP/InGaAs PIN フォトダイオード(PD)
アレイに本発明を適用した例である。
る。この例は，InP/InGaAs PIN フォトダイオード(PD)
アレイに本発明を適用した例である。
【００１２】n+ -InP基板１上に光吸収層として n- -In
GaAs 層2A, 窓層として n- -InP層2Bが順に積層され，
表面より選択拡散法により亜鉛(Zn)等を拡散して p+ 型
領域３，４を形成する。
GaAs 層2A, 窓層として n- -InP層2Bが順に積層され，
表面より選択拡散法により亜鉛(Zn)等を拡散して p+ 型
領域３，４を形成する。
【００１３】受光領域のpn接合は n- -InGaAs 層2A中に
形成されてPDを構成し，一方, 分離領域のpn接合は n+
-InP基板１中に形成されてカップリングコンデンサとな
る接合容量を大きくしている。
形成されてPDを構成し，一方, 分離領域のpn接合は n+
-InP基板１中に形成されてカップリングコンデンサとな
る接合容量を大きくしている。
【００１４】受光領域と分離領域の p+ 型領域の間隔
は, 各々の領域の空乏層の幅の和より広くとる必要があ
るが，通常は約10μｍで十分である。また，受光領域間
にその表面より半導体基板１に到達する溝を形成し，溝
の側面および底面に第２の逆導電型領域４を形成すれ
ば，素子間分離は一層効果的である。
は, 各々の領域の空乏層の幅の和より広くとる必要があ
るが，通常は約10μｍで十分である。また，受光領域間
にその表面より半導体基板１に到達する溝を形成し，溝
の側面および底面に第２の逆導電型領域４を形成すれ
ば，素子間分離は一層効果的である。
【００１５】
【発明の効果】本発明によれば，受光素子アレイの隣接
素子間の高周波クロストークを低減でき，並列光伝送シ
ステムの性能向上に寄与することができた。
素子間の高周波クロストークを低減でき，並列光伝送シ
ステムの性能向上に寄与することができた。
【図１】 本発明の原理説明図
【図２】 本発明の受光素子アレイの等価回路図
【図３】 本発明の実施例の説明図
１ 一導電型半導体基板で n+ -InP基板 ２ 反対導電型半導体層 2A 反対導電型半導体層で光吸収層となる n- -InGaAs
層 2B 反対導電型半導体層で窓層となる n- -InP層 ３ 受光領域の p+ 型領域 ４ 分離領域の p+ 型領域 ５ PDの電極 ６ 分離領域の電極 ７ 基板の裏面電極
層 2B 反対導電型半導体層で窓層となる n- -InP層 ３ 受光領域の p+ 型領域 ４ 分離領域の p+ 型領域 ５ PDの電極 ６ 分離領域の電極 ７ 基板の裏面電極
Claims (4)
- 【請求項１】 一導電型の半導体基板１(1) 上に一導電
型の半導体層(2) が被着され，該半導体層中に各々分離
した複数個の第１の逆導電型領域(3）を形成した複数個
のpn接合型受光領域を有する受光素子であって， 該受光領域間の該半導体層の表面より各々の受光領域の
周辺を囲む形状の第２の逆導電型領域(4）を形成し, 該
第２の逆導電型領域が接地電位に接続されてなることを
特徴とする半導体受光素子。 - 【請求項２】 前記第２の逆導電型領域(4）が前記半導
体基板(1) と前記半導体層(2) との界面または界面より
深く形成されていることを特徴とする請求項１記載の半
導体受光素子。 - 【請求項３】 前記受光領域間にその表面より該半導体
基板(1) に到達する溝を形成し，該溝の側面および底面
に前記第２の逆導電型領域(4）が形成されていることを
特徴とする請求項１記載の半導体受光素子。 - 【請求項４】 前記第１の逆導電型領域(3）と前記第２
の逆導電型領域(4）の間隔が各々の空乏層の長さの和よ
り広いことを特徴とする請求項１記載の半導体受光素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4149756A JPH05343730A (ja) | 1992-06-10 | 1992-06-10 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4149756A JPH05343730A (ja) | 1992-06-10 | 1992-06-10 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343730A true JPH05343730A (ja) | 1993-12-24 |
Family
ID=15482066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4149756A Withdrawn JPH05343730A (ja) | 1992-06-10 | 1992-06-10 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343730A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540891B1 (ko) * | 1999-12-27 | 2006-01-12 | 한국전자통신연구원 | 다파장 광검출기 어레이 및 그 제조방법 |
| WO2009025048A1 (ja) * | 2007-08-22 | 2009-02-26 | Nippon Telegraph And Telephone Corporation | 光半導体装置 |
| JP4527311B2 (ja) * | 2001-04-23 | 2010-08-18 | セイコーインスツル株式会社 | 光センサ及びその検査方法 |
| JP2016187209A (ja) * | 2016-06-16 | 2016-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
-
1992
- 1992-06-10 JP JP4149756A patent/JPH05343730A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100540891B1 (ko) * | 1999-12-27 | 2006-01-12 | 한국전자통신연구원 | 다파장 광검출기 어레이 및 그 제조방법 |
| JP4527311B2 (ja) * | 2001-04-23 | 2010-08-18 | セイコーインスツル株式会社 | 光センサ及びその検査方法 |
| WO2009025048A1 (ja) * | 2007-08-22 | 2009-02-26 | Nippon Telegraph And Telephone Corporation | 光半導体装置 |
| JP2016187209A (ja) * | 2016-06-16 | 2016-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221402B2 (ja) | 受光素子と受光装置 | |
| US7692258B2 (en) | Photosensitive device | |
| US11227967B2 (en) | Optoelectronic component with current deflected to high-gain paths comprising a three-terminal avalanche photodiode having an insulating layer between absorbing region and a leakage path | |
| JPH077166A (ja) | 高パワ−容量の光学的受信装置および分布して配置された光検出器を使用する方法 | |
| CN1327272A (zh) | 高速半导体光电探测器 | |
| US6114737A (en) | Light-receiving device | |
| JPH05343730A (ja) | 半導体受光素子 | |
| JP2003249675A (ja) | 受光素子アレイ | |
| JPH09502306A (ja) | 光増幅装置 | |
| GB2212020A (en) | Optical detectors | |
| US20220005845A1 (en) | Cmos-compatible short wavelength photodetectors | |
| US20030218229A1 (en) | Photosensitive semiconductor diode device with passive matching circuit | |
| WO2022224308A1 (ja) | 受光素子および光受信回路 | |
| JP2018098399A (ja) | 半導体受光素子 | |
| JP2622082B2 (ja) | 光受信器 | |
| US20130113063A1 (en) | High bandwidth, monolithic traveling wave photodiode array | |
| US6294821B1 (en) | Single-chip wavelength converter | |
| US11437323B2 (en) | Silicon interposer for capacitive coupling of photodiode arrays | |
| WO2023248369A1 (ja) | 光検出器 | |
| JP3030394B2 (ja) | 半導体受光素子 | |
| US20020033985A1 (en) | Method of differentially connecting photonic devices | |
| JP2764127B2 (ja) | 光接続集積回路 | |
| US6271546B1 (en) | Semiconductor photodetector with an increased photo receiving area and exhibiting high speed performances | |
| US20030075671A1 (en) | Method and apparatus for reducing power saturation in photodetectors | |
| JPH0487377A (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |