JP2618550B2 - バーンイン方式 - Google Patents
バーンイン方式Info
- Publication number
- JP2618550B2 JP2618550B2 JP3219575A JP21957591A JP2618550B2 JP 2618550 B2 JP2618550 B2 JP 2618550B2 JP 3219575 A JP3219575 A JP 3219575A JP 21957591 A JP21957591 A JP 21957591A JP 2618550 B2 JP2618550 B2 JP 2618550B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- burn
- semiconductor integrated
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路の良否判
定方式に関し、特に、電気的に中途半端な状態にある箇
所を定常的な安定状態に強制して良否判定を確実にする
バーンイン方式に係るものである。
定方式に関し、特に、電気的に中途半端な状態にある箇
所を定常的な安定状態に強制して良否判定を確実にする
バーンイン方式に係るものである。
【０００２】
【従来の技術】半導体集積回路の高集積化が年々進むに
つれて、ＣＰＵ、メモリ素子、ゲートアレイと云った半
導体集積回路にあっては、従来の良否判定方式を採る場
合、その判定がし難くなってきている。一般に、でき上
がったばかりの状態の半導体集積回路は製造過程でのエ
ッチング不良等に起因してパターンの欠落、橋絡或いは
電気的に中途半端な部分が生じていることがあり、製品
として出荷する前にそのような欠陥のあるものを見つけ
出し、完全な良品だけを選別して製品にする必要があ
る。
つれて、ＣＰＵ、メモリ素子、ゲートアレイと云った半
導体集積回路にあっては、従来の良否判定方式を採る場
合、その判定がし難くなってきている。一般に、でき上
がったばかりの状態の半導体集積回路は製造過程でのエ
ッチング不良等に起因してパターンの欠落、橋絡或いは
電気的に中途半端な部分が生じていることがあり、製品
として出荷する前にそのような欠陥のあるものを見つけ
出し、完全な良品だけを選別して製品にする必要があ
る。
【０００３】ところで、バーンイン方式と云う良否判定
方式は、その半導体集積回路の本来の動作電圧よりも高
い電圧を印加し、即ち、電流を定格よりも多く流し、恒
温槽内でチップの温度を高くして一定時間放置し、その
間に、そのような過酷な条件に耐え切れないようなもの
を除外し、不安定状態から自己蘇生したもの及び初めか
ら正常なものは採用して良品のみを選別する方式であ
る。そして、このバーンイン方式には半導体集積回路に
一定電圧を印加したままのスタティック型式と、例え
ば、ゲートの電位のロー・ハイ状態がしばしば変更され
るようにして行うダイナミック型式とがある。優劣の面
では、このダイナミック型式で行う方が前記スタティッ
ク型式で行うよりも、過酷な条件が半導体集積回路の隅
々にまで行き渡り易く判定精度が高い。
方式は、その半導体集積回路の本来の動作電圧よりも高
い電圧を印加し、即ち、電流を定格よりも多く流し、恒
温槽内でチップの温度を高くして一定時間放置し、その
間に、そのような過酷な条件に耐え切れないようなもの
を除外し、不安定状態から自己蘇生したもの及び初めか
ら正常なものは採用して良品のみを選別する方式であ
る。そして、このバーンイン方式には半導体集積回路に
一定電圧を印加したままのスタティック型式と、例え
ば、ゲートの電位のロー・ハイ状態がしばしば変更され
るようにして行うダイナミック型式とがある。優劣の面
では、このダイナミック型式で行う方が前記スタティッ
ク型式で行うよりも、過酷な条件が半導体集積回路の隅
々にまで行き渡り易く判定精度が高い。
【０００４】
【発明が解決しようとする課題】しかしながら、高集積
化が進んだ大規模半導体集積回路にあっては、その引き
出しピンの数が多いことからダイナミック型式によるバ
ーンインを行うための結線が複雑となる。そのため、普
通にはスタティック型式のバーンインが行われている。
化が進んだ大規模半導体集積回路にあっては、その引き
出しピンの数が多いことからダイナミック型式によるバ
ーンインを行うための結線が複雑となる。そのため、普
通にはスタティック型式のバーンインが行われている。
【０００５】しかし、より高精度の判定結果を得るため
に前記ダイナミック型式によるバーンインを行うことも
少なくないが、最近の大規模半導体集積回路は複雑な論
理構成が採られるため、前述の過酷な条件を半導体集積
回路の隅々にまで行き渡らせることができ難くなってき
ており、チップの周辺部分だけは前記ダイナミック型式
によるバーンインの効果が得られるものの、チップの内
部にまでは及ばないと云った問題がある。
に前記ダイナミック型式によるバーンインを行うことも
少なくないが、最近の大規模半導体集積回路は複雑な論
理構成が採られるため、前述の過酷な条件を半導体集積
回路の隅々にまで行き渡らせることができ難くなってき
ており、チップの周辺部分だけは前記ダイナミック型式
によるバーンインの効果が得られるものの、チップの内
部にまでは及ばないと云った問題がある。
【０００６】その結果、不良品であることが見落とさ
れ、製品として市場に出て実際に使用されるまで不良品
であることが分からないと云う事態が多くなって来てい
る。そこで、本発明はバーンインを行うための特別な結
線を必要としない方式でありながら、ダイナミック型式
によるバーンインを行うよりも、もっと高い判定精度が
得られるバーンイン方式を実現することを目的とする。
れ、製品として市場に出て実際に使用されるまで不良品
であることが分からないと云う事態が多くなって来てい
る。そこで、本発明はバーンインを行うための特別な結
線を必要としない方式でありながら、ダイナミック型式
によるバーンインを行うよりも、もっと高い判定精度が
得られるバーンイン方式を実現することを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明を説明する
原理ブロック図である。同図において、バーンインボー
ド１は試験用半導体集積回路が搭載されるボードであ
り、試験用半導体集積回路の電源線に電源２からバーン
インを行うのに適する電圧を所定時間印加するよう構成
している。そして、前記所定時間内に複数回前記電圧の
印加を短期間中断するよう前記電源２を電源オン・オフ
制御装置３によって制御している。
原理ブロック図である。同図において、バーンインボー
ド１は試験用半導体集積回路が搭載されるボードであ
り、試験用半導体集積回路の電源線に電源２からバーン
インを行うのに適する電圧を所定時間印加するよう構成
している。そして、前記所定時間内に複数回前記電圧の
印加を短期間中断するよう前記電源２を電源オン・オフ
制御装置３によって制御している。
【０００８】
【作用】前記電源２を動作状態にすると、前記バーンイ
ンボード１の試験用半導体集積回路に給電される。それ
に伴い各部に電流が流れ、温度も上昇する。ある時間が
経過したら、短期間前記給電を中断する。すると、前記
試験用半導体集積回路内のノード、例えば、ゲート回路
の入力に相当する部分の電位状態が変化する。前記試験
用半導体集積回路内にはこのようなノードが沢山あり、
給電が断たれてから時間の経過に伴って次第に電位の低
下して行く様子（電位勾配）はあるノードでは急激に、
他のノードでは緩慢にといった具合に千差万別である。
それで、給電が復帰したときには、最初に給電されて安
定した状態とは違った安定状態を取る。こうして、何度
も何度も電圧の印加の続行、電圧の印加の中断が繰り返
される結果、ゲート回路やフリップフロップの取り得る
状態の総てを現出させることができるようになる。従っ
て、不良となる要因を含む総ての部分に対し、バーンイ
ンの影響を及ぼすことができ、前記試験用半導体集積回
路の良否判定を確実に行えるようになる。
ンボード１の試験用半導体集積回路に給電される。それ
に伴い各部に電流が流れ、温度も上昇する。ある時間が
経過したら、短期間前記給電を中断する。すると、前記
試験用半導体集積回路内のノード、例えば、ゲート回路
の入力に相当する部分の電位状態が変化する。前記試験
用半導体集積回路内にはこのようなノードが沢山あり、
給電が断たれてから時間の経過に伴って次第に電位の低
下して行く様子（電位勾配）はあるノードでは急激に、
他のノードでは緩慢にといった具合に千差万別である。
それで、給電が復帰したときには、最初に給電されて安
定した状態とは違った安定状態を取る。こうして、何度
も何度も電圧の印加の続行、電圧の印加の中断が繰り返
される結果、ゲート回路やフリップフロップの取り得る
状態の総てを現出させることができるようになる。従っ
て、不良となる要因を含む総ての部分に対し、バーンイ
ンの影響を及ぼすことができ、前記試験用半導体集積回
路の良否判定を確実に行えるようになる。
【０００９】
【実施例】以下、図面を参照しながら本発明の実施例に
ついて詳細に説明する。本発明のバーンイン方式により
試験用半導体集積回路の良否を判定するには、図１に示
す構成で行う。この実施例では図２に示すように電源２
の投入後ほぼ一時間を経過したら約３０秒間電源を切
り、次いで、ほぼ一時間を経過したら約一分間電源を切
りと云うように、以降同様にバーンインボード１に対し
一定時間の給電と給電の中断を繰り返すようにしてい
る。給電の休止期間は０．５秒から３０秒くらいで、そ
の都度違えてあり、これを実現するには異なる時定数の
タイマ回路をいくつか用いて何種類かの休止期間が一巡
しつつ継続するようにしてもよいが、乱数発生手段の乱
数データに基づいて無差別に変化させるようにすること
もできる。乱数発生手段としては、例えばパソコンのラ
ンダム関数発生機能を利用し、周知の簡単なプログラム
で入出力ポートを制御することで実現することができ
る。なお、この実施例では電源２から給電時間の一単位
をほぼ一時間としているが、十分から一時間半くらいに
設定することもある。また、給電時間の一単位は一定時
間とせず、例えば、最初十分、次は一時間、その次は三
十分と云ったように、いろいろな継続時間を組み合わせ
た給電時間とするようにしてもよい。
ついて詳細に説明する。本発明のバーンイン方式により
試験用半導体集積回路の良否を判定するには、図１に示
す構成で行う。この実施例では図２に示すように電源２
の投入後ほぼ一時間を経過したら約３０秒間電源を切
り、次いで、ほぼ一時間を経過したら約一分間電源を切
りと云うように、以降同様にバーンインボード１に対し
一定時間の給電と給電の中断を繰り返すようにしてい
る。給電の休止期間は０．５秒から３０秒くらいで、そ
の都度違えてあり、これを実現するには異なる時定数の
タイマ回路をいくつか用いて何種類かの休止期間が一巡
しつつ継続するようにしてもよいが、乱数発生手段の乱
数データに基づいて無差別に変化させるようにすること
もできる。乱数発生手段としては、例えばパソコンのラ
ンダム関数発生機能を利用し、周知の簡単なプログラム
で入出力ポートを制御することで実現することができ
る。なお、この実施例では電源２から給電時間の一単位
をほぼ一時間としているが、十分から一時間半くらいに
設定することもある。また、給電時間の一単位は一定時
間とせず、例えば、最初十分、次は一時間、その次は三
十分と云ったように、いろいろな継続時間を組み合わせ
た給電時間とするようにしてもよい。
【００１０】図示を省略しているが、前記バーンインボ
ード１は恒温槽内に収容され、前記試験用半導体集積回
路の温度が８５℃〜１２５℃に保たれる。また、前記試
験用半導体集積回路への結線は電源線へ給電を行うため
のものだけであり、他に繋がる配線は何も行っていな
い。なお、この実施例では前記電源２を電源オン・オフ
制御装置３によって制御する構成であるが、前記電源２
と前記バーンインボード１の間に適宜の制御回路を設
け、前記バーンインボード１への給電線を開閉するなど
して制御することもできる。
ード１は恒温槽内に収容され、前記試験用半導体集積回
路の温度が８５℃〜１２５℃に保たれる。また、前記試
験用半導体集積回路への結線は電源線へ給電を行うため
のものだけであり、他に繋がる配線は何も行っていな
い。なお、この実施例では前記電源２を電源オン・オフ
制御装置３によって制御する構成であるが、前記電源２
と前記バーンインボード１の間に適宜の制御回路を設
け、前記バーンインボード１への給電線を開閉するなど
して制御することもできる。
【００１１】図３(a) は前記試験用半導体集積回路の一
部分を抜粋した回路図であり、二入力ＯＲ回路の出力と
二入力ＡＮＤ回路の出力の双方を入力するＯＲ回路から
構成されたロジック回路である。図３(b) 乃至図３(e)
は給電休止期間の大小によってこの回路の各ノードの状
態がどのように変移するかを示すタイムチャートであ
る。図３(b) は入力端子Ａ、Ｂを有するＯＲ回路におい
て、給電休止期間（パワーオフ時間）が短い場合の入出
力端子の電位状態の変移を示している。そして、図３
(c) は、逆に、このＯＲ回路において、給電休止期間が
それよりも長い場合の入出力端子の電位状態の変移を示
している。図３(b) と図３(c) から明らかなように給電
休止期間の長短の違いだけで再給電後（「電源」再投入
時）の状態は入力端子Ａと前記ＯＲ回路の出力端子Ｅに
おいて“Ｈ”、“Ｌ”が逆転している。
部分を抜粋した回路図であり、二入力ＯＲ回路の出力と
二入力ＡＮＤ回路の出力の双方を入力するＯＲ回路から
構成されたロジック回路である。図３(b) 乃至図３(e)
は給電休止期間の大小によってこの回路の各ノードの状
態がどのように変移するかを示すタイムチャートであ
る。図３(b) は入力端子Ａ、Ｂを有するＯＲ回路におい
て、給電休止期間（パワーオフ時間）が短い場合の入出
力端子の電位状態の変移を示している。そして、図３
(c) は、逆に、このＯＲ回路において、給電休止期間が
それよりも長い場合の入出力端子の電位状態の変移を示
している。図３(b) と図３(c) から明らかなように給電
休止期間の長短の違いだけで再給電後（「電源」再投入
時）の状態は入力端子Ａと前記ＯＲ回路の出力端子Ｅに
おいて“Ｈ”、“Ｌ”が逆転している。
【００１２】図３(d) は入力端子Ｃ、Ｄを有するＡＮＤ
回路において、給電休止期間が短い場合の入出力端子の
電位状態の変移を示しており、図３(e) は、このＡＮＤ
回路において、給電休止期間がそれよりも長い場合の入
出力端子の電位状態の変移を示している。この場合に
も、両図から明らかなように給電休止期間の長短の違い
だけで入力端子Ｃ、入力端子Ｄ及び出力端子Ｆの再給電
後の“Ｈ”、“Ｌ”状態は逆転している。
回路において、給電休止期間が短い場合の入出力端子の
電位状態の変移を示しており、図３(e) は、このＡＮＤ
回路において、給電休止期間がそれよりも長い場合の入
出力端子の電位状態の変移を示している。この場合に
も、両図から明らかなように給電休止期間の長短の違い
だけで入力端子Ｃ、入力端子Ｄ及び出力端子Ｆの再給電
後の“Ｈ”、“Ｌ”状態は逆転している。
【００１３】図４(a) は前記試験用半導体集積回路の一
部分を抜粋した他の回路図であり、この回路は二入力Ｏ
Ｒ回路の出力がデータ端子Ｄへ入力するＤタイプのフリ
ップフロップで構成されたデジタル回路である。図４
(b) 及び図４(c) は給電休止期間の大小によってこの回
路の各ノードの状態がどのように変移するかを示すタイ
ムチャートである。図４(b) は、このデジタル回路にお
いて、給電休止期間が短い場合の入出力端子の電位状態
の変移を示している。図４(c) は、このデジタル回路に
おいて、給電休止期間がそれよりも長い場合の入出力端
子の電位状態の変移を示している。両図から明らかなよ
うに給電休止期間の長短の違いだけで再給電後の各端子
の電位状態は大幅に変化する。
部分を抜粋した他の回路図であり、この回路は二入力Ｏ
Ｒ回路の出力がデータ端子Ｄへ入力するＤタイプのフリ
ップフロップで構成されたデジタル回路である。図４
(b) 及び図４(c) は給電休止期間の大小によってこの回
路の各ノードの状態がどのように変移するかを示すタイ
ムチャートである。図４(b) は、このデジタル回路にお
いて、給電休止期間が短い場合の入出力端子の電位状態
の変移を示している。図４(c) は、このデジタル回路に
おいて、給電休止期間がそれよりも長い場合の入出力端
子の電位状態の変移を示している。両図から明らかなよ
うに給電休止期間の長短の違いだけで再給電後の各端子
の電位状態は大幅に変化する。
【００１４】このように、前記バーンインボード１に搭
載された試験用半導体集積回路への給電と給電の中断を
繰り返し、給電の休止期間を様々に異ならせることで、
ゲート回路やフリップフロップの端子（ノード）が取り
得る総ての電位状態を現出させることができる。その結
果、破壊しそうな部分は破壊し、蘇生すべき部分は蘇生
して中途半端な状態が解消される。そのため、前記試験
用半導体集積回路の良否判定を確実に行えるようにな
る。
載された試験用半導体集積回路への給電と給電の中断を
繰り返し、給電の休止期間を様々に異ならせることで、
ゲート回路やフリップフロップの端子（ノード）が取り
得る総ての電位状態を現出させることができる。その結
果、破壊しそうな部分は破壊し、蘇生すべき部分は蘇生
して中途半端な状態が解消される。そのため、前記試験
用半導体集積回路の良否判定を確実に行えるようにな
る。
【００１５】
【発明の効果】以上、詳細に説明したように本発明によ
れば、バーンインを行うための特別な結線を必要とせ
ず、単に、試験用半導体集積回路の電源線への給電と給
電の中断を繰り返し、給電の休止期間を様々に異ならせ
るだけで、ほぼ完全に電気的な中途半端な状態を解消さ
せることができ、効率的に、且つ、確実に試験用半導体
集積回路の良否判定を行うことが可能となる。
れば、バーンインを行うための特別な結線を必要とせ
ず、単に、試験用半導体集積回路の電源線への給電と給
電の中断を繰り返し、給電の休止期間を様々に異ならせ
るだけで、ほぼ完全に電気的な中途半端な状態を解消さ
せることができ、効率的に、且つ、確実に試験用半導体
集積回路の良否判定を行うことが可能となる。
【図１】本発明を説明する原理ブロック図である。
【図２】本発明のバーンイン方式における給電期間及び
給電休止期間を示すタイムチャートである。
給電休止期間を示すタイムチャートである。
【図３】(a) は試験用半導体集積回路の一部分を抜粋し
た回路図である。 (b) 乃至(e) は給電休止期間の大小によって、図３(a)
に示す回路の各ノードの状態がどのように変移するかを
示すタイムチャートである。
た回路図である。 (b) 乃至(e) は給電休止期間の大小によって、図３(a)
に示す回路の各ノードの状態がどのように変移するかを
示すタイムチャートである。
【図４】(a) は試験用半導体集積回路の一部分を抜粋し
た他の回路図である。 (b) 及び(c) は給電休止期間の大小によって、図４(a)
に示す回路の各ノードの状態がどのように変移するかを
示すタイムチャートである。
た他の回路図である。 (b) 及び(c) は給電休止期間の大小によって、図４(a)
に示す回路の各ノードの状態がどのように変移するかを
示すタイムチャートである。
１ バーンインボード ２ 電源 ３ 電源オン・オフ制御装置
Claims (3)
- 【請求項１】 試験用半導体集積回路の電源線に電源か
らバーンインを行うのに適する電圧を印加することと、
該電圧の印加を短期間中断することとを繰り返し、該中
断の期間を様々に異ならせて前記試験用半導体集積回路
の良否を判定することを特徴とするバーンイン方式。 - 【請求項２】 前記中断の期間は乱数発生手段の乱数デ
ータに基づいて無差別に変化させる請求項１記載のバー
ンイン方式。 - 【請求項３】 前記中断の期間は予め設定された複数通
りの期間の中から順番に選択される請求項１記載のバー
ンイン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219575A JP2618550B2 (ja) | 1991-08-30 | 1991-08-30 | バーンイン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3219575A JP2618550B2 (ja) | 1991-08-30 | 1991-08-30 | バーンイン方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0560829A JPH0560829A (ja) | 1993-03-12 |
| JP2618550B2 true JP2618550B2 (ja) | 1997-06-11 |
Family
ID=16737673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3219575A Expired - Fee Related JP2618550B2 (ja) | 1991-08-30 | 1991-08-30 | バーンイン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2618550B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3051385U (ja) * | 1998-02-13 | 1998-08-21 | 株式会社クラウン・パッケージ | 手提げ袋 |
-
1991
- 1991-08-30 JP JP3219575A patent/JP2618550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560829A (ja) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05120874A (ja) | 半導体メモリ | |
| KR960002348A (ko) | 집적 회로용 파워- 온 리셋 회로 | |
| JPH01169800A (ja) | ランダムアクセス・メモリ・ユニット及びそれを具備するコンピュータ | |
| JPS63217821A (ja) | 半導体集積回路 | |
| US6774655B2 (en) | Semiconductor device, method of testing the semiconductor device, and semiconductor integrated circuit | |
| JP3544073B2 (ja) | 半導体メモリ装置のテスト方法および半導体メモリ装置 | |
| JP2618550B2 (ja) | バーンイン方式 | |
| JP2005031080A (ja) | 集積回路素子の並列試験装置及び方法 | |
| JPS621199A (ja) | メモリ回路 | |
| US4689791A (en) | Device for translating a test sequence to a burn-in sequence for a logic circuit and/or a digital circuit, a method for burn-in operation of a logic circuit and/or a digital circuit | |
| JPH04290458A (ja) | 半導体装置 | |
| US5982188A (en) | Test mode control circuit of an integrated circuit device | |
| JPH08139276A (ja) | 半導体集積回路 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| JPH05232197A (ja) | 集積回路および集積回路の試験方法 | |
| JP3625048B2 (ja) | ヒューズブロー対応型の半導体集積回路 | |
| DE10333527A1 (de) | Eine Vorrichtung und ein Verfahren zum Aktivieren eines Verkäufermodus auf einer integrierten Schaltung | |
| JPS5998389A (ja) | 半導体メモリ | |
| JP3022792B2 (ja) | 半導体集積回路装置 | |
| JPH1197628A (ja) | 半導体装置 | |
| KR100543922B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
| JP2005507132A (ja) | 不揮発性メモリから揮発性メモリへのデータ転送中の転送ビットの使用 | |
| KR100502035B1 (ko) | 전자회로의 전류 소모를 감소시키기 위한 장치 및 방법 | |
| JPH07333295A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |