JP2616409B2 - Pointer processing circuit - Google Patents

Pointer processing circuit

Info

Publication number
JP2616409B2
JP2616409B2 JP5296580A JP29658093A JP2616409B2 JP 2616409 B2 JP2616409 B2 JP 2616409B2 JP 5296580 A JP5296580 A JP 5296580A JP 29658093 A JP29658093 A JP 29658093A JP 2616409 B2 JP2616409 B2 JP 2616409B2
Authority
JP
Japan
Prior art keywords
stuff
pointer
data head
signal
head position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5296580A
Other languages
Japanese (ja)
Other versions
JPH07154358A (en
Inventor
博昭 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5296580A priority Critical patent/JP2616409B2/en
Priority to US08/311,938 priority patent/US5444595A/en
Publication of JPH07154358A publication Critical patent/JPH07154358A/en
Application granted granted Critical
Publication of JP2616409B2 publication Critical patent/JP2616409B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はポインタ処理回路に関
し、特に、多重信号中のチャネル信号に対するポインタ
処理に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pointer processing circuit, and more particularly to pointer processing for a channel signal in a multiplex signal.

【0002】[0002]

【従来の技術】一般に、多重信号中のチャネル信号に対
するポインタ処理としては、例えば、CCITT勧告
G.707、G.708、及びG.709又はTTC標
準JT−G707、JT−G708、及びJT−G70
9に規定されている。
2. Description of the Related Art Generally, pointer processing for a channel signal in a multiplex signal is performed, for example, according to CCITT Recommendation G. 707, G.R. 708, and G.R. 709 or ITU-T Recommendations G.707, G.708, and G.70
9

【0003】ここで、図3を参照して従来のポインタ処
理回路について説明する。
Here, a conventional pointer processing circuit will be described with reference to FIG.

【0004】図示のポインタ処理回路は第1乃至第nの
ポインタ処理部11乃至1nを備えている(nは2以上
の整数)。多重信号は第1乃至第nのチャネル信号を備
えており、第1及び第nのチャネル信号は少なくともデ
ータ及びポインタ値を有している。第1乃至第nのポイ
ンタ処理部11乃至1nにはそれぞれ第1乃至第nのチ
ャネル信号が与えられる。第1のポインタ処理部11は
ポインタ検出回路21、スタッフ処理回路22、選択回
路23、位相カウンタ24、比較回路25を備えてお
り、第2乃至第nのポインタ処理部12乃至1nも第1
のポインタ処理部11と同様の構成要素を備えている。
The illustrated pointer processing circuit includes first to n-th pointer processing units 11 to 1n (n is an integer of 2 or more). The multiplex signal comprises first to nth channel signals, wherein the first and nth channel signals have at least data and pointer values. First to n-th channel signals are supplied to the first to n-th pointer processing units 11 to 1n, respectively. The first pointer processing unit 11 includes a pointer detection circuit 21, a stuff processing circuit 22, a selection circuit 23, a phase counter 24, and a comparison circuit 25, and the second to n-th pointer processing units 12 to 1n also have the first
The same components as those of the pointer processing unit 11 are provided.

【0005】ここで、図4も参照して第1のポインタ処
理部11の動作について説明する。前述のように第1の
ポインタ処理部11には第1のチャネル信号(図4
(a))が与えられる。第1のチャネル信号は複数のタ
イムスロットを備えており、例えば、i番目のタイムス
ロットの前にはポインタ値104が付加され、i番目の
タイムスロットの後ろには非データ領域300、負スタ
ッフ用タイムスロット301、及び正スタッフ用タイム
スロット302が位置する。ポインタ検出回路21にお
いてデータ中のポインタ値が検出され検出ポインタとし
て出力し、この検出ポインタ値はスタッフ処理回路22
に与えられる。スタッフ処理回路22では前フレームの
検出ポインタ値と現フレームの検出ポインタ値とを比較
して予め定められた規則に基づいてポインタ処理を行っ
てスタッフ実行が行われているか否かの判定を行う。つ
まり、スタッフ処理回路22ではスタッフ状態を検出し
てこの検出結果に応じてスタッフ検出信号を送出する
(図4(b))。スタッフ検出信号において符号“0”
は非スタッフ、符号“+”は正スタッフ、符号“−”は
負スタッフを表す。さらに、スタッフ処理回路22では
スタッフ処理によって比較ポインタを生成する(図4
(c))。
Here, the operation of the first pointer processing unit 11 will be described with reference to FIG. As described above, the first pointer processing unit 11 supplies the first channel signal (FIG.
(A)) is given. The first channel signal has a plurality of time slots. For example, a pointer value 104 is added before the i-th time slot, and a non-data area 300 and a negative stuff A time slot 301 and a main staff time slot 302 are located. The pointer value in the data is detected by the pointer detection circuit 21 and output as a detection pointer.
Given to. The stuff processing circuit 22 compares the detected pointer value of the previous frame with the detected pointer value of the current frame, performs pointer processing based on a predetermined rule, and determines whether or not stuff execution is being performed. That is, the stuff processing circuit 22 detects the stuff state and transmits a stuff detection signal according to the detection result (FIG. 4B). Code “0” in the stuff detection signal
Indicates non-stuff, sign “+” indicates positive stuff, and sign “−” indicates negative stuff. Further, the stuff processing circuit 22 generates a comparison pointer by stuff processing (FIG. 4).
(C)).

【0006】図示のように第1のポインタ処理部11に
はクロック生成回路23が接続されており、このクロッ
ク生成回路23には連続クロック信号CLKが与えられ
るとともに複数のタイミング信号が与えられる。そし
て、クロック生成回路23ではタイミング信号を応じ
て、非スタッフ用クロック信号(図4(d))、負スタ
ッフ用クロック信号(図4(e))、及び正スタッフ用
クロック信号(図4(f))を出力する。これら非スタ
ッフ用クロック信号、負スタッフ用クロック信号、及び
正スタッフ用クロック信号は選択回路24に与えられ
る。選択回路24ではスタッフ検出信号によって指示さ
れるスタッフに応じて非スタッフ用クロック信号、負ス
タッフ用クロック信号、及び正スタッフ用クロック信号
のいずれか一つを選択して選択クロック信号(図4
(g))として位相カウンタ25に与える。
As shown in the figure, a clock generation circuit 23 is connected to the first pointer processing section 11, and the clock generation circuit 23 is supplied with a continuous clock signal CLK and a plurality of timing signals. The clock generation circuit 23 responds to the timing signal according to the non-stuff clock signal (FIG. 4D), the negative stuff clock signal (FIG. 4E), and the positive stuff clock signal (FIG. 4F). )) Is output. The non-stuff clock signal, the negative stuff clock signal, and the positive stuff clock signal are supplied to the selection circuit 24. The selection circuit 24 selects one of the non-stuff clock signal, the negative stuff clock signal, and the positive stuff clock signal according to the stuff indicated by the stuff detection signal, and selects the selected clock signal (FIG. 4).
(G)) is given to the phase counter 25.

【0007】位相カウンタ25では選択クロック信号に
よってカウントを行い、カウント値、つまり、スタッフ
用ポインタオフセット値(図4(h))を比較回路26
に与える。比較回路26にはスタッフ処理回路22から
比較ポインタ値が与えられており、比較回路26ではポ
インタオフセット値と比較ポインタ値とを比較してこれ
らの値が一致すると、データ先頭指示信号(図4
(i))を出力する。
The phase counter 25 counts according to the selected clock signal, and compares the count value, that is, the stuff pointer offset value (FIG. 4 (h)) with a comparison circuit 26.
Give to. The comparison circuit 26 is provided with a comparison pointer value from the stuff processing circuit 22. The comparison circuit 26 compares the pointer offset value with the comparison pointer value, and when these values match, a data head instruction signal (FIG.
(I) is output.

【0008】なお、第2乃至第nのポインタ処理部12
乃至1nも図3に示すように第1のポインタ処理部11
と同様の構成を備えており、第2乃至第nのポインタ処
理部12乃至1nにはクロック生成回路23が接続され
ている。
The second to n-th pointer processing units 12
Also, as shown in FIG.
The clock generation circuit 23 is connected to the second to n-th pointer processing units 12 to 1n.

【0009】[0009]

【発明が解決しようとする課題】上述のように従来のポ
インタ処理回路においてはチャネル信号毎にスタッフ状
態を判定して各チャネル信号に対するスタッフ処理を行
う関係上チャネル毎に位相カウンタを備える必要があ
り、この結果、チャネル数が増加すると回路規模が大き
くなってしまうという問題点がある。
As described above, in the conventional pointer processing circuit, it is necessary to provide a phase counter for each channel because the stuffing state is determined for each channel signal and the stuffing process is performed for each channel signal. However, as a result, there is a problem that the circuit scale increases when the number of channels increases.

【0010】本発明の目的は回路規模の小さいポインタ
処理回路を提供することにある。
An object of the present invention is to provide a pointer processing circuit having a small circuit size.

【0011】[0011]

【課題を解決するための手段】本発明によれば、複数の
チャネル信号が多重化された多重信号を受け該チャネル
信号毎に前記チャネル信号に含まれるポインタを処理す
るポインタ処理回路であって、前記チャネル信号を受け
前記ポインタを検出して検出ポインタ値を送出するポイ
ンタ検出手段と、前記チャネル信号のおのおのに共通す
るポインタオフセット値をカウントしてオフセットカウ
ント値として送出するカウンタ手段と、前記検出ポイン
タ値と前記オフセットカウント値とを比較判定して非ス
タッフ状態におけるデータ先頭位置信号を非スタッフ状
態データ先頭位置信号として出力する比較手段と、前記
非スタッフ状態データ先頭位置信号及び前記オフセット
カウント値とに基づいて正スタッフ状態におけるデータ
先頭位置信号及び負スタッフ状態におけるデータ先頭位
置信号をそれぞれ正スタッフ状態データ先頭位置信号及
び負スタッフ状態データ先頭位置信号として生成するパ
ルス生成手段と、前記検出ポインタ値に応じてスタッフ
判定を行いスタッフ指示信号を出力するスタッフ処理手
段と、該スタッフ指示信号に応じて前記非スタッフ状態
データ先頭位置信号、前記正スタッフ状態データ先頭位
置信号、及び前記負スタッフ状態データ先頭位置信号を
選択的に出力データ先頭位置信号として出力する選択手
段とを有することを特徴とするポインタ処理回路が得ら
れる。
According to the present invention, there is provided a pointer processing circuit for receiving a multiplexed signal in which a plurality of channel signals are multiplexed and processing a pointer included in the channel signal for each of the channel signals. Pointer detection means for receiving the channel signal, detecting the pointer and transmitting a detected pointer value; counter means for counting a pointer offset value common to each of the channel signals and transmitting the offset value as an offset count value; A comparison means for comparing and judging a value and the offset count value and outputting a data head position signal in the non-stuff state as a non-stuff state data head position signal; and a non-stuff state data head position signal and the offset count value. Based on the data head position signal and Pulse generating means for generating a data head position signal in the stuff state as a positive stuff state data head position signal and a negative stuff state data head position signal, and a stuff for performing a stuff determination according to the detected pointer value and outputting a stuff instruction signal Processing means for selectively outputting the non-stuff state data head position signal, the positive stuff state data head position signal, and the negative stuff state data head position signal as an output data head position signal in response to the stuff instruction signal. And a pointer processing circuit characterized by having a selection means.

【0012】[0012]

【実施例】以下本発明について実施例によって説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments.

【0013】図1を参照して、図示のポインタ処理回路
は第1乃至第nのポインタ処理部31乃至3nを備えて
いる(図1に示すポインタ処理部は図3に示すポインタ
処理部とはその構成が異なっている)。第1乃至第nの
ポインタ処理部31乃至3nにはそれぞれ第1乃至第n
のチャネル信号が与えられる。第1のポインタ処理部3
1はポインタ検出回路21、スタッフ処理回路22、比
較回路41、パルス生成回路42、及び選択回路43を
備えており、第2乃至第nのポインタ処理部32乃至3
n(第2のポインタ処理部32は図示していない)も第
1のポインタ処理部31と同様の構成要素を備えてい
る。そして、第1乃至第nのポインタ処理部31乃至3
nには位相カウンタ44が接続されている。
Referring to FIG. 1, the illustrated pointer processing circuit includes first to n-th pointer processing units 31 to 3n (the pointer processing unit shown in FIG. 1 is different from the pointer processing unit shown in FIG. 3). Its configuration is different). The first to n-th pointer processing units 31 to 3n respectively have first to n-th pointer processing units.
Are provided. First pointer processing unit 3
1 includes a pointer detection circuit 21, a stuff processing circuit 22, a comparison circuit 41, a pulse generation circuit 42, and a selection circuit 43, and includes second to n-th pointer processing units 32 to 3.
n (the second pointer processing unit 32 is not shown) has the same components as the first pointer processing unit 31. Then, the first to n-th pointer processing units 31 to 3
A phase counter 44 is connected to n.

【0014】ここで、図2も参照して第1のポインタ処
理部31の動作について説明する。前述のように第1の
ポインタ処理部11には第1のチャネル信号が与えられ
る(図2(a))。なお、図2(a)においてはポイン
タ値104は図示されていない。ポインタ検出回路21
では第1のチャネル信号からデータ先頭位置及びスタッ
フ時におけるスタッフ状態を示すポインタ値104を検
出して検出ポインタ値をスタッフ処理回路22及び比較
回路41に送る。
The operation of the first pointer processing unit 31 will now be described with reference to FIG. As described above, the first channel signal is supplied to the first pointer processing unit 11 (FIG. 2A). Note that the pointer value 104 is not shown in FIG. Pointer detection circuit 21
Then, a pointer value 104 indicating a data head position and a stuff state at the time of stuff is detected from the first channel signal, and the detected pointer value is sent to the stuff processing circuit 22 and the comparison circuit 41.

【0015】位相カウンタ44では予め定められたクロ
ック信号を受け各チャネルに共通で固有のポインタオフ
セット値を出力する。つまり、位相カウンタ44ではク
ロック信号をカウントしてこのカウント値をポインタオ
フセット値として出力する(図2(b))。そして、こ
のポインタオフセット値は比較回路41に与えられる。
比較回路34では検出ポインタとポインタオフセット値
とを比較して非スタッフ状態におけるデータ先頭パルス
(非スタッフ状態データ先頭パルス)を出力する(図2
(c))。
The phase counter 44 receives a predetermined clock signal and outputs a unique pointer offset value common to each channel. That is, the phase counter 44 counts the clock signal and outputs the count value as a pointer offset value (FIG. 2B). Then, the pointer offset value is given to the comparison circuit 41.
The comparison circuit 34 compares the detection pointer with the pointer offset value and outputs a data head pulse in the non-stuff state (non-stuff state data head pulse) (FIG. 2).
(C)).

【0016】パルス生成回路42にはポインタオフセッ
ト値及び非スタッフ状態データ先頭パルスが与えられ、
これらポインタオフセット値及び非スタッフ状態データ
先頭パルスから図2(d)に示す正スタッフ状態におけ
るデータ先頭パルス(正スタッフ状態データ先頭パル
ス)及び図2(e)に示す負スタッフ状態におけるデー
タ先頭パルス(負スタッフ状態データ先頭パルス)を生
成して、これら正スタッフ状態データ先頭パルス及び負
スタッフ状態データ先頭パルスを選択回路43に与え
る。また、選択回路43には比較回路41から非スタッ
フ状態データ先頭パルスが与えられる。
The pulse generation circuit 42 is provided with a pointer offset value and a head pulse of non-stuff state data.
From the pointer offset value and the non-stuff state data head pulse, the data head pulse in the positive stuff state (positive stuff state data head pulse) shown in FIG. 2D and the data head pulse in the negative stuff state shown in FIG. A negative stuff state data head pulse is generated, and the positive stuff state data head pulse and the negative stuff state data head pulse are supplied to the selection circuit 43. The selection circuit 43 is supplied with the non-stuff state data head pulse from the comparison circuit 41.

【0017】一方、スタッフ処理回路22では検出ポイ
ンタに基づいて正スタッフ、負スタッフ、及び非スタッ
フのいずれのスタッフ状態であるかを判定してその結果
をスタッフ指示信号として出力する(図2(f))。こ
の実施例では、スタッフ検出信号において符号“0”は
非スタッフ、符号“1”は正スタッフ、符号“2”は負
スタッフを表す。
On the other hand, the stuff processing circuit 22 determines whether the stuff state is positive stuff, negative stuff, or non-stuff based on the detected pointer, and outputs the result as a stuff instruction signal (FIG. 2 (f)). )). In this embodiment, in the stuff detection signal, code “0” indicates non-stuff, code “1” indicates positive stuff, and code “2” indicates negative stuff.

【0018】選択回路43ではスタッフ指示信号に応じ
て非スタッフ状態データ先頭パルス、正スタッフ状態デ
ータ先頭パルス、及び負スタッフ状態データ先頭パルス
のいずれか一つを選択してデータ先頭信号として出力す
る(図2(g))。
The selection circuit 43 selects any one of the head pulse of the non-stuff state data, the head pulse of the positive stuff state data, and the head pulse of the negative stuff state data in accordance with the stuff instruction signal and outputs it as the data head signal ( FIG. 2 (g)).

【0019】なお、第2乃至第nのポインタ処理部32
乃至3nにおいても第1のポインタ処理部31と同様の
動作を行うので、ここでは説明を省略する。
The second to n-th pointer processing units 32
Since the same operation as that of the first pointer processing unit 31 is performed in the steps 3 to 3n, the description is omitted here.

【0020】上述の実施例においては、ポインタオフセ
ット値に対する正スタッフ用ポインタオフセット値を
“+1”、負スタッフ用ポインタオフセット値を“−
1”で設定しているが、正スタッフ又は負スタッフ用ポ
インタオフセット値はフレーム当たりのスタッフ許容回
数に対応して適宜設定すればよい。また、データ先頭信
号としてデータ先頭位置に“ロウ(L)レベル”を出力
するようにしたが、用途に応じて適宜設定することがで
きる。
In the above-described embodiment, the pointer offset value for the positive stuff with respect to the pointer offset value is "+1", and the pointer offset value for the negative stuff is "-".
Although the value is set to "1", the pointer offset value for the positive stuff or the negative stuff may be set as appropriate in accordance with the allowable number of stuffs per frame. Although “level” is output, it can be set as appropriate according to the application.

【0021】なお、パルス生成回路は基準位相である非
スタッフ状態データ先頭位置信号に対して、例えば、
“+1”又は“−1”するだけであるので、回路規模と
しては極めて小さく、しかも消費電力も極めて小さい。
Note that the pulse generation circuit responds to the non-stuff state data head position signal which is the reference phase by, for example,
Since only "+1" or "-1" is used, the circuit scale is extremely small, and the power consumption is extremely small.

【0022】[0022]

【発明の効果】以上説明したように本発明では一つの位
相カウンタを全てのチャネルで共用するようにしたか
ら、多重度が大きい場合においても回路規模が大きくな
らず、しかも消費電力も低減できるという効果がある。
As described above, in the present invention, one phase counter is shared by all the channels, so that even if the multiplicity is large, the circuit scale does not increase and the power consumption can be reduced. effective.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるポインタ処理回路の一実施例を示
すブロック図である。
FIG. 1 is a block diagram showing one embodiment of a pointer processing circuit according to the present invention.

【図2】図1に示すポインタ処理回路の動作を説明する
ためのタイムチャートである。
FIG. 2 is a time chart for explaining an operation of the pointer processing circuit shown in FIG. 1;

【図3】従来のポインタ処理回路を示すブロック図であ
る。
FIG. 3 is a block diagram showing a conventional pointer processing circuit.

【図4】図3に示すポインタ処理回路の動作を説明する
ためのタイムチャートである。
FIG. 4 is a time chart for explaining an operation of the pointer processing circuit shown in FIG. 3;

【符号の説明】[Explanation of symbols]

11〜1n ポインタ処理部 21 ポインタ検出回路 22 スタッフ処理回路 23 クロック生成回路 24,43 選択回路 25,44 位相カウンタ 26,41 比較回路 31〜3n ポインタ処理部 42 パルス生成回路 11 to 1n pointer processing unit 21 pointer detection circuit 22 stuff processing circuit 23 clock generation circuit 24, 43 selection circuit 25, 44 phase counter 26, 41 comparison circuit 31 to 3n pointer processing unit 42 pulse generation circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数のチャネル信号が多重化された多重
信号を受け該チャネル信号毎に前記チャネル信号に含ま
れるポインタを処理するポインタ処理回路であって、前
記チャネル信号を受け前記ポインタを検出して検出ポイ
ンタ値を送出するポインタ検出手段と、前記チャネル信
号の各々に共通するポインタオフセット値をカウントし
てオフセットカウント値として送出するカウンタ手段
と、前記検出ポインタ値と前記オフセットカウント値と
を比較判定して非スタッフ状態におけるデータ先頭位置
信号を非スタッフ状態データ先頭位置信号として出力す
る比較手段と、前記非スタッフ状態データ先頭位置信号
及び前記オフセットカウント値に基づいて正スタッフ状
態におけるデータ先頭位置信号及び負スタッフ状態にお
けるデータ先頭位置信号をそれぞれ正スタッフ状態デー
タ先頭位置信号及び負スタッフ状態データ先頭位置信号
として生成するパルス生成手段と、前記ポインタ検出値
に応じてスタッフ判定を行いスタッフ指示信号を出力す
るスタッフ処理手段と、該スタッフ指示信号に応じて前
記非スタッフ状態データ先頭位置信号、前記正スタッフ
状態データ先頭位置信号、及び前記負スタッフ状態デー
タ先頭位置信号を選択的に出力データ先頭位置信号とし
て出力する選択手段とを有することを特徴とするポイン
タ処理回路。
1. A pointer processing circuit for receiving a multiplexed signal obtained by multiplexing a plurality of channel signals and processing a pointer included in the channel signal for each channel signal, wherein the pointer processing circuit detects the pointer upon receiving the channel signal. Pointer detection means for transmitting a detected pointer value, and counter means for counting a pointer offset value common to each of the channel signals and transmitting it as an offset count value, and comparing and determining the detected pointer value with the offset count value. Comparing means for outputting the data head position signal in the non-stuff state as a non-stuff state data head position signal, and a data head position signal in the normal stuff state based on the non-stuff state data head position signal and the offset count value. Data head position signal in negative stuff state Pulse generation means for generating a signal as a positive stuff state data head position signal and a negative stuff state data head position signal, a stuff processing means for making a stuff determination according to the pointer detection value and outputting a stuff instruction signal, Selecting means for selectively outputting the non-stuff state data head position signal, the positive stuff state data head position signal, and the negative stuff state data head position signal in response to an instruction signal as an output data head position signal. A pointer processing circuit.
JP5296580A 1993-09-27 1993-11-26 Pointer processing circuit Expired - Lifetime JP2616409B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5296580A JP2616409B2 (en) 1993-11-26 1993-11-26 Pointer processing circuit
US08/311,938 US5444595A (en) 1993-09-27 1994-09-26 Load drive apparatus including power transistor protection circuit from overcurrent

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5296580A JP2616409B2 (en) 1993-11-26 1993-11-26 Pointer processing circuit

Publications (2)

Publication Number Publication Date
JPH07154358A JPH07154358A (en) 1995-06-16
JP2616409B2 true JP2616409B2 (en) 1997-06-04

Family

ID=17835390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5296580A Expired - Lifetime JP2616409B2 (en) 1993-09-27 1993-11-26 Pointer processing circuit

Country Status (1)

Country Link
JP (1) JP2616409B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725486B2 (en) * 1991-06-28 1998-03-11 日本電気株式会社 Pointer processing circuit

Also Published As

Publication number Publication date
JPH07154358A (en) 1995-06-16

Similar Documents

Publication Publication Date Title
US5128939A (en) Method of phase-converting frame and apparatus using same
US6104770A (en) Apparatus of detecting synchronization signal and method of detecting synchronization signal
EP0503657B1 (en) Pulse stuffing apparatus and method
JP2616731B2 (en) Transmission signal processing circuit
JP2616409B2 (en) Pointer processing circuit
US5068879A (en) Monitoring of digital transmission systems
JP2725486B2 (en) Pointer processing circuit
JP3156273B2 (en) Pointer processing circuit
JP2776391B2 (en) Pointer processing unit
JP2728109B2 (en) Data instruction signal generation circuit
JP3063291B2 (en) Line monitoring circuit
JP2698287B2 (en) Receiver circuit for asynchronous communication
US4787084A (en) Frame code converter
SU520581A1 (en) Device for processing and inputting experimental data into computers
JP2715953B2 (en) Synchronous circuit
JPH11122206A (en) Pointer processing circuit
JPH0134491B2 (en)
KR0140918B1 (en) Overhead timing detection circuit of the synchronous transport apparatus
JP3101840B2 (en) Data signal switching method
JP2876747B2 (en) Frame synchronization circuit
SU1462283A1 (en) Information input device
JP2830597B2 (en) Channel extraction circuit
JP2616228B2 (en) Line quality monitoring device
JPH05153080A (en) Device and method for multiplexing additional information
JP2000183706A (en) Clock distribution method and its circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970114