JP2776391B2 - Pointer processing unit - Google Patents
Pointer processing unitInfo
- Publication number
- JP2776391B2 JP2776391B2 JP23654591A JP23654591A JP2776391B2 JP 2776391 B2 JP2776391 B2 JP 2776391B2 JP 23654591 A JP23654591 A JP 23654591A JP 23654591 A JP23654591 A JP 23654591A JP 2776391 B2 JP2776391 B2 JP 2776391B2
- Authority
- JP
- Japan
- Prior art keywords
- stuff
- pointer
- signal
- offset value
- negative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はポインタ処理回路に関
し、特に多重信号中の各チャネル信号に対して行うポイ
ンタ処理に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pointer processing circuit, and more particularly to pointer processing performed on each channel signal in a multiplex signal.
【0002】[0002]
【従来の技術】従来、多重信号中の各チャネル信号に対
してポインタ処理を行うポインタ処理装置は、図3に示
すように、クロック生成回路21、ポインタ検出回路2
2、スタッフ処理回路23、選択回路24、位相カウン
タ25及び比較回路26を有している。2. Description of the Related Art Conventionally, a pointer processing device for performing pointer processing on each channel signal in a multiplex signal includes a clock generation circuit 21 and a pointer detection circuit 2 as shown in FIG.
2. It has a stuff processing circuit 23, a selection circuit 24, a phase counter 25, and a comparison circuit 26.
【0003】クロック生成回路21は、クロック201
と非/正/負スタッフ用クロック作成用タイミング信号
202とを受けて、非スタッフ用クロック203、正ス
タッフ用クロック204、及び負スタッフ用クロック2
05を生成し、選択回路24に出力する。[0003] The clock generation circuit 21 has a clock 201.
And the non- / positive / negative stuff clock generation timing signal 202, the non-stuff clock 203, the positive stuff clock 204, and the negative stuff clock 2
05 is output to the selection circuit 24.
【0004】一方、多重信号から分離されたチャネル1
乃至n信号の各々は、ポインタ検出回路22に入力さ
れ、データの先頭位置及びスタッフ時のスタッフ状態を
示すポインタ207が検出される。ポインタ207はス
タッフ処理回路23に入力され、スタッフ処理回路23
はスタッフ状態を示すスタッフ指示信号208を選択回
路24に出力し、スタッフ値209を比較回路26に出
力する。On the other hand, channel 1 separated from a multiplex signal
Each of the signals n to n is input to the pointer detection circuit 22, and the pointer 207 indicating the head position of the data and the stuff state at the time of stuffing is detected. The pointer 207 is input to the stuff processing circuit 23,
Outputs a stuff instruction signal 208 indicating the stuff state to the selection circuit 24 and outputs a stuff value 209 to the comparison circuit 26.
【0005】選択回路24は、入力されたスタッフ指示
信号208に従って、非/正/負スタッフ用クロック2
03、204及び205のうちいずれかを選択して選択
クロック210として位相カウンタ25に出力する。[0005] The selection circuit 24 receives the non- / positive / negative stuff clock 2 according to the input stuff instruction signal 208.
03, 204, and 205 are selected and output to the phase counter 25 as the selected clock 210 .
【0006】位相カウンタ25は、選択クロック210
をカウントして比較カウンタ値211を出力する。[0006] The phase counter 25 has a selection clock 210.
And outputs a comparison counter value 211.
【0007】比較回路26は、比較カウンタ値211と
スタッフ値209とを比較し、両者が一致したときにデ
ータ先頭信号212を出力する。The comparison circuit 26 compares the comparison counter value 211 with the stuff value 209, and outputs a data head signal 212 when they match.
【0008】従来のポインタ処理装置におけるチャネル
1信号に対する処理のタイムチャートを図4に示す。こ
こで、401は、ポインタ挿入タイムスロット、402
は、負スタッフ用タイムスロット、403は、正スタッ
フ用タイムスロットをそれぞれ示す。 Channel in conventional pointer processing device
FIG. 4 shows a time chart of the processing for one signal . This
Here, reference numeral 401 denotes a pointer insertion time slot;
Indicates a time slot for negative staff, and 403 indicates a time slot for positive staff.
Respectively.
【0009】[0009]
【発明が解決しようとする課題】従来の多重信号中の各
チャネル信号に対するポインタ処理装置では、多重信号
から分離したチャネル信号毎にスタッフ状態を判定して
位相カウンタのクロックを正スタッフ用クロック、負ス
タッフ用クロックおよび通常(非スタッフ)クロックの
いずれかを選択することで各チャネル信号に対するスタ
ッフ処理を行っていたためチャネル毎に個別の位相カウ
ンタを必要とし、多重信号中のチャネル数が増大するに
つれてポインタ処理回路の回路規模が大きくなるという
問題点があった。In a conventional pointer processing apparatus for each channel signal in a multiplexed signal, a stuffing state is determined for each channel signal separated from the multiplexed signal, and the clock of the phase counter is set to a positive stuffing clock and a negative The stuffing process for each channel signal is performed by selecting either the stuffing clock or the normal (non-stuffing) clock. Therefore, an individual phase counter is required for each channel, and a pointer is set as the number of channels in the multiplexed signal increases. There is a problem that the circuit scale of the processing circuit becomes large.
【0010】本発明は、全チャネルに共用の非/正/負
スタッフ用ポインタオフセット値を作成するようにする
ことで回路規模を小さくすることを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to reduce the circuit scale by creating a common non- / positive / negative stuff pointer offset value for all channels.
【0011】[0011]
【課題を解決するための手段】本発明のポインタ処理回
路は、クロックとタイミング信号を入力して非スタッフ
用タイミング信号、正スタッフ用タイミング信号、およ
び負スタッフ用タイミング信号を作成するパルス生成回
路と、前記非スタッフ用タイミング信号、前記正スタッ
フ用タイミング信号、負スタッフ用タイミング信号をそ
れぞれ受けて非スタッフ用ポインタオフセット値、正ス
タッフ用ポインタオフセット値、および負スタッフ用ポ
インタオフセット値をそれぞれカウントする非スタッフ
用位相カウンタ、正スタッフ用位相カウンタ、及び負ス
タッフ用位相カウンタと、前記多重信号から分離したチ
ャネル信号毎にそのポインタを検出する複数のポインタ
検出回路と、該複数のポインタ検出回路によりそれぞれ
検出されたポインタからそれぞれスタッフ判定を行い各
チャネル信号に対応するスタッフ支持信号およびデータ
先頭位置検出用の比較ポインタ値をそれぞれ出力する複
数のスタッフ処理回路と、該複数のスタッフ処理回路か
らそれぞれ前記スタッフ指示信号を受け、前記非スタッ
フ用ポインタオフセット値、前記正スタッフ用ポインタ
オフセット値、及び前記負スタッフ用ポインタオフセッ
ト値のいずれかを選択して各チャネル信号に対応する比
較ポインタオフセット値とする複数の選択回路と、該複
数の選択回路に各々対応して設けられ、前記各チャネル
信号に対応する比較ポインタオフセット値と前記比較ポ
インタ値を比較して各チャネル信号に対応するデータ先
頭位置をそれぞれ検出する複数の比較回路とを有する。SUMMARY OF THE INVENTION A pointer processing circuit according to the present invention includes a pulse generation circuit for receiving a clock and a timing signal to generate a non-stuffing timing signal, a positive stuffing timing signal, and a negative stuffing timing signal. , The non-stuffing timing signal,
The non-stuffer receives the non-stuffing timing signal and the negative stuffing timing signal and counts the non-stuffing pointer offset value, the positive stuffing pointer offset value, and the negative stuffing pointer offset value, respectively.
Phase counter, positive stuff phase counter, and negative
Each phase counter for staff, a plurality of pointers detection circuit for detecting a pointer for each channel signal separated from the multiplexed signal, the plurality of pointer detection circuit
Each performed each staff determined from the detected pointer
A plurality of stuffing circuit outputting a comparison pointer value for the staff supporting signals and data head position detection corresponding to the channel signals, respectively, or the plurality of stuffing circuit
Et respectively receiving the stuff indication signal, the non-stack
Pointer offset value, pointer for positive stuff
The offset value and the pointer offset for the negative stuff.
A plurality of selection circuits to specific <br/> compare pointer offset value by selecting one of bets values corresponding to the respective channel signals, said plurality
Provided for each of the number of selection circuits, each of the channels
And a plurality of comparison circuits for detecting the data leading position corresponding by comparing the comparison pointer value comparison pointer offset value corresponding to the signal to each channel signal, respectively.
【0012】[0012]
【実施例】次に本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0013】図1は本発明の一実施例のポインタ処理装
置のブロック図である。FIG. 1 is a block diagram of a pointer processing apparatus according to one embodiment of the present invention.
【0014】本実例のポインタ処理装置は、パルス生成
回路11、位相カウンタ12、ポインタ検出回路13、
スタッフ処理回路14、選択回路15及び比較回路16
を有している。The pointer processing device of this embodiment comprises a pulse generation circuit 11, a phase counter 12, a pointer detection circuit 13,
Stuff processing circuit 14, selection circuit 15, and comparison circuit 16
have.
【0015】以下に動作を説明する。The operation will be described below.
【0016】多重信号から分離されたチャネル#信号
(#=1〜n)101は、チャネル信号単位にポインタ
処理を行うポインタ処理回路13に入力される。The channel # signal (# = 1 to n) 101 separated from the multiplex signal is input to a pointer processing circuit 13 which performs pointer processing for each channel signal.
【0017】パルス生成回路11はクロック102と非
/正/負スタッフ用クロック作成用タイミング信号10
3を受けて非スタッフ用タイミング信号104、正スタ
ッフ用タイミング信号105、および負スタッフ用タイ
ミング信号106を作成し、3つの位相カウンタ12に
出力する。位相カウンタ12はクロック102と前記タ
イミング信号104,105、及び106の各々から各
スタッフ状態に対応したポインタオフセット値である非
スタッフ用ポインタオフセット値107、正スタッフ用
ポインタオフセット値108、および負スタッフ用ポイ
ンタオフセット値109をカウントする。The pulse generating circuit 11 includes a clock 102 and a non- / positive / negative stuff clock generation timing signal 10.
3, a non-stuffing timing signal 104, a positive stuffing timing signal 105, and a negative stuffing timing signal 106 are created and output to the three phase counters 12. The phase counter 12 outputs a non-stuff pointer offset value 107, a positive stuff pointer offset value 108, and a negative stuff pointer offset value corresponding to each stuff state from the clock 102 and the timing signals 104, 105, and 106, respectively. The pointer offset value 109 is counted.
【0018】ポインタ検出回路13は各チャネル信号1
01のデータ先頭位置およびスタッフ時のスタッフ状態
を示すポインタ110を各々のチャネル信号101から
検出する。スタッフ処理回路14はポインタ110を受
けて非スタッフ、正スタッフ、あるいは負スタッフ状態
を判定して正スタッフ時は「+」、負スタッフ時は
「−」、非スタッフ時は「0」をスタッフ指示信号11
1として出力する。また、スタッフ処理回路14は非ス
タッフ時には入力フレームのポインタ値112、正又は
負スタッフ時にはスタッフ実行前のポインタ値112を
出力する。選択回路5は通常ポインタオフセット値10
7、正スタッフ用ポインタオフセット値108、及び負
スタッフ用ポインタオフセット値109を受け、スタッ
フ指示信号111が「0」の時は非スタッフ用ポインタ
オフセット値107、スタッフ指示信号111=「+」
の時は正スタッフ用ポインタオフセット値108、スタ
ッフ指示信号111=「−」の時は負スタッフ用ポイン
タオフセット値109を選択して比較ポインタオフセッ
ト値113として比較回路16に出力する。比較回路1
6は比較ポインタ値112と比較ポインタオフセット値
113との比較を行い、これらの値が等しくなったとき
にデータ先頭位置信号114を“H”として出力する。The pointer detection circuit 13 detects each channel signal 1
A pointer 110 indicating a data head position of 01 and a stuff state at the time of stuff is detected from each channel signal 101. The stuff processing circuit 14 receives the pointer 110, determines the non-stuff, positive stuff, or negative stuff state, and instructs "+" for positive stuff, "-" for negative stuff, and "0" for non-stuff. Signal 11
Output as 1. The stuff processing circuit 14 outputs the pointer value 112 of the input frame when the stuff is not stuffed, and outputs the pointer value 112 before the stuff is executed when the stuff is positive or negative. The selection circuit 5 usually has a pointer offset value of 10
7, the pointer offset value 108 for the positive stuff and the pointer offset value 109 for the negative stuff are received, and when the stuff instruction signal 111 is “0”, the non-stuff pointer offset value 107 and the stuff instruction signal 111 = “+”
In this case, the pointer offset value 108 for the positive stuff is selected, and when the stuff instruction signal 111 = “−”, the pointer offset value 109 for the negative stuff is selected and output to the comparison circuit 16 as the comparison pointer offset value 113. Comparison circuit 1
6 compares the comparison pointer value 112 with the comparison pointer offset value 113, and outputs the data head position signal 114 as "H" when these values become equal.
【0019】本実例のポインタ処理回路のタイムチャー
トを図2に示す。FIG. 2 shows a time chart of the pointer processing circuit of this embodiment.
【0020】なお本実施例では、ポインタ位相カウンタ
12の個数を3つに設定しているが、チャネル信号あた
りのスタッフ許容回数に対応して適宜に設定すれば良
い。また、データ先頭位置信号114としてデータ先頭
位置に“H”を出力しているが、これは用途に応じて出
力値を適宜に設定すれば良い。In this embodiment, the number of the pointer phase counters 12 is set to three. However, the number may be set appropriately in accordance with the allowable number of stuffs per channel signal. Although “H” is output at the data head position as the data head position signal 114, the output value may be appropriately set according to the application.
【0021】[0021]
【発明の効果】以上説明したように、本発明のポインタ
処理回路は多重信号から分離した全チャネル信号に対し
て共用な非スタッフ用ポインタオフセット値、正スタッ
フ用ポインタオフセット値および負スタッフ用ポインタ
オフセット値を作成して各チャネルのスタッフ状態に応
じてチャネル毎にポインタオフセット値を選択すること
でポインタ処理を行っており、位相カウンタを全チャネ
ルで共用するため回路規模が小さくなるという効果を有
し、特に本発明は多重信号のチャネル数が増大するにつ
れての顕著な効果を有する。As described above, the pointer processing circuit according to the present invention uses the non-stuffer pointer offset value, the positive stuff pointer offset value, and the negative stuff pointer offset which are shared for all the channel signals separated from the multiplex signal. Pointer processing is performed by creating a value and selecting a pointer offset value for each channel according to the stuff state of each channel, and has the effect of reducing the circuit scale because the phase counter is shared by all channels. In particular, the invention has a remarkable effect as the number of channels of the multiplex signal increases.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
【図2】図1に示した装置のタイムチャートである。FIG. 2 is a time chart of the apparatus shown in FIG.
【図3】従来のポインタ処理装置のブロック図である。FIG. 3 is a block diagram of a conventional pointer processing device.
【図4】図3に示した装置のタイムチャートである。FIG. 4 is a time chart of the apparatus shown in FIG. 3;
11 パルス生成回路 12 位相カウンタ 13 ポインタ検出回路 14 スタッフ処理回路 15 選択回路 16 比較回路 21 クロック生成回路 22 ポインタ検出回路 23 スタッフ処理回路 24 選択回路 25 位相カウンタ 26 比較回路 Reference Signs List 11 pulse generation circuit 12 phase counter 13 pointer detection circuit 14 stuff processing circuit 15 selection circuit 16 comparison circuit 21 clock generation circuit 22 pointer detection circuit 23 stuff processing circuit 24 selection circuit 25 phase counter 26 comparison circuit
Claims (1)
インタ処理装置において、クロックとタイミング信号を
入力して非スタッフ用タイミング信号、正スタッフ用タ
イミング信号、および負スタッフ用タイミング信号を作
成するパルス生成回路と、前記非スタッフ用タイミング
信号、前記正スタッフ用タイミング信号、負スタッフ用
タイミング信号をそれぞれ受けて非スタッフ用ポインタ
オフセット値、正スタッフ用ポインタオフセット値、お
よび負スタッフ用ポインタオフセット値をそれぞれカウ
ントする非スタッフ用位相カウンタ、正スタッフ用位相
カウンタ、及び負スタッフ用位相カウンタと、前記多重
信号から分離したチャネル信号毎にそのポインタを検出
する複数のポインタ検出回路と、該複数のポインタ検出
回路によりそれぞれ検出されたポインタからそれぞれス
タッフ判定を行い各チャネル信号に対応するスタッフ支
持信号およびデータ先頭位置検出用の比較ポインタ値を
それぞれ出力する複数のスタッフ処理回路と、該複数の
スタッフ処理回路からそれぞれ前記スタッフ指示信号を
受け、前記非スタッフ用ポインタオフセット値、前記正
スタッフ用ポインタオフセット値、及び前記負スタッフ
用ポインタオフセット値のいずれかを選択して各チャネ
ル信号に対応する比較ポインタオフセット値とする複数
の選択回路と、該複数の選択回路に各々対応して設けら
れ、前記各チャネル信号に対応する比較ポインタオフセ
ット値と前記比較ポインタ値を比較して各チャネル信号
に対応するデータ先頭位置をそれぞれ検出する複数の比
較回路とを有することを特徴とするポインタ処理回路。1. A pulse processing circuit for inputting a clock and a timing signal to generate a non-stuffing timing signal, a positive stuffing timing signal, and a negative stuffing timing signal in a pointer processing device for each channel signal in a multiplexed signal. And the non-stuffing timing
Signal, timing signal for positive stuff, for negative stuff
Non staff pointer offset value receives a timing signal, respectively, positive stuff pointer offset value, and non-stuff phase counter negative stuff pointer offset value to each count <br/> cement, positive stuff phase
Counter, and a negative stuff phase counter, a plurality of pointers detection circuit for detecting a pointer for each channel signal separated from said multiplexed signal, said plurality of pointer detection
A plurality of stuff processing circuits for performing stuff judgments from the pointers detected by the circuits and outputting a stuff support signal corresponding to each channel signal and a comparison pointer value for detecting a data head position, respectively ;
Each of the stuff instruction signals from the stuff processing circuit
The pointer offset value for non-stuff
The stuff pointer offset value and the negative stuff
Each Select either use the pointer offset channels
Multiple comparison pointer offset values corresponding to the
And selection circuitry, et provided respectively corresponding to the plurality of selection circuits
It is, compared with the channel signal comparison pointer offset value and the comparison pointer values corresponding to the respective channel signals
A plurality of comparison circuits for respectively detecting a data head position corresponding to the pointer processing circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23654591A JP2776391B2 (en) | 1991-09-17 | 1991-09-17 | Pointer processing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23654591A JP2776391B2 (en) | 1991-09-17 | 1991-09-17 | Pointer processing unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0575562A JPH0575562A (en) | 1993-03-26 |
JP2776391B2 true JP2776391B2 (en) | 1998-07-16 |
Family
ID=17002257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23654591A Expired - Lifetime JP2776391B2 (en) | 1991-09-17 | 1991-09-17 | Pointer processing unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776391B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3161911B2 (en) * | 1994-08-03 | 2001-04-25 | 富士通株式会社 | Line switching method and line switching device |
JP2001203661A (en) * | 2000-01-19 | 2001-07-27 | Anritsu Corp | Channel pointer analyzer for sdh signal |
-
1991
- 1991-09-17 JP JP23654591A patent/JP2776391B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0575562A (en) | 1993-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1996026451A1 (en) | Bit error measuring instrument | |
US6816979B1 (en) | Configurable fast clock detection logic with programmable resolution | |
JP2776391B2 (en) | Pointer processing unit | |
US5267236A (en) | Asynchronous parallel data formatter | |
JP2725486B2 (en) | Pointer processing circuit | |
US6301264B1 (en) | Asynchronous data conversion circuit | |
JP3156273B2 (en) | Pointer processing circuit | |
JP2616409B2 (en) | Pointer processing circuit | |
EP0488050A2 (en) | Data sensing system | |
JP2732419B2 (en) | Aliasing detection method and apparatus | |
KR940010429B1 (en) | Generator of syncro-signal | |
JP2001228215A (en) | Signal monitor of integrated circuit | |
JP2535016B2 (en) | Specific bit counting circuit on multiple signal lines | |
JP2728109B2 (en) | Data instruction signal generation circuit | |
JPH0637857A (en) | Serial data receiving circuit | |
KR100200736B1 (en) | Micom interface apparatus | |
JP3063291B2 (en) | Line monitoring circuit | |
JPH04269028A (en) | Input data phase locked loop circuit | |
JP2973682B2 (en) | Serial bit extraction circuit | |
JP3006000B2 (en) | Asynchronous error pulse multiplexing circuit | |
JPH04373227A (en) | Time division multiplexer | |
KR930010918B1 (en) | Parallel frame detecting circuit | |
JPH1116296A (en) | Method and device for extracting synchronous pattern | |
JPS59219049A (en) | Frame synchronization system | |
JPH04298133A (en) | Frame synchronizing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980401 |