JP2615110B2 - マイクロプログラムｒｏｍ - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラムROM（リード・オン
リー・メモリ）に関し、例えばその機能診断に利用して
有効な技術に関するものである。

〔従来の技術〕

コンピュータ等の命令は、レジスタ間転送、演算等の
基本操作の組み合わせにより実現できる。この基本操作
を指令するマイクロ命令をROMに格納し、それを順次読
み出して実行することによりコンピュータ等の命令（マ
クロ命令）を実行するのがマイクロプログラムROMであ
る。このようなマイクロプログラムROMに関しては、例
えば特開昭62−024326号公報がある。

〔発明が解決しようとする問題点〕

上記マイクロプログラムROMにあっては、一連のマイ
クロ命令は、先頭アドレスを除きマイクロプログラムRO
M自身が生成する。それ故、マイクロ命令が所望の通り
に記憶されているか否かの故障診断を行うことが困難と
なる。例えば、マイクロプログラムROMが搭載された半
導体集積回路では、その故障診断を行うようにするため
には、アドレス指定を行う入力端子と、それに対応した
読み出し信号を外部に出力させる出力端子とを設けるこ
とが必要になる。このようにすると、故障診断のために
だけ使用される端子数が膨大となってしまい現実的でな
い。

この発明の目的は、比較的簡単な構成でマイクロ命令
の内容を直接的に読み出し可能にしたマイクロプログラ
ムROMを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面から明らかになるで
あろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記の通りである。すなわち、
第１のマルチプレクサを設けて、マイクロプログラムRO
Mか出力される次アドレス信号と外部から指定されるア
ドレス信号とを選択的に切り換えてマイクロプログラム
ROMのアドレス入力に伝えるようにするとともに、第２
のマルチプレクサを設けてマイクロプログラムROMの出
力線の信号を制御フィールド又は外部に選択的に伝える
ようにする。

〔作 用〕

上記した手段によれば、第１及び第２のマルチプレク
サの切り換え制御によって、マイクロ命令を直接的に読
み出すことが可能となる。

〔実施例〕 第１図には、この発明に係るマイクロプログラムROM
の一実施例のブロック図が示されている。同図の各回路
ブロックは、公知の半導体集積回路の製造技術によっ
て、図示しないそれによって特定の情報処理動作を行う
回路ブロックとともに、特に制限されないが、単結晶シ
リコンのような１個の半導体基板上において形成され
る。

マイクロプログラムROM（以下、mROMと略す場合があ
る。）は、後述するようなアンドアレイとオアアレイを
含む。マイクロプログラムROMは、モード信号によりそ
の先頭アドレスが指定される。このモード信号は、例え
ばマクロ命令に対応している。この実施例のマイクロプ
ログラムROMを、例えば直接メモリアクセス制御装置に
適用する場合、モード信号は、メモリ→メモリ、I/O→
メモリ、メモリ→I/O等の転送形態と、アドレス増減と
を指定する信号とされる。マイクロプログラムRMから出
力される出力信号のうち、次の読み出しアドレスを指定
する次アドレス信号は、第１のマルチプレクサMPX1を介
してそのアドレス入力に供給される。上記第１のマルチ
プレクサMPXの他方の入力には、診断用のアドレス信号
が供給される入力レジスタIRの出力信号が供給される。
これによって、マイクロプログラムROMのアドレス指定
は、上記マイクロプログラム自身が生成した次アドレス
信号と、上記入力レジスタIRを介して供給されるアドレ
ス信号とにより選択的に行われることが可能となる。

上記マイクロプログラムROMから出力される出力信号
のうち、レジスタ間転送、演算等の基本操作を実現する
図示しない制御フィールドに伝えられるべき制御信号
は、第２のマルチプレクサMPX2を介して、一方において
上記制御フィールドにそのまま伝えられ、他方において
上記制御信号が複数組に分割されて、出力レジスタORに
伝えられる。上記制御フィールドに伝えられるべき信号
は、その数が非常に多いため第２のマルチプレクサMPX2
における出力レジスタOR側に接続すべきスイッチは、出
力レジスタORのビット数に対応して分割し、選択信号S1
ないしS4に応じて選択的に出力レジスタORに伝える。

上記マルチプレクサMPX1とMPX2の切り換え制御信号、
及び上記第２のマルチプレクサMPX2に伝えられる選択信
号S1ないしS4は、制御レジスタCRにより形成される。

上記入力レジスタIR、出力レジスタOR及び制御レジス
タCRは、制御フィールド等に置かれる各種レジスタと同
様に特定のアドレスが割り当てられそれを共通に結合さ
せる内部バスに結合される。

第２図には、上記第２のマルチプレクサMPX2の一実施
例の回路図が示されている。

特に制限されないが、内部バスが８ビットの信号を伝
達させるよう構成されている場合、出力レジスタORは８
ビットのレジスタとされる。それ故、mROMの制御フィー
ルドに伝えられるべき信号線がＭ本ある場合、Ｍ÷８の
ブロックに分割される。この実施例では、例として出力
線の数が32本の場合が示されている。上記32本の出力線
のうち、最初の８本の出力線に対応して伝送ゲートMOSF
ETQ1ないしQ8が設けられ、これらの伝送ゲートMOSFETQ1
ないしQ8のゲートには、上記選択信号S1が共通に供給さ
れる。したがって、選択信号S1がハイレベルにされる
と、それに応じて上記伝送ゲートMOSFETQ1ないしQ8がオ
ン状態になり、それに対応した出力線の信号を出力レジ
スタORに伝えることになる。残りの出力線を８本ずつが
組となって上記同様な伝送ゲートMOSFETを介して出力レ
ジスタORの入力に共通に接続される。これにより、選択
信号S1ないしS4が順次ハイレベルのような選択レベルに
されることによって、４回に分けて時系列的に１つのマ
イクロ命令に対応した出力信号の出力レジスタORへの読
み出しが行われる。

特に制限されないが、マイクロプログラムROMの出力
線は、出力バッファOBを介して制御フィールドに伝えら
れる。この出力バッファOBは、テスト信号TSTによりそ
の動作が制御され、例えばテスト信号TSTがアクティブ
になると、非動作状態（例えば出力ハイインピーダンス
状態）になり、制御フィールドへの出力信号の伝達を禁
止する。それ故、この実施例のマルチプレクサMPXは、
上記伝送ゲートMOSFETと出力バッファOBとにより信号の
伝達を切り換えるというマルチプレクサとして動作を行
う。

第１図において、上記マイクロプログラムROMの故障
診断を行う場合、言い換えるならば、マイクロ命令が正
確に格納されているか否かの判定を行う場合、まず制御
レジスタCRを指定し、テストモードを指定する。制御レ
ジスタCRの特定のビットに例えば論理“1"を書き込む
と、テスト信号TSTが形成され、第１のマルチプレクサM
PX1を入力レジスタIR側に切り換える。これにより、入
力レジスタIRに任意のアドレス信号を書き込むことによ
り、mROMのアドレス指定が可能になる。また、上記テス
ト信号TSTにより第２のマルチプレクサMPX2の制御フィ
ールドへの出力が禁止され、選択信号S1ないしS4に対応
されたビットのうち、例えば選択信号S1に対応したビッ
ト論理“1"を書き込むと、選択信号S1が形成されて制御
フィールドに伝えるべき出力信号のうち、８ビットの信
号が出力レジスタORに伝えられる。出力レジスタORに伝
えられた信号は、上記出力レジスタORをアドレス指定し
てその読み出しを指示することにより、内部バスを介し
て外部に取り出すことができる。以下、入力レジスタIR
の内容を代えないで、制御レジスタCRを指定して、上記
選択信号S1に対応したビットを論理“0"にし、上記選択
信号S2ないしS4に対応したビットに択一的に論理“1"を
順次書き込むと、その書き込みに応じて８ビットの単位
で分割されてmROMのマイクロ命令の内容を読み出すこと
ができる。

この構成においては、上記のような２つのマルチプレ
クサMPX1,MPX2と、３つのレジスタIR、OR及びCRを追加
させるだけの比較的簡単な構成により、マイクロプログ
ラムROMの内容、言い換えるならば、マイクロ命令を直
接的に読み出すことが可能となる。

なお、制御レジスタCRを指定して、上記テスト信号TS
Tに対応したビットに論理“0"を書き込むかリセットを
指示することにより、通常動作に切り換えられる。すな
わち、上記テスト信号TSTのインアクティブによりマル
チプレクサMPX1は、マイクロプログラムROM自身が生成
した次アドレスを伝える。またマルチプレクサMPX2は、
上記のような出力回路OBが動作状態になって、制御フィ
ールドに対して上記マイクロプログラムROMの出力信号
を伝えるものとなる。なお、このとき、上記制御レジス
タCRの選択信号S1ないしS4もリセットされる。これによ
り、出力レジスタOBへの読み出しが禁止される。もっと
も、通常動作においては、上記出力レジスタORを指定す
ることはないから、いずれか１つの伝送ゲートMOSFETが
オン状態にされていても問題は無い。ただし、上記伝送
ゲートMOSFETがオン状態に維持されていると、その分そ
れに対応した出力線の負荷が大きくなるから、高速読み
出しのためには、上記のように各伝送ゲートMOSFETをオ
フ状態にすることが望ましい。それ故、通常動作の切り
換えは、上記制御信号CRをリセットさせることにより行
うことが便利となる。

上記マイクロプログラムROMが、直接メモリアクセス
制御装置のような周辺装置（コープロセッサ又はスレー
ブプロセッサ）に搭載される場合、上記レジスタCR、IR
への書き込みやORの読み出しは、主プロセッサから行わ
れることになる。これに対して、上記マイクロプログラ
ムROMが主プロセッサに搭載される場合、上記制御レジ
スタCRへのテストモードの設定や、入力レジスタIRへの
アドレス入力及び出力レジスタORの読み出しは、テスト
用の制御回路により行われることになる。この場合で
も、既存の内部バスや入力バッファや出力バッファを利
用し、上記レジスタ選択回路を設て外部から指定可能に
するという比較的簡単な回路を追加するだけでよい。

第３図には、マイクロプログラムROMの一実施例の要
部回路図が示されている。

特に制限されないが、集積回路は、単結晶Ｐ型シリコ
ンからなる半導体基板に形成される。ＮチャンネルMOSF
ETは、かかる半導体基板表面に形成されたソース領域、
ドレイン領域及びソース領域とドレイン領域との間の半
導体基板表面に薄い厚さのゲート絶縁膜を介して形成さ
れたポリシリコンからなるようなゲート電極から構成さ
れる。ＰチャンネルMOSFETは、上記半導体基板表面に形
成されたＮ型ウェル領域に形成される。これによって、
半導体基板は、その上に形成された複数のＮチャンネル
MOSFETの共通の基板ゲートを構成する。Ｎ型ウェル領域
は、その上に形成されたＰチャンネルMOSFETの基体ゲー
トを構成する。同図において、ＰチャンネルMOSFETは、
そのチャンネル（バックゲート）部分に矢印が付加され
ることにより、ＮチャンネルMOSFETと区別される。ま
た、同図のMOSFETに付した回路記号は、第２図のものと
一部重複しているが、全く別の回路機能を持つものであ
ると理解されたい。

同図においてアンドアレイANDは、その１つの出力線
が代表として例示的に示されており、縦型ROMにより構
成される。すなわち、上記例示的に示されている記憶MO
SFETQ2,Q3は、直列形態に接続される。上記記憶MOSFETQ
2とQ3は、その記憶情報に従ってエンハンスメント型MOS
FETかディプレッション型MOSFETかにされる。上記直列
回路の一端のMOSFETQ2と回路の接地電位点との間には、
Ｎチャンネル型のディスチャージMOSFETQ1が設けられ
る。上記直列回路の他端のMOSFETQ3と電源電圧Vccとの
間には、Ｐチャンネル型のプリチャージMOSFETQ4が設け
られる。上記プリチャージMOSFETQ4には、プリチャージ
信号１が供給され、Ｎチャンネル型のディスチャージ
MOSFETQ1のゲートには、上記プリチャージ信号１が供
給される。これにより、上記プリチャージMOSFETQ4とデ
ィスチャージMOSFETQ1とは相補的に動作することにな
る。

このアンドアレイANDにおける例示的に示された出力
線は、CMOSインバータ回路を構成するＰチャンネルMOSF
ETQ5とＮチャンネルMOSFETQ6のゲートに結合される。こ
のCMOSインバータ回路の出力端子は、オアアレイORを構
成するワード線W1に結合される。オアアレイORは、横型
ROMにより構成される。すなわち、上記ワード線に記憶
素子を構成するMOSFETQmのゲートが共通に接続される。
上記MOSFETQmは、記憶情報に従ってMOSFETを接続するか
しないか（あるはMOSFETQmを実質的に形成するかしない
か）のいずれか一方とされる。上記代表として示されの
記憶MOSFETQmのドレインは、縦方向に走るデータ（ビッ
ト又はディジット）線に結合される。代表として例示的
に示されている各データ線D1、D2、D3〜Dnと電源電圧Vc
cとの間には、プリチャージ信号１を受けるＰチャン
ネルMOSFETQ7なQ10がそれぞれ設けられる。

上記オアアレイORの各データ線における読み出し出力
は、特に制限されないが、クロックドインバータ回路に
よって構成された出力回路CN1〜CN4を介して出力され
る。この出力回路CN1〜CN4は、タイミング信号φ２によ
り動作状態にされる。このタイミング信号φ２は、基本
的にはタイミング信号１と逆相のタイミング信号、言
い換えるならば、ディスチャージ動作のときにアクティ
ブになる信号であればよいが、タイミング信号１によ
るディスチャージ動作おいてアンドアレイANDと、この
出力を受けてオアアレイORの読み出しに要する時間だけ
遅れて、出力回路CN1ないしCN4が動作状態になるように
することが望ましい。また、タイミング信号１による
アンドアレイANDとオアアレイORのプリチャージ動作の
前に、タイミング信号φ２により出力回路CN1ないしCN4
を非動作状態にさせることが望ましい。

この実施例のマイクロプログラムROMの読み出し動作
の概略は、次の通りである。

タイミング信号１がロウレベルのとき、プリチャー
ジMOSFETQ4がオン状態になって、アンドアレイANDのプ
リチャージを行う。このとき、上記タイミング信号１
のロウレベルによりMOSFETQ1がオフ状態になるため、入
力信号に無関係にアンドアレイANDを構成する直列MOSFE
T回路には直流電流パスが形成されない。上記アンドア
レイANDのプリチャージ動作により、CMOSインバータ回
路の出力はロウレベルにされる。それ故、オアアレイOR
のワード線は、全て非選択状態のロウレベルにされる。
したがって、上記タイミング信号１のロウレベルによ
り、プリチャージMOSFETQ7ないしQ10がオン状態になっ
て、オアアレイORの各データ線D1ないしDnをプリチャー
ジすることができる。このとき、上記タイミングパルス
φ２により、出力回路CN1ないしCN4は、非動作状態にさ
れている。

タイミング信号１がハイレベルにされると、MOSFET
Q1等がオン状態になり、アンドアレイANDの読み出しが
開始される。このとき、入力信号がロウレベルに対応さ
れたMOSFETがディプレッション型MOSFETにされた１つの
直列回路においてディスチャージ動作が行われ、その信
号がロウレベルにされる。他の直列回路では、上記ロウ
レベルにされた入力信号に対応したMOSFETのいずれか１
つがエンハンスメント型MOSFETにより構成されるため、
上記ディスチャージ動作が行われない。上記ディスチャ
ージが行われ直列回路に対応したオアアレイORのワード
線がロウレベルからハイレベルに変化して、ORアレイの
読み出しが行われる。例えば、ワード線W1がハイレベル
にされたなら、データ線D1とD2は、記憶MOSFETQmが形成
されているからロウレベルの読み出し信号が形成され、
データ線D2とDnは記憶MOSFETQmが形成されないからハイ
レベルの読み出し信号が形成される。このようにして、
上記ワード線W1に結合されるｎ個のデータ線からｎ個の
出力信号が得られる。

上記のようなマイクロプログラムROMにあっては、記
憶素子を構成するMOSFETが正確に形成されているか否か
が重要となる。すなわち、アンドアレイANDにあって
は、ディプレッション型MOSFETにすべきMOSFETが入力信
号のロウレベルに対してオン状態を維持できること、あ
るいはエンハンメント型MOSFETにすべきMOSFETがロウレ
ベルの入力信号によりオフ状態になることが重要であ
る。また、オアアレイORにあっては、記憶MOSFETQmがワ
ード線の選択レベルによりオン状態になること、実質的
に形成されないMOSFETがワード線の選択レベルに対して
オフ状態にあることが重要である。この実施例では、上
記のように、オアアレイORからの読み出し信号を遂一読
み出すことが可能であるから、その良否の判定は勿論の
こと、それと一対一対応されたアンドアレイの入力指定
によりアンドアレイANDも間接的に読み出すことができ
る。

上記の実施例から得られる作用効果は、下記の通りで
ある。すなわち、 （１）第１のマルチプレクサを設けて、マイクロプログ
ラムROMから出力される次アドレス信号と外部から指定
されるアドレス信号とを選択的に切り換えてマイクロプ
ログラムROMのアドレス入力に伝えるようにするととも
に、第２のマルチプレクサを設けてマイクロプログラム
ROMの出力線の信号を制御フィールド又は外部に選択的
に伝えるようにすることにより、第１及び第２のマルチ
プレクサの切り換え制御によって、マイクロ命令を直接
的に読み出すことが可能となる。これにより、その故障
診断及びデバックが可能となるという効果が得られる。

（２）上記第２のマルチプレクサとして、出力線を複数
組に分割して選択信号より時系列的に出力させるという
構成を採ることによって、出力回路の簡素化が可能にな
るという効果が得られる。

（３）内部バスに結合されるレジスタを設けて、マルチ
プレクサの制御及びアドレス信号の入力及び読み出し信
号の出力を行わせることにより、外部端子数を増加させ
ることなく、マイクロプログラムROMの読み出しが可能
になるという効果が得られる。

（４）上記（１）により、マイクロプログラムROMの故
障診断が可能になるから、その精度の高い故障診断が可
能になるとともに、テスト時間の短縮化が可能になると
いう効果が得られる。

以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、マイクロプロ
グラムROMの具体的構成は、第３図に示すような直列形
態にされたMOSFETからなる縦型ROMを用いたアンドアレ
イに代えて、横型ROMを用いる構成としてもよい。この
場合には、例えばロウレベルを論理“1"とする負論理を
採ること等により、実質的にアンドアレイを構成するこ
とができる。また、mROMのアドレス入力には、条件分岐
や割り込み等のための入力回路が設けられるものであっ
てもよい。また、第２図において、マルチプレクサとし
ては、上記のような伝送ゲートMOSFETQ1ないしQ8等に代
えて、クロックドインバータ回路のような３状態出力回
路を用いるものであってもよく、逆に出力回路OBは、伝
送ゲートMOSFETに置き換えるものであってもよい。ま
た、その読み出しのためのタイミング信号は、２相のク
ロックパルス等種々の実施形態を採ることができる。

また、出力レジスタORのビット数は、上記のように内
部のバスを介してmROMの出力信号を読み出す場合、内部
バスの信号ビット数に対応させることが便利である。そ
れ故、データバスが16ビット構成の場合、出力レジスタ
ORのビット数は16ビットとされ、それに応じてmROMの出
力線の分割が行われるものてある。このように出力線の
信号を分割して出力させる場合、必ずしも出力線の数が
上記出力レジスタORのビット数の整数倍にならないか
ら、最後に読み出されるビット数は８又は16ビット等よ
り少ないビットにされることはいうまでもない。

この発明は、マイクロプログラムROMとして広く利用
でき、それを内蔵する各種情報回路に広く適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記の通りであ
る。すなわち、第１のマルチプレクサを設けて、マイク
ロプログラムROMから出力される次アドレス信号と外部
から指定されるアドレス信号とを選択的に切り換えてマ
イクロプログラムROMのアドレス入力に伝えるようにす
るとともに、第２のマルチプレクサを設けてマイクロプ
ログラムROMの出力線の信号を制御フィールド又は外部
に選択的に伝えるようにすることにより、第１及び第２
のマルチプレクサの切り換え制御によって、マイクロ命
令を直接的に読み出すことが可能となる。これにより、
その故障診断及びデバックが可能となる。

【図面の簡単な説明】

第１図は、この発明に係るマイクロプログラムROMの一
実施例を示すブロック図、 第２図は、それに用いられるマルチプレクサMPX2の一実
施例を示す具体的回路図、 第３図は、上記マイクロプログラムROMを構成するアン
ドアレイとオアアレイの一実施例を示す回路図である。 mROM……マイクロプログラムROM、MPX1,MPX2……マルチ
プレクサ、IR……入力レジスタ、OR……出力レジスタ、
CR……制御レジスタ、OB……出力回路、AND……アンド
アレイ、OR……オアアレイ、CN1〜CN4……出力回路（ク
ロックドインバータ回路）

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−220298（ＪＰ，Ａ) 特開 昭61−273799（ＪＰ，Ａ) 特開 昭62−78643（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】所定の情報処理動作を行う半導体集積回路
   装置に搭載され、マクロ命令を実行するための基本操作
   を指令するマイクロ命令が格納されたマイクロプログラ
   ムROMにおいて、 上記マイクロプログラムROMに対してマクロ命令が伝え
   られる内部バスの信号を受ける入力レジスタと、 上記マイクロプログラムROMから出力される次アドレス
   信号と上記入力レジスタで指定されるアドレス信号とを
   選択的に切り替えてかかるマイクロプログラムROMのア
   ドレス入力に伝える第１のマルチプレクサと、 上記マイクロプログラムROMの出力信号を制御フィール
   ドに伝える第１の出力端子と、上記マイクロプログラム
   ROMの出力信号を上記内部バスのビット構成に適合する
   ように分割して時分割的に伝える第２の出力端子とを持
   つ第２のマルチプレクサと、 上記第２のマルチプレクサの第２の出力端子の信号を受
   けて、その信号を上記内部バスに伝える出力レジスタ
   と、 上記内部バスに結合され、それぞれに割り当てられたビ
   ットへの書き込みにより上記第１と第２のマルチプレク
   サの切り替え信号と、上記第２のマルチプレクサの時分
   割的な出力動作に対応した選択信号を形成する制御レジ
   スタとを設け、 上記制御レジスタに対してテストモードを指定し、上記
   ビットへの書き込み動作により、上記第１のマルチプレ
   クサを入力レジスタ側に切り換え、かかる入力レジスタ
   に任意のテストアドレスを書き込んで上記マイクロプロ
   グラムROMのアドレス指定を行うとともに、上記第２の
   マルチプレクサを第２の出力端子側に切り換えて上記マ
   イクロプログラムROMの出力線の信号を上記時分割的な
   選択信号に対応させて上記出力レジスタを通して内部バ
   スに伝える動作を行うようにしてなることを特徴とする
   マイクロプログラムROM。