JP2605350B2

JP2605350B2 - パターン・マッチング処理回路

Info

Publication number: JP2605350B2
Application number: JP63131327A
Authority: JP
Inventors: 敦新保; 由美滝沢; 博美安藤
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1988-05-31
Filing date: 1988-05-31
Publication date: 1997-04-30
Anticipated expiration: 2012-04-30
Also published as: JPH01302296A

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、入力される音声を認識するために音声認
識装置等に備えられるディジタル的なパターン・マッチ
ング処理回路に関する。

（従来の技術）従来、この種の音声認識装置に用いられていたパター
ン・マッチング処理方法として、次に示すような手順に
よるものが広く用いられていた。即ち、（ａ）音声認識すべくサンプリングによりディジタル化
されて入力された音声信号の特徴を伝達関数を用いて表わす。

ただし、Ｐは音声信号のパワー、a_iは時間軸上の線形
予測係数である。

（ｂ）通常、入力される特定話者の音声における周波数
構造が（１）式の線形予測係数a_iに包含されることに注
目して、その音声信号についてROM等のメモリに予め用
意している標準値、即ち辞書と入力される前記音声信号
と間の距離を計算する。

（３）（ｂ）の計算により得られた距離の値に基づいて
パターン・マッチング処理を実行し、音声認識結果とし
て出力する。

このような処理方法は、実数計算が基本となってお
り、（１）式に代表されるような積和演算処理も多いの
で、例えば第２図（次に説明する。）に示すようなパタ
ーン・マッチング処理回路等を利用して実現されてい
た。

第２図は、従来のパターン・マッチング処理回路を示
す回路図である。このパターン・マッチング処理回路
は、ディジタル・シグナル・プロセッサとして、テキサ
スインスツルメンツ（株）、「TMS32010ディジタル・シ
グナル・プロセッサ・ユーザーズ・マニュアル、1985、
ディジタル・シグナル・プロセッサ・プロダクト」、19
85年７月発行、第２−２頁、「図２−1 TMS32010のブロ
ック」に記載されているものである。このディジタル・
シグナル・プロセッサの詳細については、前記文献を参
照すべきものとし、以下のこの発明に関連する部分につ
いてのみ説明する。

第２図において、マルチプライヤ（乗算器）200は、
データ・バス201から乗算処理すべきデータを入力し、
乗算処理した出力をマルチプレクサ（MUX）202を介して
演算論理演算器（ALU）203の第１入力に供給する。更
に、算術論理演算器203は、その出力をアキュムレータ
（ACC）204及びデータ線205を介して第２入力にフィー
ドバックしており、これによって第１入力と第２入力と
の間で算術論理演算を実行する。算術論理演算の結果
は、データ・バス201を介してデータRAM206に記憶され
る。この場合には実数演算が多いので、マルチプライヤ
200〜アキュムレータ（ACC）204を含む回路と、データR
AM206を含む回路とは、データ・バス201に対して並列に
接続される形式となっている。

このような接続構成により、従来のパターン・マッチ
ング処理回路は、（１）式により示したように、音声認
識のためのパターン・マッチング処理において必要とさ
れる積和演算処理や、多くの実数演算を効率よく実行で
きるようにしている。

（発明が解決しようとする課題）しかし、従来の技術は、以上で説明したような構成を
有するので、特定話者の音声を認識することができたと
しても、不特定話者の音声を認識することができないと
いう問題点があった。

この発明は、このような従来の技術における問題点を
除去することを目的とし、不特定話者の音声を認識する
ことができるパターン・マッチング処理回路を提供する
ことを目的とする。

（課題を解決するための手段）この発明のパターン・マッチング処理回路は、パター
ン・マッチング処理により音声認識されるべき音声を予
め設定した周期により逐次サンプリングしてディジタル
化することにより得た音声信号を、前記音声における周
波数構造上の傾きに対応するｚ平面上の実根と、前記音
声のフォルマントに対応する共役複素根とに基づく伝達
関数に変換し、さらに前記伝達関数を、周波数構造を変
化させる係数により逆変換し、オールパス・フィルタに
より逆変換された係数を制御して得られた伝達関数の値
と予め設定した標準値との間の距離が最小となるよう
に、パターン・マッチング処理を実行するものであっ
て、前記係数及び前記逆変換された係数に対応する時系
列上のデータを記憶すると共に、共通のバスに前記デー
タを並列に出力可能なメモリと、前記共通のバスを介し
て前記メモリから逐次出力される前記データをそれぞれ
並列にそれぞれ入力して保持する複数のレジスタと、前
記レジスタの出力間において乗算処理をそれぞれ実行す
る複数の乗算器と、前記複数の乗算器の出力間において
算術論理演算処理を実行する算術論理演算器とを備え、
前記算術論理演算器から逐次出力される演算結果を前記
記憶手段に格納するようにしたものである。

（作用）前記のように構成されたパターン・マッチング処理回
路は、前記のように構成されているので、前記メモリか
らビット並列に、かつ逐次出力されるデータを複数の乗
算器及び算術論理演算器によりパイプライン処理して、
パターン・マッチングのための演算処理を効率よく進
め、不特定話者の音声の認識を精度よく達成する。

（実施例）第１図はこの発明によるパターン・マッチング・ディ
ジタル処理回路の一実施例のブロック図である。図にお
いて、100〜105はデータ・バス、106〜117はレジスタ
（R1〜R12）、112〜124はシフタ（SFT1〜SFT3）、118、
119は乗算器（MPY1、MPY2）、120、121は算術論理演算
器（ALU1、ALU2）、127はメモリ、126、128、129は制御
回路である。

ここで、レジスタ106、108の入力はデータ・バス100
に接続され、レジスタ110、112の入力はデータ・バス10
1に接続され、レジスタ107、109、113の入力はデータ・
バス102に接続され、レジスタ111の入力はデータ・バス
103に接続されている。また、シフタ122、123、125の出
力はデータ・バス104に接続され、シフタ123、125の出
力はデータ・バス105に接続されている。メモリ127の入
力はデータ・バス100〜103に接続され、その出力は10
4、105に接続されている。

レジスタ106、107の出力は、乗算器118、レジスタ114
を介してシフタ122の入力に接続されている。

レジスタ108、109の出力は、算術論理演算器120、レ
ジスタ116を介してシフタ123の入力に接続されている。

レジスタ110、111の出力は、乗算器119、レジスタ115
を介してシフタ124の入力に接続されている。

レジスタ112、113の出力は、算術論理演算器121、レ
ジスタ117を介してシフタ125の入力に接続されている。

レジスタ116の出力は算術論理演算器120の第１入力に
も接続されている。レジスタ115の出力は算術論理演算
器120の第２入力にも接続されている。

また、レジスタ113は２入力を有し、その第１入力は
前述のように、データ・バス102に接続され、その第２
入力はデータ・バス104に接続されている。

算術論理演算器121の出力は制御回路126の入力にも接
続されており、制御回路126の出力は算術論理演算器121
の制御入力に接続されている。

メモリ127は、入力をデータ・バス104、102に接続
し、出力をデータ・バス100〜103に接続し、データ・バ
ス104、102から入力される変数及び定数をデータとして
記憶する機能と、またデータ・バス100〜103上にこれら
のデータを読み出す機能を有する。

制御回路128は、特に接続を図示していないが、以上
説明した各部を制御するために、これらに複数の信号を
矢印により示すように出力している。

入出力制御回路129は、データ・バス104、105に接続
されており、図示していない入出力装置とデータの授受
を行なう。

次に、このような構成の動作説明をする前に、メモリ
127に記憶されているデータについて一般的な説明をす
る。

一般に、（ａ）入力音声の特徴を表わす伝達関数として、を用いることができる。ただし、b_jは周波数構造の傾き
を含む係数、c_k、ｃ^＊ _ｋは互いに共役な複素数（ｚ平面
上の複素根）であり、周波数構造におけるフォルマント
の情報を含む係数である。

（ｂ）前記傾き及びフォルマントを適応制御するため
に、βを周波数構造を変化させるパラメータとしたとき
に、次式により表わされる一次のオールパス・フィルタＴ（ｚ）＝（z^-1−β）／（１−β・z^-1）（３）を（２）式のz^-1に置き換えると、音声の伝達関数Ｓ
（ｚ）は、となる。

（ｃ）（４）式の対数を取り更に逆ｚ変換すると、となる。

ただし、α_ｊ、β_ｋは周波数構造を変化させる係数で
ある。

従って、このようにして得た係数Ｓ（ｎ）の値と標準
値との間の距離の計算を行ない、更に算出された距離の
値が最小となるように、前記係数α_ｊ、β_ｋを適応制御
し、（ｃ）により得られた最小値の距離に基づいてパタ
ーン・マッチング処理を実行すれば、音声認識が達成さ
れることが解る。このような手法を用いると、話者によ
る周波数構造のばらつきを効率よく吸収することができ
るので、不特定話者の音声を認識するためのパターン・
マッチング処理として特に有用である。

しかし、このような方法により、パターン・マッチン
グ処理を実行するためには、複素数演算による組み合わ
せ処理が必要となる。

そこで、２つの複素数δ、εを δ＝ν＋ｊ・μ （６） ε＝τ＋ｊ・π （７）と定義すると、複素数δ、εついての乗算及び除算処理
は、 δ・ε＝（ν＋ｊ・μ）・（τ＋ｊ・π）＝（ν・τ−ｊ・μ）＋ｊ（ν・π＋μ・τ）（８） δ／ε＝（ν＋ｊ・μ）／（τ＋ｊ・π）＝（ν＋ｊ・μ）（τ−ｊ・π）／（τ＋ｊ・π）（τ −ｊ・π）＝｛（ν・τ−μ・π）＋ｊ（ν・τ ＋μ・π）｝／（τ・τ＋π・π）（９）となる。

（８）及び（９）式から明らかなように、２つの複素
数δ、εについての乗算及び除算処理は、乗算結果同志
の加算、又は減算処理、即ちａ・ｂ±ｃ・ｄ形式の処理
に帰着する。

従って、音声認識のためのパターン・マッチング処理
を効率よく実現するためには、ａ・ｂ±ｃ・ｄ形式の演
算処理を基本としたディジタル処理回路を構成すればよ
いことが解る。

この発明では、以上述べたａ・ｂ±ｃ・ｄについての
演算処理を実行するために、メモリ127に前記係数
α_ｊ、β_ｋ、c_k、ｃ^＊に対応する時系列上のデータB_i、
C_i、D_i及びE_i（ｉ＝１〜ｉ）が格納されているものと
し、また演算処理の結果のデータA_iもメモリ127に格納
されるものとして、以下動作説明をする。

ステップ１において、メモリ127からデータB₀、C₀、D
₀及びE₀を読み出し、B₀をデータ・バス100、C₀をデータ
・バス102、D₀をデータ・バス101、E₀をデータ・バス10
3にそれぞれ送出する。

ステップ２において、データ・バス100〜103上のデー
タB₀、C₀、D₀及びE₀をそれぞれ前記の対応によりレジス
タ106〜111に格納し、かつ出力する。次に、乗算器11
8、119は、レジスタ106、107;110、111の出力により、
それぞれ乗算B₀×C₀、D₀×E₀を実行する。このときに、
メモリ127はデータ・バス100〜103に第２のデータB₁、C
₁、D₁及びE₁を出力する。

ステップ３において、乗算器118、119の乗算結果R
₁（＝B₀×C₀）、R₁（＝D₀×E₀）をそれぞれレジスタ11
4、115に格納する。

算術論理演算器120は乗算器118、119の乗算結果R₁及
びR₁₀を入力として選択し、これらについて加算B₀×C₀
＋D₀×E₀を実行する。

この間に、乗算器118、119は次のデータB₁、C₁、D₁及
びE₁について前述の形式により乗算B₁×C₁、D₁×E₁を実
行し、メモリ127はデータ・バス101〜103に第３のデー
タB₂〜E₂を出力する。

ステップ４において、算術論理演算器120の加算結果R
₁₁（B₀×C₀＋D₀×E₀）をレジスタ116に格納する。レジ
スタ116の加算結果R₁₁はデータA₀として、シフタ123に
入力される。シフタ123は、データA₀の少数点の位置を
調整して第１演算結果を得、これをデータ・バス104、1
05を介してメモリ127に格納する。

この間に、算術論理演算器120は、次の乗算（B₁×
C₁）＋（D₁×E₁）を実行し、乗算器118、119は（B₂×
C₂）、（D₂×E₂）を実行し、メモリ127はバス100〜103
にデータB₃〜E₃を出力する。

以下、同様の動作を繰り返すことにより、第ｉ演算結
果A_i（ｉ＝１〜ｎ）までが求められ、全てメモリ127に
格納される。

このような動作はパイプライン動作なので、前記から
明らかなように、ｎ組のデータについてｎ＋３回の演算
ステップにより、パターン・マッチング処理の一部が実
行される。

他の動作例として、A_i＝B_i ²＋C_i ²,i＝１〜ｎの演算を
説明するに、A_i＝B_i×B_i＋C_i×C_i,i＝１〜ｎとすれば、
これも前記の演算の場合と同様の処理により達成され
る。しかも、この動作例の場合は、メモリ127からデー
タ・バス101、102にそれぞれB_i、C_iが出力されるので、 D_i＝B_i＋C_i を算術論理演算器121を用いて並列に処理することがで
きる。即ち、演算結果A_i、D_iを同時に求めることができ
る。このような演算はこの発明のパターン・マッチング
のアルゴリズムによく表われるので、音声認識に有効に
作用する。

（発明の効果）この発明は、以上詳細に説明したように、入力される
音声信号が有する周波数構造上の傾き、フォルマント情
報を適応的に制御するように、パターン・マッチング処
理を実行する最適なパターン・マッチング処理回路が構
成されるので、不特定話者の音声も精度よく、かつ効率
よく認識することができ、この際にデータのバラツキの
大きなものであってもデータ間のマッチングを精度よく
実行することができるので、不特定話者の音声も認識す
ることができる。更に、このようなマッチングが実行で
きるので、パターン・マッチング処理を音声認識のため
のものに限定する必要はなく、その他の認識処理にも適
用することもできる。

【図面の簡単な説明】

第１図はこの発明によるパターン・マッチング処理回路
の一実施例を示すブロック図、第２図は従来のパターン
・マッチング処理回路を示すブロック図である。 106〜117……レジスタ、 118,115……乗算器、 120,121……算術論理演算器、 127……メモリ。

Claims

(57)【特許請求の範囲】

【請求項１】パターン・マッチング処理により音声認識
されるべき音声を予め設定した周期により逐次サンプリ
ングしてディジタル化することにより得た音声パターン
を、前記音声における周波数構造上の傾きに対応するｚ
平面上の実根と、前記音声のフォルマントに対応する共
役複素根とに基づく伝達関数に変換し、さらに前記伝達関数を、周波数構造を変化させる係数に
より逆変換し、オールパス・フィルタにより逆変換され
た係数を制御して得られた伝達関数の値と予め設定した
標準値との間の距離が最小となるように、パターン・マ
ッチング処理を実行するパターン・マッチング処理回路
において、前記係数及び前記逆変換された係数に対応する時系列上
のデータを記憶すると共に、共通のバスに前記データを
ビット並列に出力可能なメモリと、前記共通のバスを介して前記メモリから逐次出力される
前記データをそれぞれビット並列にそれぞれ入力して保
持する複数のレジスタと、前記レジスタの出力間において乗算処理をそれぞれ実行
する複数の乗算器と、前記複数の乗算器の出力間において算術論理演算処理を
実行する算術論理演算器とを備え、前記算術論理演算器から逐次出力される演算結果を前記
記憶手段に格納するようにしたことを特徴とするパター
ン・マッチング処理回路。