JP2603966B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP2603966B2
JP2603966B2 JP62247558A JP24755887A JP2603966B2 JP 2603966 B2 JP2603966 B2 JP 2603966B2 JP 62247558 A JP62247558 A JP 62247558A JP 24755887 A JP24755887 A JP 24755887A JP 2603966 B2 JP2603966 B2 JP 2603966B2
Authority
JP
Japan
Prior art keywords
power supply
current
switching power
load current
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62247558A
Other languages
Japanese (ja)
Other versions
JPH0191657A (en
Inventor
俊典 石垣
貞男 大河内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62247558A priority Critical patent/JP2603966B2/en
Publication of JPH0191657A publication Critical patent/JPH0191657A/en
Application granted granted Critical
Publication of JP2603966B2 publication Critical patent/JP2603966B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、以上電流検知機能を備えたスイッチング電
源装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a switching power supply device having a current detection function.

(従来の技術) 従来から、各種電子機器の電源供給手段としてスイッ
チング電源装置が広く用いられているが、その中に以上
電流検知機能を備えたものがある。
2. Description of the Related Art Conventionally, switching power supplies have been widely used as power supply means for various electronic devices, and some of them have a current detection function.

この種の装置では、たとえば+24Vの出力電圧で100A
の電流が負荷に流れたときに電流異常(オーバカレン
ト)であると判断する。
For this type of device, for example, 100A at + 24V output voltage
It is determined that the current is abnormal (overcurrent) when the current flows through the load.

第9図は従来のスイッチング電源装置の構成を示す図
である。
FIG. 9 is a diagram showing a configuration of a conventional switching power supply device.

同図において1はフィルタ、2は整流器、3は整流後
の電圧を蓄積する平滑コンデンサ、4はスイッチングパ
ワートランジスタ(以下トランジスタと称する)、5は
トランジスタ4のオン、オフによりトランスの電流を断
続すると共にトランジスタ4のオフ時にトランスに蓄積
されたエネルギを消費するスナバ回路、6Aはトランジス
タ4のパルス幅変調制御を行うと共に各出力(+5V、+
12V…+24V)のオーバカレントを検知する制御部、7は
単入力多出力型のトランスである。
In the figure, 1 is a filter, 2 is a rectifier, 3 is a smoothing capacitor for storing a voltage after rectification, 4 is a switching power transistor (hereinafter referred to as a transistor), and 5 is an intermittent transformer current when the transistor 4 is turned on and off. A snubber circuit that consumes the energy stored in the transformer when the transistor 4 is turned off, and 6A controls the pulse width modulation of the transistor 4 and outputs (+ 5V, + 5V)
A control unit for detecting an overcurrent of 12V... + 24V) is a single-input multiple-output transformer.

またD11、D12、D21、D22、Dn1、Dn2はトランス7の2
次側の整流ダイオード、C1、C2…Cnは平滑コンデンサ、
L1、L2…Lnはトランジスタ4を流れる電流のピーク値を
低減するとともにリップル電圧を低下させるコイル、
R1、R2…Rnは電流値検出用の抵抗、CF1、CF2…CFnは負
荷側の平滑コンデンサ、そしてRF1、RF2…RFnは負荷側
の抵抗を示す。
D 11 , D 12 , D 21 , D 22 , Dn 1 , and Dn 2 are two of the transformers 7.
The rectifier diode on the secondary side, C 1 , C 2 … Cn are smoothing capacitors,
L 1 , L 2 ... Ln are coils that reduce the peak value of the current flowing through the transistor 4 and reduce the ripple voltage.
R 1, R 2 ... Rn are resistors for detecting current value, the C F1, C F2 ... C F n load side of the smoothing capacitor, and R F1, is R F2 ... R F n indicates the load side resistance.

この回路においてAC100Vがフィルタ1を通り整流器2
により全波整流されると、コンデンサ3には約140Vの電
荷が蓄積される。
In this circuit, 100V AC passes through filter 1 and rectifier 2
When the full-wave rectification is performed, an electric charge of about 140 V is accumulated in the capacitor 3.

一方、制御部6Aには動作電圧+Vが印加され、制御部
6Aはトランジスタ4のベースにオンパルスを与え、トラ
ンジスタ4をオンさせる。
On the other hand, the operating voltage + V is applied to the control unit 6A,
6A gives an ON pulse to the base of the transistor 4 to turn on the transistor 4.

このときコンデンサ3の電荷は、A→B→C→D→E
→F→G→H→の方向に電流として流れる。
At this time, the charge of the capacitor 3 is A → B → C → D → E
The current flows in the direction of → F → G → H →.

またトランス7の2次側のそれぞれの出力J、K…L
には1次:2次巻線の比の電圧が生じ、ダイオードD11、D
21、…Dn1、コイルL1、L2…Lnに電流が流れ、負荷RF1
RF2…RFnに至る。ここでリップル電流の成分はコンデン
サC1、C2…Cnに電荷として蓄積され、おのおの電流電圧
を出力する。
Each output J, K... L on the secondary side of the transformer 7
Produces a voltage of the ratio of the primary: secondary winding, and the diodes D 11 and D 11
21, ... Dn 1, current flows through the coil L 1, L 2 ... Ln, load R F1,
R F2 ... R F n. Here, the components of the ripple current are accumulated as charges in the capacitors C 1 , C 2, ... Cn, and each outputs a current voltage.

またトランジスタ4がオフするとトランス7の励磁電
流C→Dはそのまま流れ続けようとし、このエネルギと
漏れインダクタンスに蓄積されたエネルギとがスナバ回
路5で消費される。
When the transistor 4 is turned off, the exciting current C → D of the transformer 7 continues to flow as it is, and this energy and the energy stored in the leakage inductance are consumed by the snubber circuit 5.

このときトランス7の各2次回路のチョークコイルに
蓄積されたエネルギによって逆起電圧が発生し、トラン
ジスタ4がオンの期間にコイルL1、L2…Lnのそれぞれに
流れていた電流は、ダイオードD12、D22…Dn2を介して
流れ続け、またRF1、RF2…RFnに至るリップル電流は、
コンデンサC1、C2…Cnに電荷として蓄積される。
At this time, a back electromotive force is generated by the energy stored in the choke coil of each secondary circuit of the transformer 7, and the current flowing through each of the coils L 1 , L 2 . continues to flow through the D 12, D 22 ... Dn 2 , also R F1, the ripple current leads to R F2 ... R F n is,
The capacitors C 1 , C 2, ... Cn are stored as electric charges.

なおトランス7の2次側の電圧が下がると、2次側へ
送り込むエネルギを大きくすべく、制御回路6Aのパルス
幅制御機能によりトランジスタ4のオン時間のパルス幅
が大きくなる。またこれと逆にトランス7の2次側電圧
が上がると、制御回路6Aはトランジスタ4のオン時間の
パルス幅を小さくする。この作用により2次側の直流出
力は安定化される。
When the voltage on the secondary side of the transformer 7 drops, the pulse width of the on-time of the transistor 4 is increased by the pulse width control function of the control circuit 6A in order to increase the energy sent to the secondary side. Conversely, when the secondary voltage of the transformer 7 rises, the control circuit 6A reduces the pulse width of the on-time of the transistor 4. By this operation, the DC output on the secondary side is stabilized.

そして安定化された直流出力をM、Q、Uに出力する
と、それぞれの負荷に電流が流れる。
When the stabilized DC output is output to M, Q, and U, current flows to each load.

たとえば+5Vの場合、M→N→RF1→P→O→抵抗R1
を通り、コンデンサC1に電流が流れる。このとき抵抗R1
の両端a、bに電圧が生じ、制御回路6Aに入力される。
For example, in the case of + 5V, M → N → R F1 → P → O → resistance R 1
The street, a current flows to the capacitor C 1. At this time, the resistance R 1
A voltage is generated at both ends a and b, and is input to the control circuit 6A.

出力+12V、+24Vの場合も全く同様に両端C、D、両
端e、fの電圧が制御回路6Aに入力される。
In the case of outputs + 12V and + 24V, the voltages at both ends C and D and both ends e and f are input to the control circuit 6A in the same manner.

たとえば出力+24Vの場合、100Aでオーバカレントと
見なすとすると、Rn=0.01Ω、Rnの両端電圧が1V(100A
×0.01Ω=1V)のときに、制御回路6Aがオーバカレント
を検知することになる。
For example, in the case of output + 24V, if overcurrent is considered at 100A, Rn = 0.01Ω, the voltage across Rn is 1V (100A
× 0.01Ω = 1V), the control circuit 6A detects an overcurrent.

ところでこの種の装置において、たとえば+24Vで通
常電流が20Aの場合、負荷側に何かの異常が発生し、部
分的な負荷電流が10A増えたとしても、合計電流は30Aだ
けしか流れない。
By the way, in this type of device, for example, when the normal current is 20 A at +24 V, even if some abnormality occurs on the load side and the partial load current increases by 10 A, the total current flows only at 30 A.

したがって100Aでオーバカレントと見なす場合には、
負荷がスポット的に発熱または発火していても異常検知
されないことになる。
Therefore, when considering overcurrent at 100A,
Even if the load generates heat or ignites in spots, no abnormality is detected.

(発明が解決しようとする問題点) このように従来のスイッチング電源装置では、負荷に
実際に異常が発生してもオーバカレント電流に達するま
では検知されず、最悪の場合には火災が発生することが
あるという問題があった。
(Problems to be Solved by the Invention) As described above, in the conventional switching power supply device, even if an abnormality actually occurs in the load, it is not detected until the current reaches the overcurrent, and in the worst case, a fire occurs. There was a problem that there was.

本発明はこのような事情により成されたもので、負荷
に異常が発生した場合には、たとえオーバカレント電流
に達していなくてもそれを検知することができ、火災等
の発生のおそれを回避したスイッチング電流装置の提供
を目的としている。
The present invention has been made under such circumstances, and when an abnormality occurs in a load, the abnormality can be detected even if the current does not reach an overcurrent current, thereby avoiding the possibility of occurrence of a fire or the like. The purpose of the present invention is to provide a switching current device.

[発明の構成] (問題点を解決するための手段) 本発明はこの目的を実現するべく、入力直流をスイッ
チングして所望の電圧に変換し、整流および平滑して所
定の負荷に供給するように構成されたスイッチング電源
装置において、負荷電流を検出する電流検出手段と、前
記負荷電流の変化の基準パターンのデータを予め記憶し
ている記憶手段と、前記電流検出手段により検出された
電流値と前記記憶手段に記憶されている前記負荷電流の
変化の基準パターンとを時間軸上で比較し、一致しない
場合、異常の発生を認識する制御手段を設けたものであ
る。
[Constitution of the Invention] (Means for Solving the Problems) In order to achieve this object, the present invention switches input DC to convert it to a desired voltage, rectifies and smoothes it, and supplies it to a predetermined load. In the switching power supply device configured as described above, current detection means for detecting a load current, storage means for previously storing data of a reference pattern of a change in the load current, and a current value detected by the current detection means A control means is provided for comparing the reference pattern of the change in the load current stored in the storage means on a time axis, and recognizing the occurrence of an abnormality when they do not match.

(作 用) 本発明のスイッチング電源装置では、制御手段が負荷
側の異常電流を最大電流値だけでなく、電流値−時間の
ファクタで監視し、負荷電流の変化が正常な負荷動作を
パターン(電流値と時間の関係が一定の決められたパタ
ーン)であれば正常、そうでなければ電流値が微少であ
ってオーバカレント値に到底及ばなくても異常と見な
す。
(Operation) In the switching power supply device of the present invention, the control means monitors not only the maximum current value but also the current value-time factor, and the load current changes in a normal pattern in the load operation. If the relationship between the current value and the time is a fixed pattern), it is regarded as normal. Otherwise, even if the current value is very small and does not reach the overcurrent value, it is regarded as abnormal.

(実施例) 以下、本発明の実施例の詳細を図面に基づいて説明す
る。
(Example) Hereinafter, details of an example of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例の構成を示す回路図であ
り、第9図と共通する部分には共通の符号が付してあ
る。
FIG. 1 is a circuit diagram showing a configuration of one embodiment of the present invention, and portions common to FIG. 9 are denoted by common reference numerals.

同図において1はフィルタ、2は整流器、3は整流後
の電圧を蓄積する平滑コンデンサ、4はスイッチング用
のトランジスタ、5はトランジスタ4のオン、オフによ
りトランスの電流を断続すると共にトランジスタ4のオ
フ時にトランスに蓄積されたエネルギを消費するスナバ
回路、6Bはトランジスタ4のパルス幅変調制御を行うと
共に各出力(+5V、+12V…+24V)のオーバカレントを
検知する制御部、7は単入力多出力型のトランスであ
る。
In the figure, 1 is a filter, 2 is a rectifier, 3 is a smoothing capacitor for storing a voltage after rectification, 4 is a switching transistor, 5 is a transistor for turning on and off the transistor 4 and turning off and off the transistor 4. A snubber circuit that sometimes consumes the energy stored in the transformer, 6B controls the pulse width of the transistor 4 and detects the overcurrent of each output (+ 5V, + 12V ... + 24V), and 7 is a single-input multiple-output type. It is a transformer.

またD11D12、D21、D22、Dn1、Dn2はトランス7の2次
側の整流ダイオード、C1、C2…Cnは平滑コンデンサ、
L1、L2…Lnはトランジスタ4を流れる電流のピーク値を
低減するとともにリップル電圧を低下させるコイル、
R1、R2…Rnは電流値検出用の抵抗、CF1、CF2…CFnは負
荷側の平滑コンデンサ、そしてRF1、RF2…RFnは負荷側
の抵抗を示す。
D 11 D 12 , D 21 , D 22 , Dn 1 , Dn 2 are rectifier diodes on the secondary side of the transformer 7, C 1 , C 2 ... Cn are smoothing capacitors,
L 1 , L 2 ... Ln are coils that reduce the peak value of the current flowing through the transistor 4 and reduce the ripple voltage.
R 1, R 2 ... Rn are resistors for detecting current value, the C F1, C F2 ... C F n load side of the smoothing capacitor, and R F1, is R F2 ... R F n indicates the load side resistance.

この回路においてAC100Vがフィルタ1を通り整流器2
により全波整流されると、コンデンサ3には約140Vの電
荷が蓄積される。
In this circuit, 100V AC passes through filter 1 and rectifier 2
When the full-wave rectification is performed, an electric charge of about 140 V is accumulated in the capacitor 3.

一方、制御部6Bには動作電圧+Vが印加され、制御部
6Bはトランジスタ4のベースにオンパルスを与え、トラ
ンジスタ4をオンさせる。
On the other hand, the operating voltage + V is applied to the control unit 6B,
6B gives an ON pulse to the base of the transistor 4 to turn on the transistor 4.

このときコンデンサ3の電荷は、A→B→C→D→E
→F→G→H→の方向に電流として流れる。
At this time, the charge of the capacitor 3 is A → B → C → D → E
The current flows in the direction of → F → G → H →.

またトランス7の2次側のそれぞれの出力J、K…L
には1次:2次巻線の比の電圧が生じ、ダイオードD11、D
21、…Dn1、コイルL1、L2…Lnに電流が流れ、負荷RF1
RF2…RFnに至る。ここでリップル電流の成分はコンデン
サC1、C2…Cnに電荷として蓄積され、おのおの電流電圧
を出力する。
Each output J, K... L on the secondary side of the transformer 7
Produces a voltage of the ratio of the primary: secondary winding, and the diodes D 11 and D 11
21, ... Dn 1, current flows through the coil L 1, L 2 ... Ln, load R F1,
R F2 ... R F n. Here, the components of the ripple current are accumulated as charges in the capacitors C 1 , C 2, ... Cn, and each outputs a current voltage.

またトランジスタ4がオフするとトランス7の励磁電
流C→Dはそのまま流れ続けようとし、このエネルギと
漏れインダクタンスに蓄積されたエネルギとがスナバ回
路5で消費される。
When the transistor 4 is turned off, the exciting current C → D of the transformer 7 continues to flow as it is, and this energy and the energy stored in the leakage inductance are consumed by the snubber circuit 5.

このときトランス7の各2次回路のコイルL1、L2…Ln
に蓄積されたエネルギによって逆起電圧が発生し、トラ
ンジスタ4がオンの期間にコイルL1、L2…Lnのそれぞれ
に流れていた電流は、ダイオードD12、D22…Dn2を介し
て流れ続け、また負荷RF1、RF2…RFnに至るリップル電
流は、コンデンサC1、C2…Cnに電荷として蓄積される。
At this time, the coils L 1 , L 2 ... Ln of the respective secondary circuits of the transformer 7
Flow counter electromotive voltage is generated by the stored energy, the current flowing to the respective coils L 1, L 2 ... Ln transistor 4 is in the ON period of, through the diode D 12, D 22 ... Dn 2 to Subsequently, also the load R F1, the ripple current leads to R F2 ... R F n is stored as a charge in the capacitor C 1, C 2 ... Cn.

なおトランス7の2次側の電圧が下がると、2次側へ
送り込むエネルギを大きくすべく、制御回路6Bのパルス
幅制御機能によりトランジスタ4のオン時間のパルス幅
が大きくなる。またこれと逆にトランス7の2次側電圧
が上がると、制御回路6Bはトランジスタ4のオン時間の
パルス幅を小さくする。この作用により2次側の直流出
力は安定化される。
When the voltage on the secondary side of the transformer 7 decreases, the pulse width of the on-time of the transistor 4 is increased by the pulse width control function of the control circuit 6B in order to increase the energy sent to the secondary side. Conversely, when the secondary voltage of the transformer 7 increases, the control circuit 6B reduces the pulse width of the transistor 4 during the ON time. By this operation, the DC output on the secondary side is stabilized.

そして安定化された直流出力をM、Q、Uに出力する
と、それぞれの負荷に電流が流れる。
When the stabilized DC output is output to M, Q, and U, current flows to each load.

異常の部分は第9図の回路と同一であるが、本実施例
回路では制御回路の構成が異なっている。
The abnormal part is the same as the circuit of FIG. 9, but the configuration of the control circuit is different in the circuit of this embodiment.

本実施例の制御回路6Bは、トランジスタ4のベースに
駆動パルスを与えるドライバ8と、駆動パルスを保持す
るパルスレジスタ9と、制御データおよび後述する「基
準とする電流パターン」が予め書込まれているROM10
と、ワークエリアとなるRAM11と、異常電流の監視機能
およびパルス幅変調機能を有するマイクロコンピュータ
12と、負荷側の電流値を2値化データとして保持する電
流レジスタ13と、負荷側の電流を2値化データに変換す
るAD変換器14と、後述する電流切換回路15とを備えてい
る。
The control circuit 6B of the present embodiment has a driver 8 for applying a drive pulse to the base of the transistor 4, a pulse register 9 for holding the drive pulse, control data and a “reference current pattern” to be described later written in advance. ROM10
, A RAM 11 serving as a work area, and a microcomputer having an abnormal current monitoring function and a pulse width modulation function
12, a current register 13 for holding the load-side current value as binary data, an AD converter 14 for converting the load-side current to binary data, and a current switching circuit 15 to be described later. .

第2図は第1図における+24V出力電圧の負荷側の等
価回路を示す図である。
FIG. 2 is a diagram showing an equivalent circuit on the load side of the +24 V output voltage in FIG.

負荷RFnは、それぞれ複数の抵抗成分rF1、rF2…rFnか
ら構成されている。
Load R F n are respectively configured plurality of resistance components r F1, from r F2 ... r F n.

制御用電源、計算機用電源ではこれら抵抗成分rF1、r
F2…rFnが、それぞれロジックボード1枚に相当する。
In the control power supply and the computer power supply, these resistance components r F1 and r F
F2 ... r F n corresponds to a single logic board, respectively.

また第3図は本実施例回路における正常時の+24V出
力の負荷電流の変化、すなわち後述する「基準とする電
流パターン」を示す図であり、横軸はT(時間)を示
し、縦軸は電流を示している。ここでtは時間幅、Iは
電流値を示す。
FIG. 3 is a diagram showing a change in the load current of the +24 V output in the circuit of the present embodiment in a normal state, that is, a “reference current pattern” to be described later. The current is shown. Here, t indicates a time width, and I indicates a current value.

また第4図は、同+24V出力の負荷電流の異常値のパ
ターンを示す図、第5図はこの異常値を本実施例の制御
回路6Bが検出する手順を説明をするための図である。
FIG. 4 is a diagram showing a pattern of an abnormal value of the load current of +24 V output, and FIG. 5 is a diagram for explaining a procedure for detecting the abnormal value by the control circuit 6B of the present embodiment.

本実施例の制御回路6Bにおいて、抵抗R1、R2…Rnの両
端電圧a−b、c−d、e−fが制御回路6Bに入力され
ると、マイクロコンピュータ12が電流切換回路15を動作
させてa−b、c−d、e−fのいずれかを選択し、AD
変換器14を介し電流レジスタ13に2値化データとしてセ
ットする。そしてこのデータをマイクロコンピュータ12
が読む。
In the control circuit 6B of the present embodiment, the voltage across a-b of the resistor R 1, R 2 ... Rn, c-d, when e-f is inputted to the control circuit 6B, the microcomputer 12 is a current switching circuit 15 Operate and select any of ab, cd, ef, and AD
It is set as binary data in the current register 13 via the converter 14. This data is then transferred to the microcomputer 12
Read.

すなわちマイクロコンピュータ12が各DC出力(2次
側)の電流値をそれぞれa−b、c−d、e−f間の電
圧値として入力し、電流値の時間な何変化を検知できる
ようにしてある。
That is, the microcomputer 12 inputs the current value of each DC output (secondary side) as a voltage value between a-b, cd, and ef, so that a change in the current value over time can be detected. is there.

以下、制御部6Bのマイクロコンピュータ12の動作を第
6図および第7図の流れ図に従って説明する。
Hereinafter, the operation of the microcomputer 12 of the control section 6B will be described with reference to the flowcharts of FIGS. 6 and 7.

なおここでは動作の説明を簡単にするため、+24V出
力において正常時の負荷電流の変化は、第3図に示した
ものである。
In this case, in order to simplify the explanation of the operation, the change of the load current at the time of normal operation at +24 V output is as shown in FIG.

すなわち通常は20A流れており、パターンではI2=3
0Aで、期間t11または期間t12だけ電流が変化する。また
パターンではI3=90Aで期間t2だけ、およびパターン
ではI4=45Aで期間t3だけ電流変化する。さらにパタ
ーンの場合もある。
That is, the current is usually 20 A, and the pattern has I 2 = 3
In 0A, only for the period t 11 or time period t 12 current changes. In the pattern only period t 2 in I 3 = 90A, and the pattern change in current for a period t 3 in I 4 = 45A. Further, there may be a pattern.

なおパターン、および重ならない上、単位ユニ
ット時間tに同期して電流値の変化があるものと仮定す
る。
It is assumed that the patterns do not overlap, and that the current value changes in synchronization with the unit time t.

第6図において、まずステップ21として切換回路15に
より+24Vのe、fを選択し、ステップ22としてAD変換
して電流レジスタ13にセットされたディジタル値を読
む。そしてステップ23〜27として第3図のI1=20A、I2
=30A、I3=70A、I4=45A、I5=100A以上のいずれかと
合致すればt時間後に再度電流値を読み、それぞれ第3
図におけるパターン、、、のいずれかに該当す
るか、またはこれらから外れているかをチェックする。
In FIG. 6, first, e and f of +24 V are selected by the switching circuit 15 as a step 21, and the digital value set in the current register 13 is read by performing an AD conversion as a step 22. The third view Step 23~27 I 1 = 20A, I 2
= 30A, I 3 = 70A, I 4 = 45A, I 5 = if consistent with the 100A or any time t after again read the current value, respectively third
It is checked whether it corresponds to any of the patterns in the figure, or whether it is out of these.

たとえばステップ23においてYesである場合にはパタ
ーンであるため、ステップ41〜47により、時間tごと
にチェックされる。
For example, if Yes in step 23, it is a pattern, and it is checked every time t in steps 41 to 47.

ここで電流が第4図のパターンの期間t11より長く3
0A流れ続けた場合には異常であるため、第5図のイ、
ロ、ハ、ニに対応してステップ41、43、45を経てステッ
プ46で30AがYESとなり、期間t11より短い時間で30Aから
20Aになると異常であるため、ステップ42でNO、ステッ
プ44でNOとなり異常として扱われる。
Here current is longer than the period t 11 in the pattern of FIG. 4 3
If the current continues to flow at 0A, it is abnormal.
B, c, 30A is YES in step 46 through step 41, 43 and 45 in response to two, the short time 30A than the period t 11
Since it is abnormal at 20 A, it is NO at step 42 and NO at step 44 and is treated as abnormal.

第3図のパターンでは、ステップ24でYES、ステッ
プ28〜37で電流値がチェックされ、すべて電流値があれ
ば正常リターンでステップ48へ行く。さらにステップ28
〜37でどこかでNOの場合には異常として扱われる。
In the pattern of FIG. 3, the answer is YES in step 24, the current values are checked in steps 28 to 37, and if there are all current values, the process returns to step 48 with a normal return. Step 28
If it is NO at ~ 37 somewhere, it is treated as abnormal.

第3図のパターンは、ステップ25、38〜40および48
で比較される。またパターンはステップ26でYESとな
り、ステップ49へ行く。第4図のパターンはステップ
23〜27でYESとならず、ステップ50〜52で処理され、第
5図ホ、ヘ、ト、チ、リ、ヌでそれぞれの電流値と、予
め用意された正常パターン値とを比較して合致すればス
テップ52でNOとなり、正常リターンとなるが、定義され
ていない(用意されていない)パターンであった場合に
は、ステップ52でYESとなりステップ49に行く。
The pattern of FIG. 3 comprises steps 25, 38-40 and 48
Are compared. The pattern is determined to be YES at step 26, and the process goes to step 49. The pattern in Fig. 4 is a step
23 is not YES, processing is performed in steps 50 to 52, and each current value is compared with a normal pattern value prepared in advance in steps E, H, G, H, R, and N in FIG. If they match, the answer is NO in step 52 and the return is normal, but if the pattern is undefined (not prepared), the answer is YES in step 52 and the routine goes to step 49.

第5図におけるパターンも、ステップ27でNOとな
り、ステップ50〜52はステップ49に戻る。すなわち第5
図、ル、ヲ、ワ、カ、ヨ、タは電流値の比較の段階で合
致しない。
The pattern in FIG. 5 is also NO in step 27, and steps 50 to 52 return to step 49. That is, the fifth
The figures, ヲ, ヲ, 、, カ, ヨ, and 、 do not match at the stage of comparing the current values.

そして第6図の処理で異常になると、第7図の処理で
ステップ53になり、2次側にエネルギを供給しなくな
る。したがって負荷RFnでの異常発熱もなくなる。なお
ステップ54の処理としてはいろいろな警告方式が考えら
れる。
If an abnormality occurs in the processing in FIG. 6, the process proceeds to step 53 in the processing in FIG. 7, and energy is not supplied to the secondary side. Therefore, abnormal heat generation at the load R F n is also eliminated. Note that various warning methods can be considered as the processing of step 54.

たとえばステップ53でトランジスタ4をオン・オフし
続けて、ステップ54でオペレータに対し何らかの方法で
知らせ、オペレータが電源装置全体をオフする等の方式
である。
For example, in step 53, the transistor 4 is continuously turned on and off, and in step 54, the operator is notified by some method, and the operator turns off the entire power supply device.

なお本実施例ではマイクロコンピュータ12が、パルス
レジスタ9のLSBに0を書くとドライバ8の出力が1と
なってトランジスタ4がオンし、LSB=1でドライバ8
が0となり、トランジスタ4がオフするようになってお
り、マイクロコンピュータ12でパルス幅オン時間の制御
を行い、2次側出力電圧の安定化制御を行っている。
In this embodiment, when the microcomputer 12 writes 0 to the LSB of the pulse register 9, the output of the driver 8 becomes 1 and the transistor 4 is turned on.
Becomes 0, and the transistor 4 is turned off. The microcomputer 12 controls the pulse width on-time, and controls the stabilization of the secondary output voltage.

本実施例では第6図の説明においてステップ23〜27で
電流値の比較をしているが、たとえばステップ23で30A
をチェックするときは、28〜32Aの値をチェックし、実
際のe、f電圧(第1図)から電流レジスタ13への変換
時の誤差を補正している。
In the present embodiment, the current values are compared in steps 23 to 27 in the description of FIG.
Is checked, the value of 28 to 32 A is checked, and the error at the time of conversion from the actual e, f voltage (FIG. 1) to the current register 13 is corrected.

かくして本実施例では、オーバカレント値以内の電流
値でも、異常電流の電流変化値を時間経過で認識するこ
とにより、定義したパターン以外の電流変化を検知する
ことにより、従来なかった電源機能が可能となる。
Thus, in the present embodiment, even if the current value is within the overcurrent value, by detecting the current change value of the abnormal current with the passage of time, it is possible to detect a current change other than the defined pattern, thereby enabling a power supply function that was not conventionally possible. Becomes

なお本実施例では、正常時の負荷電流の時間変化パタ
ーンが電源装置の外部環境によって変化しないものとし
た場合について説明しているが、実際の電源装置におい
て、電源装置の入力電圧、電源の周囲温度は常に変化し
ている。また電源装置の起動直後と、ある時間の経過後
とでは、電源装置自己発熱により内部温度が上昇する。
In this embodiment, the case where the time variation pattern of the normal load current does not change due to the external environment of the power supply is described. However, in an actual power supply, the input voltage of the power supply, Temperature is constantly changing. In addition, the internal temperature increases due to self-heating of the power supply device immediately after the power supply device is started and after a certain time has elapsed.

このように入力電圧や電源内部の部品の温度が変化す
ると、電源の出力電圧の過度特性や過負荷時の過電流値
が変ってくる。このため当初ROM10に書込んでおくべき
「基準とする電流パターン」と、正常運転時の電流パタ
ーンとは必ずしも一致しない。
When the input voltage and the temperature of the components inside the power supply change in this way, the transient characteristics of the output voltage of the power supply and the overcurrent value at the time of overload change. For this reason, the “reference current pattern” to be initially written in the ROM 10 does not always match the current pattern during normal operation.

そこでROM10内の基準電流パターンをRAM11にとり出
し、外部環境に応じて修正することが考えられる。
Therefore, it is conceivable to take out the reference current pattern in the ROM 10 to the RAM 11 and correct it according to the external environment.

第8図はこうした事情から構成した本発明の他の本実
施例を示す図である。
FIG. 8 is a view showing another embodiment of the present invention constituted under such circumstances.

なお第8図において第1図と共通する部分には共通の
符号を付し、説明を省略している。
In FIG. 8, portions common to FIG. 1 are denoted by common reference numerals, and description thereof is omitted.

同図において60はVin(入力電圧)センサであり、ス
イッチングの入力電圧を検出する。また61は温度センサ
であり、特に温度により過電流特性が変化しやすいトラ
ンジスタ、トランス、チョーク、コンデンサなどの特性
変化を検出する箇所に設けておく。
In the figure, reference numeral 60 denotes a Vin (input voltage) sensor, which detects an input voltage for switching. Reference numeral 61 denotes a temperature sensor, which is provided at a location where a characteristic change of a transistor, a transformer, a choke, a capacitor, or the like, in which the overcurrent characteristic is likely to change depending on the temperature, is detected.

そしてVinセンサ60の出力をAD変換器62を介してレジ
スタ63に取り込む一方、温度センサ61の出力をAD変換器
64を介してレジスタ65に取り込む。またマイクロコンピ
ュータ12により「基準となる電流のパターン」をROM10
からRAM11に取り出す。
Then, the output of the Vin sensor 60 is taken into the register 63 via the AD converter 62, while the output of the temperature sensor 61 is read by the AD converter.
It is taken into the register 65 via 64. The microcomputer 12 reads the “reference current pattern” from the ROM 10
Out to RAM11.

そしてこれらレジスタ63、65との間で演算を行うこと
により、基準とする電流パターンをRAM11内で修正し、
修正したパターンを検出した電流パターンと比較する。
By performing an operation between these registers 63 and 65, the reference current pattern is corrected in the RAM 11,
The corrected pattern is compared with the detected current pattern.

また本実施例ではPWMコントロール回路66を別に設け
ており、「基準となる電流のパターン」はこのPWMコン
トロール回路66内のものをそのまま用い、各抵抗R1〜Rn
の電流検出によって得られた負荷電流パターンをPWMコ
ントロール回66路内で、Vinセンサ60からの情報に基づ
いて修正し、ROM10内のパターンとしてもよい。
Also is provided separately from the PWM control circuit 66 in the present embodiment, the "pattern of current to be a reference" is directly used in the PWM control circuit 66, the resistors R 1 ~Rn
The load current pattern obtained by the current detection may be corrected in the PWM control circuit 66 based on the information from the Vin sensor 60, and may be used as the pattern in the ROM 10.

なお本実施例では本来の電源機能である出力電圧の安
定化を図るためにトランジスタ4をパルス幅変調するこ
とが必要であるが、この説明は省略してある。
In this embodiment, it is necessary to modulate the pulse width of the transistor 4 in order to stabilize the output voltage, which is an original power supply function, but this description is omitted.

この出力電圧の安定化は一般の電源で既に行われてい
るように、たとえば+5V出力電圧を検出して、PWMコン
トロール回路66に入力し、ここで所望のオンパルス幅を
もつドライブパルスを生成し、トランジスタ4に入力す
ることを意味する。
This output voltage is stabilized, for example, by detecting a + 5V output voltage and inputting it to the PWM control circuit 66, where a drive pulse having a desired on-pulse width is generated, as already performed by a general power supply. This means inputting to the transistor 4.

なおPWMコントロール回路66の出力と制御回路6cの出
力とは、いずれもオン・オフするパルスであるが、これ
らの出力はAND回路67に入力する。
The output of the PWM control circuit 66 and the output of the control circuit 6c are both ON / OFF pulses, and these outputs are input to the AND circuit 67.

さらに制御回路6cのクロックとPWMコントロール回路6
6のクロックとは周波数および位相を合わせる必要があ
るため、CLOCK Syncラインで接続している。
Furthermore, the clock of the control circuit 6c and the PWM control circuit 6
Because the frequency and phase must be matched with the clock of 6, it is connected by CLOCK Sync line.

なおマイクロコンピュータ12およびその周辺回路の駆
動電圧を入力電圧とは絶縁された2次回路から給電した
い場合があるが、このような場合には、たとえばトラン
ス7に昇圧用巻線を設け、これから入力電圧検出信号を
得てもよいし、どれか1つの2次巻線たとえば+5V用巻
線から、たとえばダイオードD11のアノード側から出し
てもよい。
In some cases, it is desired to supply the drive voltage for the microcomputer 12 and its peripheral circuits from a secondary circuit that is insulated from the input voltage. In such a case, for example, a boosting winding is provided in the transformer 7 and the input may be obtained a voltage detection signal from any one of the secondary windings for example + 5V winding, for example, may be out of the anode side of the diode D 11.

[発明の効果] 以上説明したように本発明のスイッチング電源装置で
は、制御手段が負荷側の異常電流を最大電流値だけでな
く電流値−時間のファクタで監視し、負荷電流の変化が
正常な負荷動作のパターンであれば正常、そうでなけれ
ば電流値が微少であってオーバカレント値に到底及ばな
くても異常と見なすので、火災等が発生するおそれは皆
無である。
[Effect of the Invention] As described above, in the switching power supply of the present invention, the control means monitors the abnormal current on the load side not only by the maximum current value but also by the current value-time factor, and the change in the load current is normal. If it is a load operation pattern, it is considered normal, otherwise, the current value is very small and even if it does not reach the overcurrent value, it is regarded as abnormal, and there is no risk of fire or the like.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例装置の構成を示す回路図、第
2図は同実施例装置における負荷の等価回路を示す回路
図、第3図は同実施例における「基準となる電流パター
ン」を説明する図、第4図および第5図は同実施例にお
ける異常電流の検出処理を示す図、第6図および第7図
は同実施例装置の動作を示す流れ図、第8図は本発明の
他の実施例装置の構成を示す回路図、第9図は従来のス
イッチング電源装置の構成の一例を示す回路図である。 1……フィルタ、2……整流器、3……平滑コンデン
サ、4……スイッチングトランジスタ、5……スナバ回
路、6A〜6C……制御回路、7……トランス、8……ドラ
イバ、9……パルスレジスタ、10……ROM、11……RAM、
12……マイクロコンピュータ、13……整流レジスタ、1
4、62、64……AD変換器、15……電流切換回路、60……
入力電圧センサ、61……温度センサ、63……電圧レジス
タ、65……温度レジスタ、66……PWMコントロール回
路、67……AND回路。
FIG. 1 is a circuit diagram showing a configuration of a device according to an embodiment of the present invention, FIG. 2 is a circuit diagram showing an equivalent circuit of a load in the device according to the embodiment, and FIG. 4 and 5 are diagrams showing an abnormal current detection process in the embodiment, FIGS. 6 and 7 are flow charts showing the operation of the device in the embodiment, and FIG. FIG. 9 is a circuit diagram showing an example of the configuration of a conventional switching power supply device. DESCRIPTION OF SYMBOLS 1 ... Filter 2 ... Rectifier 3 ... Smoothing capacitor 4 ... Switching transistor 5 ... Snubber circuit 6A-6C ... Control circuit 7 ... Transformer 8 ... Driver 9 ... Pulse Register, 10… ROM, 11… RAM,
12 ... microcomputer, 13 ... rectifier resistor, 1
4, 62, 64: AD converter, 15: Current switching circuit, 60:
Input voltage sensor, 61: Temperature sensor, 63: Voltage register, 65: Temperature register, 66: PWM control circuit, 67: AND circuit.

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力直流をスイッチングして所望の電圧に
変換し、整流および平滑して負荷に供給するように構成
されたスイッチング電源装置において、負荷電流を検出
する電流検出手段と、前記負荷電流の変化の基準パター
ンのデータを予め記憶している記憶手段と、前記電流検
出手段により検出された負荷電流と前記記憶手段に記憶
されている前記負荷電流の変化の基準パターンとを比較
し、一致しない場合、異常の発生を認識する制御手段と
を具備することを特徴とするスイッチング電源装置。
1. A switching power supply device configured to switch an input direct current to convert it to a desired voltage, rectify and smooth and supply it to a load, and a current detecting means for detecting a load current; And comparing the load current detected by the current detection means with the reference pattern of the change in the load current stored in the storage means, wherein the storage means pre-stores the data of the reference pattern of the change in A switching power supply device, comprising: a control unit that recognizes occurrence of an abnormality when the switching power supply is not performed.
【請求項2】前記制御手段が、前記入力直流のスイッチ
ング動作をパルス幅変調により制御する特許請求の範囲
第1項記載のスイッチング電源装置。
2. The switching power supply according to claim 1, wherein said control means controls the input DC switching operation by pulse width modulation.
【請求項3】前記制御手段が、前記負荷における異常の
発生を認識した時点で、前記スイッチング動作を停止さ
せる特許請求の範囲第1項記載のスイッチング電源装
置。
3. The switching power supply device according to claim 1, wherein said control means stops said switching operation when it recognizes that an abnormality has occurred in said load.
【請求項4】前記制御手段が、前記電流検出手段により
検出された負荷電流と前記記憶手段に記憶されている前
記負荷電流の変化の基準パターンとを単位時間ごとに比
較し、いずれかの単位時間の比較で不一致が判定された
場合に異常の発生を認識する特許請求の範囲第1項記載
のスイッチング電源装置。
4. The control means compares the load current detected by the current detection means with a reference pattern of a change in the load current stored in the storage means for each unit time, and 2. The switching power supply device according to claim 1, wherein when a mismatch is determined by comparing the times, the occurrence of an abnormality is recognized.
【請求項5】前記制御手段が、前記電流検出手段により
検出された負荷電流を前記入力直流の電圧に応じて修正
し、この修正した負荷電流と前記記憶手段に記憶されて
いる前記負荷電流の変化の基準パターンとを比較する特
許請求の範囲第1項記載のスイッチング電源装置。
5. The control means corrects the load current detected by the current detection means according to the input DC voltage, and calculates the corrected load current and the load current stored in the storage means. 2. The switching power supply according to claim 1, wherein the switching power supply compares the reference pattern with the change.
【請求項6】前記制御手段が、前記記憶手段に記憶され
ている前記負荷電流の変化の基準パターンを前記入力直
流の電圧に応じて修正し、この修正した負荷電流の変化
の基準パターンと前記電流検出手段により検出された負
荷電流とを比較する特徴とする特許請求の範囲第1項記
載のスイッチング電源装置。
6. The control means corrects the reference pattern of the change of the load current stored in the storage means in accordance with the voltage of the input DC. 2. The switching power supply device according to claim 1, wherein a comparison is made with a load current detected by the current detection means.
【請求項7】前記制御手段が、前記電流検出手段により
検出された負荷電流を所定の部位の温度に応じて修正
し、この修正した負荷電流と前記記憶手段に記憶されて
いる前記負荷電流の変化の基準パターンとを比較する特
許請求の範囲第1項記載のスイッチング電源装置。
7. The control means corrects the load current detected by the current detection means in accordance with the temperature of a predetermined portion, and calculates the corrected load current and the load current stored in the storage means. 2. The switching power supply according to claim 1, wherein the switching power supply compares the reference pattern with the change.
【請求項8】前記制御手段が、前記記憶手段に記憶され
ている前記負荷電流の変化の基準パターンを所定の部位
の温度に応じて修正し、この修正した負荷電流の変化の
基準パターンと前記電流検出手段により検出された負荷
電流とを比較する特許請求の範囲第1項記載のスイッチ
ング電源装置。
8. The control means corrects the reference pattern of the change of the load current stored in the storage means according to the temperature of a predetermined portion. 2. The switching power supply according to claim 1, wherein the switching power supply is compared with a load current detected by the current detecting means.
JP62247558A 1987-09-30 1987-09-30 Switching power supply Expired - Lifetime JP2603966B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62247558A JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62247558A JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Publications (2)

Publication Number Publication Date
JPH0191657A JPH0191657A (en) 1989-04-11
JP2603966B2 true JP2603966B2 (en) 1997-04-23

Family

ID=17165280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62247558A Expired - Lifetime JP2603966B2 (en) 1987-09-30 1987-09-30 Switching power supply

Country Status (1)

Country Link
JP (1) JP2603966B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2149499A1 (en) 2008-07-31 2010-02-03 Toyo Jidoki Co., Ltd. Empty bag supply method and apparatus
KR20110127061A (en) 2010-05-18 2011-11-24 도요지도키 가부시키가이샤 Intermittently rotating table-type bag-filling and packing machine

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5925988U (en) * 1982-08-09 1984-02-17 株式会社明電舎 failure detection circuit
JPS60134765A (en) * 1983-12-20 1985-07-18 Mitsubishi Electric Corp Overcurrent protecting device of polyphase multiplex chopper
JPS6274492U (en) * 1985-10-29 1987-05-13

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2149499A1 (en) 2008-07-31 2010-02-03 Toyo Jidoki Co., Ltd. Empty bag supply method and apparatus
KR20110127061A (en) 2010-05-18 2011-11-24 도요지도키 가부시키가이샤 Intermittently rotating table-type bag-filling and packing machine

Also Published As

Publication number Publication date
JPH0191657A (en) 1989-04-11

Similar Documents

Publication Publication Date Title
US6845018B2 (en) Power circuit and method for controlling drive and control voltages of an image formation apparatus
JP4637694B2 (en) Power factor correction circuit and output voltage control method thereof
US6701103B2 (en) Power supply control apparatus and image formation apparatus
JP2008141801A (en) Switching power supply circuit
JP3559645B2 (en) Switching power supply
JP2007511995A (en) Switch mode power supply
JP4375839B2 (en) Switching power supply
JP3366757B2 (en) Power supply device in image forming apparatus
JP2603966B2 (en) Switching power supply
JPH0662568A (en) Switching power device
JP2008289334A (en) Switching power supply device, and power supply control method
JP2735202B2 (en) Switching power supply
JPH07288976A (en) Multi-output converter
JP5495679B2 (en) Power circuit
JP2604302Y2 (en) Resonant DC-DC converter
JPH0340757A (en) Switching power source device
JPH10309078A (en) Switching dc power unit
JP2002095257A (en) Power supply unit for electric apparatus
JP2000134924A (en) Power circuit
JP3571959B2 (en) Switching power supply
JP2605664Y2 (en) Push-pull DC-DC converter
JP3963095B2 (en) Switching power supply
KR100286308B1 (en) Switching power apparatus for multi-circuit
JP2002291248A (en) Flyback switching power supply
JP3480554B2 (en) Switching power supply